CN104488104A - 半导体器件、显示单元和电子装置 - Google Patents

半导体器件、显示单元和电子装置 Download PDF

Info

Publication number
CN104488104A
CN104488104A CN201380039251.4A CN201380039251A CN104488104A CN 104488104 A CN104488104 A CN 104488104A CN 201380039251 A CN201380039251 A CN 201380039251A CN 104488104 A CN104488104 A CN 104488104A
Authority
CN
China
Prior art keywords
dielectric film
film
transistor
dielectric
holding capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201380039251.4A
Other languages
English (en)
Inventor
米屋伸英
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN104488104A publication Critical patent/CN104488104A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/474—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising a multilayered structure
    • H10K10/476—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising a multilayered structure comprising at least one organic layer and at least one inorganic layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/125—Active-matrix OLED [AMOLED] displays including organic TFTs [OTFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明提出一种半导体器件，其包括：晶体管(20T)，所述晶体管(20T)包含位于栅极电极(21)与半导体膜(24)之间的第一绝缘膜(23)，所述第一绝缘膜至少与所述半导体膜接触；和存储电容器(20C)，所述存储电容器(20C)包含位于一对电极之间的第二绝缘膜(22)，所述第二绝缘膜的介电常数比所述第一绝缘膜的介电常数大。

Description

半导体器件、显示单元和电子装置
技术领域
本发明涉及适于将有机半导体材料用于半导体膜的情况的半导体器件、显示单元和电子装置。
背景技术
薄膜晶体管(TFT)被用作诸如显示单元(半导体器件)等许多电子装置的驱动器件。近年来，在成本和柔性等方面而言，有机材料作为这样的TFT的半导体膜的前景广阔，且有机材料的开发已经取得了积极的进展(例如，非专利文献1)。
在半导体器件中，设置有存储电容器以及前述的TFT。在TFT的栅极电极与半导体膜之间以及在存储电容器的上部电极与下部电极之间均存在绝缘膜。所述绝缘膜被共用地设置于TFT和存储电容器中。
引用列表
非专利文献
[非专利文献1]J.Veres等,Adv.Funct.Mater.2003,13,No.3,3月199-204
发明内容
技术问题
在具有前述的TFT和前述的存储电容器的电子装置中，期望在不减小存储电容器的电容的情况下提高TFT的迁移率。
期望提供在存储电容器的电容得到保持的同时晶体管的迁移率得到提高的半导体器件、显示单元和电子装置。
问题的解决方案
根据本发明的实施例，提出了一种半导体器件，其包括：晶体管，所述晶体管包含位于栅极电极与半导体膜之间的第一绝缘膜，所述第一绝缘膜至少与所述半导体膜接触；存储电容器，所述存储电容器包含位于一对电极之间的第二绝缘膜，所述第二绝缘膜的介电常数比所述第一绝缘膜的介电常数大。
根据本发明的实施例，提供了一种显示单元，其包括：多个像素；晶体管，所述晶体管驱动所述像素并且包含位于栅极电极与半导体膜之间的第一绝缘膜，所述第一绝缘膜至少与所述半导体膜接触；和存储电容器，所述存储电容器包含位于一对电极之间的第二绝缘膜，所述第二绝缘膜的介电常数比所述第一绝缘膜的介电常数大。
根据本发明的实施例，提出了一种设置有显示单元的电子装置。所述显示单元包括：多个像素；晶体管，所述晶体管驱动所述像素并且包含位于栅极电极与半导体膜之间的第一绝缘膜，所述第一绝缘膜至少与所述半导体膜接触；和存储电容器，所述存储电容器包含位于一对电极之间的第二绝缘膜，所述第二绝缘膜的介电常数比所述第一绝缘膜的介电常数大。
在根据本发明的实施例的半导体器件、显示单元和电子装置中，在所述晶体管中设置有所述第一绝缘膜，且在所述存储电容器中设置有所述第二绝缘膜。因此，具有大介电常数的第二绝缘膜保持存储电容器的电容量，并且具有小介电常数的第一绝缘膜提高晶体管的迁移率。
本发明的有益效果
根据本发明实施例的半导体器件、显示单元和电子装置，在晶体管中设置有第一绝缘膜并且在存储电容器中设置有第二绝缘膜。因此，在保持存储电容器的电容量的同时，能够提高晶体管的迁移率。
应理解，前面的整体说明和下面的详细说明都是示例性的，且旨在对权利要求请求保护的本发明提供进一步说明。
附图说明
图1是图示了根据本发明实施例的显示单元的构造的横截面图。
图2图示了图1所示的显示单元的整体构造。
图3A是图示了图2所示的像素驱动电路的示例的等效电路图。
图3B图示了图3A所示的像素驱动电路的另一个示例。
图4A是图示了图1所示的显示单元的制造方法的横截面图。
图4B是图示了图4A的步骤之后的步骤的横截面图。
图4C是图示了图4B的步骤之后的步骤的横截面图。
图4D是图示了图4C的步骤之后的步骤的横截面图。
图5是图示了图4B的步骤之后的步骤的另一个示例的横截面图。
图6A是图示了图4D的步骤之后的步骤的横截面图。
图6B是图示了图6A的步骤之后的步骤的横截面图。
图6C是图示了图6B的步骤之后的步骤的横截面图。
图6D是图示了图6C的步骤之后的步骤的横截面图。
图7是图示了根据比较例的显示单元的构造的横截面图。
图8是图示了根据变型例的显示单元的构造的横截面图。
图9A是图示了应用例1的外观的立体图。
图9B是图示了图9A的另一个示例的立体图。
图10是图示了应用例2的外观的立体图。
图11是图示了应用例3的外观的立体图。
图12A是图示了应用例4的从正面观察的外观的立体图。
图12B是图示了应用例4的从背面观察的外观的立体图。
图13是图示了应用例5的外观的立体图。
图14是图示了应用例6的外观的立体图。
图15A图示了处于闭合状态的应用例7。
图15B图示了处于打开状态的应用例7。
图16是图示了图1所示的显示单元的另一个示例的横截面图。
具体实施方式
下面将参照附图详细说明本发明的优选实施例。将以下面的顺序给出说明。
1.实施例(具有第一绝缘膜和第二绝缘膜的显示单元：底栅顶接触型晶体管的示例)
2.变型例(顶栅底接触型晶体管的示例)
1.实施例
图1图示了根据本发明实施例的显示单元(显示单元1)的构造的横截面图。显示单元1(半导体器件)是有源矩阵型显示单元，并且在基板11上具有晶体管20T和存储电容器20C。晶体管20T是底栅顶接触型有机TFT，并且从基板11侧开始依次具有栅极电极21、第二绝缘膜22、第一绝缘膜23、半导体膜24和源极-漏极电极25A、25B。在显示单元1中，在晶体管20T和存储电容器20C的上方还按照下述顺序依次设置有层间绝缘膜32、像素电极41、显示层42、共用电极43和对置基板51。应注意，图1示意性地图示了显示单元1的结构，并且图1中的尺寸和形状可能不同于实际的尺寸和实际的形状。
图2图示了显示单元1的整体构造。在显示单元1中，以矩阵状态排列的多个像素10及用于驱动像素10的各种驱动电路形成于基板11上的显示区域110内。在基板11上，作为驱动电路，例如，可以布置有像素驱动电路140和作为用于显示图像的驱动器的信号线驱动电路120和扫描线驱动电路130。
图3A图示了像素驱动电路140的等效电路图的示例。像素驱动电路140是这样的有源驱动电路：其中，前述的晶体管20T被布置为晶体管Tr1和Tr2中的一者或者被布置为晶体管Tr1和Tr2。存储电容器20C设置在晶体管Tr1与晶体管Tr2之间，且像素10在第一电源线(Vcc)与第二电源线(GND)之间串联连接至晶体管Tr1。在这样的像素驱动电路140中，在列方向上布置有多条信号线120A，且在行方向上布置有多条扫描线130A。每条信号线120A连接至信号线驱动电路120。通过信号线120A将图像信号从信号线驱动电路120供给到晶体管Tr2的源极电极。每条扫描线130A连接至扫描线驱动电路130。通过扫描线130A将扫描信号从扫描线驱动电路130顺序地供给到晶体管Tr2的栅极电极。如图3B所示，作为像素驱动电路140的晶体管，可以仅使用晶体管Tr1。
接着，将再次参照图1给出显示单元1的各部分的详细构造的说明。例如，基板11可以由以下材料形成：诸如玻璃、石英、硅和砷化镓等无机材料；由聚对苯二甲酸乙二酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚醚砜(PES)、聚醚酰亚胺、聚醚醚酮(PEEK)、聚苯硫醚、聚芳酯类、聚酰亚胺(PI)、聚酰胺、聚碳酸酯(PC)、三乙酸纤维素、聚烯烃、聚苯乙烯、聚乙烯、聚丙烯、聚甲基丙烯酸甲酯(PMMA)、聚氯乙烯、聚偏二氯乙烯、环氧树脂、酚醛树脂、脲醛树脂、三聚氰胺树脂、硅树脂或丙烯酸树脂等制成的膜；金属箔；或诸如此类的材料。基板11可以是由硅等制成的刚性基板，或可以是由薄层玻璃或前述的塑料膜等构成的柔性基板。在基板11是柔性基板的情况下，能够实现可弯曲的柔性显示器。基板11可以具有导电性。
栅极电极21将栅极电压施加至晶体管20T，并且通过栅极电压控制半导体膜24中的载流子密度以形成沟道区域。栅极电极21设置于基板11上的选择区域中，并且具有例如从10nm至1000nm(包括两端值)的厚度(层叠方向上的厚度，以下被简称为厚度)。栅极电极21可以由诸如金(Au)、银(Ag)、铜(Cu)、铂(Pt)、钛(Ti)、钌(Ru)、钼(Mo)、铬(Cr)、钨(W)、镍(Ni)、铝(Al)和钽(Ta)等金属元素或这些金属元素的合金制成。此外，栅极电极21可以具有层叠有这些金属膜的层叠结构。此外，栅极电极21可以由以下材料制成：诸如铟锡氧化物(ITO)、铟锌氧化物(IZO)和氧化锌(ZnO)等氧化膜；诸如碳纳米管(CN)和石墨烯等导电碳材料；或由诸如PEDOT/PSS和聚苯胺等导电聚合物形成的有机导电材料。
在栅极电极21与半导体膜24之间，从栅极电极21侧开始依次设置有第二绝缘膜22和第一绝缘膜23，且第一绝缘膜23与半导体膜24接触。第一绝缘膜23的平面形状与半导体膜24的平面形状相同。具体地，第一绝缘膜23仅设置于晶体管20T中。与此相反，第二绝缘膜22被共用地设置于晶体管20T和存储电容器20C中。第二绝缘膜22的介电常数大于第一绝缘膜23的介电常数。在这个实施例中，因为设置有第一绝缘膜23和第二绝缘膜22，所以在保持存储电容器20C的电容的同时能够提高晶体管20T的迁移率。
第一绝缘膜23和第二绝缘膜22使栅极电极21与电连接至源极-漏极电极25A、25B的半导体膜24绝缘。第二绝缘膜22设置在基板11的整个表面上，并且具有使后面所述的下部电极21C与上部电极25C绝缘的作用。关于第二绝缘膜22，可以优选使用具有3或以上的介电常数(E)的材料。这样的材料的示例可以包括添加有三聚氰胺基交联剂的有机绝缘膜，诸如PVP(聚乙烯吡咯烷酮，E＝3.9)、PMMA(E＝3.5)、PVA(聚乙烯醇，E＝10)和PI(E＝3.3)等。关于第二绝缘膜22，可以使用诸如氧化硅(SiOx，E＝4)、氧化铝(Al2O3，E＝9.5)和氮化硅(SiNx，E＝7)等无机材料。第二绝缘膜22的厚度例如可以从100nm至1000nm(包括两端值)。通过在晶体管20T中还设置第二绝缘膜22，能够防止晶体管20T的电容降低。
第一绝缘膜23设置在第二绝缘膜22与半导体膜24之间，并且如上所述，与半导体膜24接触。在晶体管20T中，因为设置有第一绝缘膜23，所以能够在不影响存储电容器20C的电容值的情况下提高迁移率。关于第一绝缘膜23，可以优选使用具有3以下的介电常数(E)的材料。这样的材料的示例可以包括诸如CYTOP(注册商标，可从朝日玻璃有限公司(Asahi Glass Co.,Ltd.)购得，E＝2.1)、TOPAS(注册商标，可从先进聚合物公司(ADVANCED POLYMERS GmbH)购得，E＝2.3)和聚α-甲基苯乙烯(E＝2.6)等有机材料。第一绝缘膜23可以优选由有机绝缘材料制成。尽管将在后面说明详情，但是优选由有机绝缘材料制成的原因之一是：在第一绝缘膜23由有机材料制成的情况下，第一绝缘膜23和由有机材料制成的半导体膜24是相分离的(phase-separeted)。优选的是：TOPAS用于第一绝缘膜23，且PVP用于第二绝缘膜22。关于第一绝缘膜23，可以使用诸如氧化硅、氧化铝和氮化硅等无机材料，只要它的介电常数小于第二绝缘膜22的介电常数即可。氧化膜可以设置在第一绝缘膜23和第二绝缘膜22各自的表面上。第一绝缘膜23可以优选薄于第二绝缘膜22，并且第一绝缘膜23的厚度例如可以从1nm至500nm(包括两端值)。
半导体膜24设置在第一绝缘膜23上，并且具有位于源极-漏极电极25A与源极-漏极电极25B之间的沟道区域。半导体膜24由诸如并苯基半导体(例如，并五苯)、迫呫吨并呫吨(peri-xanthenoxanthene)衍生物和聚(3-己基噻吩-2,5-二基)(P3HT)等有机半导体材料制成。半导体膜24的厚度例如可以从约1nm至约1000nm(包括两端值)。
源极-漏极电极对25A和25B与半导体膜24的顶面接触并电连接至半导体膜24，并且被设置为从半导体膜24上的部分延伸至第二绝缘膜22上的部分。源极-漏极电极25A和25B在与第一绝缘膜23相反的一侧与半导体膜24接触。关于源极-漏极电极25A和25B，可以使用与前述的栅极电极21的材料类似的材料。源极-漏极电极25A和25B的每个厚度例如可以从约10nm至约1000nm(包括两端值)。
在源极-漏极电极25A和25B上，设置有保护膜31以覆盖半导体膜24。保护膜31防止水分和氧侵入半导体膜24。保护膜31由诸如CYTOP(注册商标，可从朝日玻璃有限公司购得)和Fluorosurf(注册商标，可从Fluoro Technology购得)等有机绝缘材料制成。保护膜31可以由诸如氧化硅、氧化铝和氮化硅等无机绝缘材料制成。
存储电容器20C是这样的电容元件：其与晶体管20T一起被设置在基板11上并且在像素驱动电路140(图3A和图3B)中保持电荷。存储电容器20C从基板11侧开始依次具有处于与栅极电极21同层的下部电极21C、与晶体管22T共用的第二绝缘膜22以及处于与源极-漏极电极25A和25B同层的上部电极25C。上部电极25C与源极-漏极电极25B一体化。上部电极25C与下部电极21A之间的绝缘膜(第二绝缘膜22)由一层构成，该绝缘膜的层数小于位于晶体管20T的半导体膜24与栅极电极21之间的绝缘膜(第一绝缘膜23和第二绝缘膜22)的层数。如上所述，在存储电容器20C中，因为在电极对(下部电极21C和上部电极25C)之间仅设置有具有大于第一绝缘膜23的介电常数的第二绝缘膜22，所以较高的电容量得以保持。
层间绝缘膜32使基板11(上面设置有晶体管20T和存储电容器20C)的表面平坦化。层间绝缘膜32具有用于将源极-漏极电极25B(上部电极25C)导通至像素电极41的连接孔32H。关于层间绝缘膜32，例如，可以使用有机绝缘材料(例如，CYTOP(注册商标，可从朝日玻璃有限公司购得)和Fluorosurf(注册商标，可从Fluoro Technology购得))或正性/负性永久抗蚀剂等。层间绝缘膜32可以由诸如氧化硅、氧化铝和氮化硅等无机绝缘材料制成。
像素电极41针对每个像素设置在层间绝缘膜32上，并且相对于共用电极43将电压施加至显示层42。例如，像素电极41可以由以下材料制成：诸如金、银、铜、钼、钛、铬、镍和铝等金属膜；诸如ITO等氧化膜；诸如碳纳米管和石墨烯等导电碳基材料等；或由诸如PEDOT/PSS和聚苯胺等有机导电材料。像素电极41的厚度例如可以从约10nm至约1000nm(包括两端值)。
显示层42设置在像素电极41与共用电极43之间，并且被每个像素的晶体管20T驱动。显示层42例如可以由液晶层、有机EL(电致发光)层、无机EL层或电泳显示器等构成。共用电极43是各像素共用的，并且例如可以设置在对置基板51的一个表面上。共用电极43例如可以由诸如ITO等透明导电材料制成。共用电极43的厚度例如可以从约10nm至约1000nm(包括两端值)。
对置基板51可以使用例如与基板11的材料类似的材料制成。在显示单元1中，在对置基板51侧显示图像。在对置基板51上，可以设置有防止水分侵入显示层42的防潮膜和/或具有防止外部光的眩光和反射的光学功能的膜等。
例如，可以如下地制造如上所述的显示单元1。
首先，如图4A所示，在基板11上形成栅极电极21和下部电极21C。具体地，利用诸如蒸发法和溅射法等真空等离子技术在基板11的整个表面上形成前述的导电膜。此后，利用光刻技术对所述导电膜进行图案化，且由此形成期望形状的栅极电极21和下部电极21C。可以使用诸如胶印法、喷墨法和丝网印刷法等印刷技术形成栅极电极21和下部电极21C。
接着，在基板11上(包括栅极电极21和下部电极21C的顶面和侧面在内)，利用诸如旋转涂布法和狭缝涂布法等涂布方法形成有机绝缘材料膜。此后，利用光刻技术对生成的膜进行图案化以形成第二绝缘膜22(图4B)。可以由光敏树脂材料形成第二绝缘膜22。可以使用激光烧蚀等进行图案化。此外，可以利用诸如胶印法、喷墨法和丝网印刷法等印刷技术形成第二绝缘膜22。可替代地，可以通过使用溅射法或CVD(化学气相沉积)法等形成由诸如氧化硅、氧化铝和氮化硅等无机绝缘材料制成的膜来形成第二绝缘膜22。
其后，如图4C所示，在第二绝缘膜22上，形成由诸如TOPAS等有机绝缘材料制成的第一绝缘材料膜23A。关于第一绝缘材料膜23A，使用介电常数小于第二绝缘膜22的介电常数的材料。关于第一绝缘材料膜23A的形成，可以使用与前述的第二绝缘膜22的方法类似的方法。
在形成第一绝缘材料膜23A之后，如图4D所示，利用诸如旋转涂布法和狭缝涂布法等涂布方法形成由诸如迫呫吨并呫吨衍生物等有机导体材料制成的半导体材料膜24A。可以使用气相沉积法(例如，蒸发法)代替涂布方法来形成半导体材料膜24A。
可替代地，可以通过相分离来设置第一绝缘材料膜23A和半导体材料膜24A。具体地，如图5所示，首先，通过旋转涂布法等使用混合溶液26来涂布第二绝缘膜22，混合溶液26是通过将第一绝缘膜23和半导体膜24的各组成材料(例如，TOPAS和迫呫吨并呫吨等)溶解于诸如二甲苯等溶剂而获得的。接着，对混合溶液26进行烘烤和干燥，且由此使有机半导体材料与有机绝缘材料被分离。因此，半导体材料膜24A被形成在上层且第一绝缘材料膜23A被形成在下层(图4D)。利用这样的相分离法，可以通过一个成膜步骤形成第一绝缘材料膜23A和半导体材料膜24A。此外，在位于第一绝缘材料膜23A与半导体材料膜24A之间的通过相分离而形成的界面中，更不易于发生载流子俘获，并且改善了晶体管20T的诸如迁移率和亚阈值特性(S值)等特性。
在形成第一绝缘材料膜23A和半导体材料膜24A之后，利用例如光刻技术对半导体材料膜24A进行图案化以形成半导体膜24。关于半导体材料膜24A的图案化，也可以使用激光烧蚀等。此外，可以通过如下步骤来形成半导体膜24：在半导体材料膜24A上形成金属膜，对生成的金属膜进行图案化，并且随后使用图案化的金属膜作为掩模。可替代地，可以在第一绝缘材料膜23A上形成通过诸如胶印法、喷墨印刷法和丝网印刷法等印刷方法被直接图案化的半导体膜24(图4C)。
在形成半导体膜24之后，如图6A所示，可以利用例如光刻技术对第一绝缘材料膜23A进行图案化以形成第一绝缘膜23。此时，例如，可以继续地使用用于形成半导体膜24的掩模，且由此可以使第一绝缘材料膜23A被图案化。因此，半导体膜24的平面形状变得与第一绝缘膜23的平面形状相同，且下部电极21C上的第一绝缘材料膜23A被去除。在第一绝缘材料膜23A由光敏树脂材料制成的情况下，可以在不使用诸如抗蚀剂等掩模的情况下形成第一绝缘膜23。关于第一绝缘材料膜23A的图案化，也可以使用激光烧蚀等。此外，可以同时对第一绝缘材料膜23A和半导体材料膜24A进行图案化。此外，可以在第二绝缘材料膜22上形成通过诸如胶印法、喷墨印刷法和丝网印刷法等印刷方法被直接图案化的第一绝缘膜23(图4B)。此外，可以在对第一绝缘材料膜23A进行图案化之后形成半导体膜24(半导体材料膜24A)。
在形成半导体膜24和第一绝缘膜23之后，如图6B所示，形成源极-漏极电极25A和25B及上部电极25C。通过该步骤，在基板11上形成了晶体管20T和存储电容器20C。例如，可以通过与上述的栅极电极21和下部电极21C的方法类似的方法形成源极-漏极电极25A和25B及上部电极25C。
随后，如图6C所示，在源极-漏极电极25A和25B上(包括源极-漏极电极25A与源极-漏极电极25B之间的间隔(半导体膜24被露出的部分)在内)形成保护膜31。例如，可以通过与上述的第一绝缘膜23和第二绝缘膜22的方法类似的方法形成保护膜31。
在形成晶体管20T和存储电容器20C之后，在晶体管20T和存储电容器20C上形成层间绝缘膜32，并且可以利用例如光刻技术形成连接孔32H(图6D)。在层间绝缘膜32由永久抗蚀剂形成的情况下，可以通过利用光掩模的光刻技术形成连接孔32H。可替代地，可以通过激光烧蚀等形成连接孔32H。可以通过诸如胶印法、喷墨印刷法和丝网印刷法等印刷方法形成具有连接孔32H的层间绝缘膜32。
随后，针对每个像素，通过图案化在层间绝缘膜32上形成像素电极41，并且源极-漏极电极25B(上部电极25C)与像素电极41电连接。例如，可以通过与源极-漏极电极25A和25B的方法类似的方法形成像素电极41。
在形成像素电极41之后，在像素电极41上形成显示层42。接着，与显示层42相对地布置设有共用电极43的对置基板51，并且将该对置基板51固定在显示层42上。通过前述步骤，完成了图1所示的显示单元1。
在这个实施例的显示单元1中，显示层43由针对每个像素10的晶体管20T驱动，且在对置基板51侧显示图像。在这种情况下，晶体管20T设置有第一绝缘膜23以及第二绝缘膜22，且存储电容器20C仅设置有第二绝缘膜22。因此，在保持存储电容器20C的电容量的同时能够提高晶体管20T的迁移率。
图7图示了根据比较例的显示单元(显示单元100)的横截面图。在显示单元100中，在栅极电极21与半导体膜24之间仅存在第二绝缘膜122，且不设置有第一绝缘膜。换言之，因为在显示单元100的晶体管120T中未设置介电常数不同于第二绝缘膜122的介电常数的绝缘膜，所以无法单独地调节晶体管120T的迁移率和存储电容器20C的电容量。据报道，在晶体管中，特别是在使用有机半导体材料的有机TFT中，如果栅极电极与半导体膜之间的绝缘膜(栅极绝缘膜)的介电常数小，那么就能够提高晶体管的迁移率(例如，非专利文献1)。相反地，当电极对之间的绝缘膜的介电常数较大时，存储电容量变得更大。具体地，在显示单元100中，在减小第二绝缘膜122的介电常数的情况下，存储电容器20C的电容量减小，且因此，无法同时提高晶体管120T的迁移率和存储电容器20C的电容量。此外，介电常数小的第二绝缘膜122还会增大显示单元100的驱动电压。
相反地，在显示单元1中，具有小介电常数的第一绝缘膜23仅设置于晶体管20T中。因此，通过在存储电容器20C中设置具有大于第一绝缘膜23的介电常数的第二绝缘膜22，可以在保持存储电容器20C的电容量的同时提高晶体管20T的迁移率。此外，在存储电容器20C和晶体管20T中，能够实现高清晰度和缩短的写入时间，且能够提高显示单元1的图像质量。此外，能够防止驱动电压增大。
如上所述，在这个实施例中，除了晶体管20T和存储电容器20C共用的第二绝缘膜22以外，在晶体管20T中还设置有第一绝缘膜23。因此，既能够提高存储电容器20C的电容量又可以提高晶体管20T的迁移率。此外，因为通过相分离形成晶体管20T的半导体材料膜24(半导体材料膜24A)与第一绝缘膜23(第一绝缘材料膜23A)之间的界面，所以能够进一步改善晶体管20T的特性。
下面将给出前述的实施例的变型例的说明。在下面的说明中，使用相同的附图标记来表示与前述的实施例中的组件相同的组件，并适当地省略对相同组件的说明。
2.变型例
图8图示了根据前述的实施例的变型例的显示单元(显示单元1A)的横截面图。显示单元1A具有顶栅底接触型晶体管(晶体管20TA)。除了前述这一点，显示单元1A具有与显示单元1类似的构造，且显示单元1A的操作和效果与显示单元1的操作和效果类似。
晶体管20TA从基板11侧开始依次具有源极-漏极电极25A和25B、半导体膜24、第一绝缘膜23、第二绝缘膜22和栅极电极21。第一绝缘膜23具有与半导体膜24相同的平面形状，并且与半导体膜24接触。第二绝缘膜22覆盖第一绝缘膜23，并且被设置为与存储电容器20C共用。源极-漏极电极25A和25B在与第一绝缘膜23相反的一侧与半导体膜24接触。在这样的显示单元1A中，第一绝缘膜23仅设置于晶体管20TA中，且第二绝缘膜22设置在存储电容器20C的电极对(电极21C和25C)之间。因此，在保持存储电容器20C的电容量的同时，能够提高晶体管20TA的迁移率。
例如，前述的显示单元1和1A可以安装于下面所述的应用例1至7所示的电子装置。
应用例1
图9A和9B图示了电子图书阅读器的外观。电子图书阅读器例如可以具有显示部210和非显示部220，且操作部230设置于非显示部220。显示部210由前述的显示单元1或前述的显示单元1A构成。如图9A所示，操作部230可以形成在与形成有显示部210的面相同的面(正面)上。可替代地，如图9B所示，操作部230可以形成在与形成有显示部210的面不同的面(顶面)上。
应用例2
图10图示了平板电脑的外观。例如，平板电脑可以具有触控面板部310和壳体320。触控面板部310由前述的显示单元1或前述的显示单元1A构成。
应用例3
图11图示了电视机的外观。例如，电视机可以具有包含前面板410和滤光玻璃420的图像显示屏部400。图像显示屏部400由前述的显示单元1或前述的显示单元1A构成。
应用例4
图12A和12B均图示了数码相机的外观。例如，数码相机可以包括闪光用发光部510、显示部520、菜单键530和快门按钮540。显示部520由前述的显示单元1或前述的显示单元1A构成。
应用例5
图13图示了笔记本个人计算机的外观。例如，笔记本个人计算机可以包括主体610、用于输入字符等的操作的键盘620和用于显示图像的显示部630。显示部630由前述的显示单元1或前述的显示单元1A构成。
应用例6
图14图示了便携摄像机的外观。例如，便携摄像机可以具有主体710、被设置在主体710的前侧面的用于拍摄物体的镜头720、用于拍摄的开始-停止开关730及显示部740。显示部740由前述的显示单元1或前述的显示单元1A构成。
应用例7
图15A和15B均图示了移动电话的外观。在图示移动电话中，例如，上侧壳体810和下侧壳体820可以通过接合部(铰链部)830接合。所述移动电话可以具有显示器840、子显示器850、闪光灯860和相机870。显示器840和子显示器850中的一者或两者由前述的显示单元1或前述的显示单元1A构成。
虽然已经参照优选实施例及变型例说明了本发明，但是本发明不限于前述的实施例等，且可以做出各种变型。例如，在前述的实施例等中，已经给出底栅顶接触型晶体管20T和顶栅底接触型晶体管20TA的说明。然而，本发明也可应用于底栅底接触型晶体管和顶栅顶接触型晶体管。此外，第一绝缘膜23仅设置于晶体管20T中就足够了，且第一绝缘膜23的平面形状可以不同于半导体膜24的平面形状。
此外，在前述的实施例等中，已经给出了半导体膜由有机半导体材料制成的情况作为示例。然而，半导体膜可以由诸如硅和氧化物半导体等无机材料制成。
此外，在前述的实施例等中，已经对下述情况进行了说明：其中，两个绝缘膜(第二绝缘膜22和第一绝缘膜23)设置在晶体管20T的栅极电极21与半导体膜24之间，且一个绝缘膜(第二绝缘膜22)设置在存储电容器20C的电极对之间。然而，在晶体管20T中可以设置三个以上绝缘膜，且在存储电容器20C中可以设置两个以上绝缘膜。此外，如图16所示，在晶体管20T的栅极电极21与半导体膜24之间可以仅设置第一绝缘膜23。
此外，例如，每个层的材料、厚度、成膜方法和成膜条件等不限于前述的实施例所述，且可以采用其它材料、其它厚度、其它成膜方法和其它成膜条件。
应注意，可以如下地构造本发明。
(1)一种半导体器件，其包括：
晶体管，所述晶体管包含位于栅极电极与半导体膜之间的第一绝缘膜，所述第一绝缘膜至少与所述半导体膜接触；和
存储电容器，所述存储电容器含有位于一对电极之间的第二绝缘膜，所述第二绝缘膜的介电常数比所述第一绝缘膜的介电常数大。
(2)根据(1)所述的半导体器件，其中，
所述第二绝缘膜被共用地设置于所述存储电容器和所述晶体管中，并且
所述第二绝缘膜和所述第一绝缘膜均被包含在所述栅极电极与所述半导体膜之间。
(3)根据(1)所述的半导体器件，其中，所述第一绝缘膜的平面形状与所述半导体膜的平面形状相同。
(4)根据(1)所述的半导体器件，还包括电连接至所述半导体膜的源极-漏极电极。
(5)根据(4)所述的半导体器件，其中，
所述晶体管从基板侧开始依次包括所述栅极电极、所述第一绝缘膜和所述半导体膜，且
所述源极-漏极电极在与所述第一绝缘膜相反的一侧与所述半导体膜接触。
(6)根据(4)所述的半导体器件，其中，
所述晶体管从基板侧开始依次包括所述半导体膜、所述第一绝缘膜和所述栅极电极，且
所述源极-漏极电极在与所述第一绝缘膜相反的一侧与所述半导体膜接触。
(7)根据(1)至(6)中任一项所述的半导体器件，其中，所述第一绝缘膜和所述半导体膜是由有机材料制成的，并且被彼此相分离。
(8)根据(4)所述的半导体器件，其中，一个所述源极-漏极电极与所述存储电容器的一个电极一体化。
(9)根据(2)所述的半导体器件，其中，所述第一绝缘膜薄于所述第二绝缘膜。
(10)一种显示单元，其包括：
多个像素；
晶体管，所述晶体管驱动所述像素并且包含位于栅极电极与半导体膜之间的第一绝缘膜，所述第一绝缘膜至少与所述半导体膜接触；和
存储电容器，所述存储电容器包含位于一对电极之间的第二绝缘膜，所述第二绝缘膜的介电常数比所述第一绝缘膜的介电常数大。
(11)一种设置有显示单元的电子装置，所述显示单元包括：
多个像素；
晶体管，所述晶体管驱动所述像素并且包含位于栅极电极与半导体膜之间的第一绝缘膜，所述第一绝缘膜至少与所述半导体膜接触；和
存储电容器，所述存储电容器包含位于一对电极之间的第二绝缘膜，所述第二绝缘膜的介电常数比所述第一绝缘膜的介电常数大。
本申请包含与2012年8月1日向日本专利局提交的日本优先权专利申请JP 2012-170796所公开的内容相关的主题，并且将该日本优先权申请的全部内容以引用的方式并入本文。
本领域技术人员应当理解，依据设计要求和其他因素，可以在本发明随附的权利要求或其等同物的范围内进行各种修改、组合、次组合以及改变。
[参考符号列表]
1、1A  显示单元
10   像素
11   基板
20T、20TA  晶体管
20C  存储电容器
21   栅极电极
21C  下部电极
22   第二绝缘膜
23   第一绝缘膜
24   半导体膜
25A、25B  源极-漏极电极
25C  上部电极
31   保护膜
32   层间绝缘膜
32H  连接孔
41   像素电极
42   显示层
43   共用电极
51   对置基板
110  显示区域
120  信号线驱动电路
130  扫描线驱动电路
140  像素驱动电路
Tr1、Tr2  晶体管

Claims (11)

1.一种半导体器件，其包括：
晶体管，所述晶体管包含位于栅极电极与半导体膜之间的第一绝缘膜，所述第一绝缘膜至少与所述半导体膜接触；和
存储电容器，所述存储电容器含有位于一对电极之间的第二绝缘膜，所述第二绝缘膜的介电常数比所述第一绝缘膜的介电常数大。
2.根据权利要求1所述的半导体器件，其中，
所述第二绝缘膜被共用地设置于所述存储电容器和所述晶体管中，并且
所述第二绝缘膜和所述第一绝缘膜均被包含在所述栅极电极与所述半导体膜之间。
3.根据权利要求1所述的半导体器件，其中，所述第一绝缘膜的平面形状与所述半导体膜的平面形状相同。
4.根据权利要求1所述的半导体器件，还包括电连接至所述半导体膜的源极-漏极电极。
5.根据权利要求4所述的半导体器件，其中，
所述晶体管从基板侧开始依次包括所述栅极电极、所述第一绝缘膜和所述半导体膜，且
所述源极-漏极电极在与所述第一绝缘膜相反的一侧与所述半导体膜接触。
6.根据权利要求4所述的半导体器件，其中，
所述晶体管从基板侧开始依次包括所述半导体膜、所述第一绝缘膜和所述栅极电极，且
所述源极-漏极电极在与所述第一绝缘膜相反的一侧与所述半导体膜接触。
7.根据权利要求1所述的半导体器件，其中，所述第一绝缘膜和所述半导体膜是由有机材料制成的，并且被彼此相分离。
8.根据权利要求4所述的半导体器件，其中，一个所述源极-漏极电极与所述存储电容器的一个电极一体化。
9.根据权利要求2所述的半导体器件，其中，所述第一绝缘膜薄于所述第二绝缘膜。
10.一种显示单元，其包括：
多个像素；
晶体管，所述晶体管驱动所述像素并且包含位于栅极电极与半导体膜之间的第一绝缘膜，所述第一绝缘膜至少与所述半导体膜接触；和
存储电容器，所述存储电容器包含位于一对电极之间的第二绝缘膜，所述第二绝缘膜的介电常数比所述第一绝缘膜的介电常数大。
11.一种设置有显示单元的电子装置，所述显示单元包括：
多个像素；
晶体管，所述晶体管驱动所述像素并且包含位于栅极电极与半导体膜之间的第一绝缘膜，所述第一绝缘膜至少与所述半导体膜接触；和
存储电容器，所述存储电容器包含位于一对电极之间的第二绝缘膜，所述第二绝缘膜的介电常数比所述第一绝缘膜的介电常数大。
CN201380039251.4A 2012-08-01 2013-07-16 半导体器件、显示单元和电子装置 Pending CN104488104A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012170796A JP2014032983A (ja) 2012-08-01 2012-08-01 半導体装置、表示装置および電子機器
JP2012-170796 2012-08-01
PCT/JP2013/004345 WO2014020843A1 (en) 2012-08-01 2013-07-16 Semiconductor device, display unit, and electronic apparatus

Publications (1)

Publication Number Publication Date
CN104488104A true CN104488104A (zh) 2015-04-01

Family

ID=49000608

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380039251.4A Pending CN104488104A (zh) 2012-08-01 2013-07-16 半导体器件、显示单元和电子装置

Country Status (5)

Country Link
US (1) US20150270324A1 (zh)
JP (1) JP2014032983A (zh)
CN (1) CN104488104A (zh)
TW (1) TWI556452B (zh)
WO (1) WO2014020843A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109638174A (zh) * 2018-11-13 2019-04-16 武汉华星光电半导体显示技术有限公司 Oled显示面板及其制作方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI553836B (zh) * 2014-05-07 2016-10-11 群創光電股份有限公司 顯示裝置
KR102226236B1 (ko) * 2014-10-13 2021-03-11 엘지디스플레이 주식회사 유기 발광 표시 장치
US10249644B2 (en) * 2015-02-13 2019-04-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
CN104808409B (zh) * 2015-05-18 2018-03-27 京东方科技集团股份有限公司 阵列基板、阵列基板制造方法和显示装置
KR102459948B1 (ko) * 2015-12-28 2022-10-31 엘지디스플레이 주식회사 액티브층, 이를 포함하는 박막트랜지스터 어레이 기판 및 표시장치
KR102460937B1 (ko) * 2015-12-31 2022-10-31 엘지디스플레이 주식회사 액티브층, 이를 포함하는 박막트랜지스터 어레이 기판 및 표시장치
JP6958603B2 (ja) * 2019-11-07 2021-11-02 凸版印刷株式会社 薄膜トランジスタ
EP4181214A4 (en) * 2020-07-07 2024-01-03 Toppan Inc. THIN FILM TRANSISTOR, THIN FILM TRANSISTOR ARRANGEMENT AND THIN FILM TRANSISTOR MANUFACTURING METHOD
JP2020181221A (ja) * 2020-08-07 2020-11-05 株式会社半導体エネルギー研究所 電子機器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1744343A (zh) * 2004-09-02 2006-03-08 财团法人工业技术研究院 高精度印刷法制作有机薄膜晶体管的方法
CN1773717A (zh) * 2004-10-28 2006-05-17 三星Sdi株式会社 有机场致发光显示装置及构造该装置的方法
CN101174674A (zh) * 2004-09-01 2008-05-07 财团法人工业技术研究院 一种有机薄膜晶体管的多重保护层
EP1990838A1 (en) * 2006-02-27 2008-11-12 Murata Manufacturing Co. Ltd. Field effect transistor
CN101903993A (zh) * 2007-12-27 2010-12-01 索尼公司 形成半导体薄膜的方法和制造薄膜半导体器件的方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1148600C (zh) * 1996-11-26 2004-05-05 三星电子株式会社 薄膜晶体管基片及其制造方法
KR101279927B1 (ko) * 2006-10-16 2013-07-04 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
US8259095B2 (en) * 2009-08-20 2012-09-04 Global Oled Technology Llc Optically testing chiplets in display device
JP2011221098A (ja) * 2010-04-05 2011-11-04 Seiko Epson Corp 電気光学装置用基板、電気光学装置、及び電子機器
KR101113354B1 (ko) * 2010-04-16 2012-02-29 삼성모바일디스플레이주식회사 표시 장치 및 그 제조방법
JP5253674B2 (ja) * 2010-08-30 2013-07-31 シャープ株式会社 半導体装置およびその製造方法
JP5674707B2 (ja) * 2012-05-22 2015-02-25 株式会社東芝 表示装置
WO2014168029A1 (ja) * 2013-04-10 2014-10-16 富士フイルム株式会社 導電性フィルム、それを備える表示装置及び導電性フィルムの配線パターンの評価及び決定方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101174674A (zh) * 2004-09-01 2008-05-07 财团法人工业技术研究院 一种有机薄膜晶体管的多重保护层
CN1744343A (zh) * 2004-09-02 2006-03-08 财团法人工业技术研究院 高精度印刷法制作有机薄膜晶体管的方法
CN1773717A (zh) * 2004-10-28 2006-05-17 三星Sdi株式会社 有机场致发光显示装置及构造该装置的方法
EP1990838A1 (en) * 2006-02-27 2008-11-12 Murata Manufacturing Co. Ltd. Field effect transistor
CN101903993A (zh) * 2007-12-27 2010-12-01 索尼公司 形成半导体薄膜的方法和制造薄膜半导体器件的方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109638174A (zh) * 2018-11-13 2019-04-16 武汉华星光电半导体显示技术有限公司 Oled显示面板及其制作方法
US10861919B2 (en) 2018-11-13 2020-12-08 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. OLED display panel and method for manufacturing same
CN109638174B (zh) * 2018-11-13 2021-02-26 武汉华星光电半导体显示技术有限公司 Oled显示面板及其制作方法

Also Published As

Publication number Publication date
US20150270324A1 (en) 2015-09-24
TW201407792A (zh) 2014-02-16
WO2014020843A1 (en) 2014-02-06
TWI556452B (zh) 2016-11-01
JP2014032983A (ja) 2014-02-20

Similar Documents

Publication Publication Date Title
CN104488104A (zh) 半导体器件、显示单元和电子装置
CN106952929B (zh) 显示单元及其制造方法和电子设备
KR100606182B1 (ko) 회로 제조 방법
US8242501B2 (en) Thin film transistor and electronic apparatus
TWI491050B (zh) 電晶體，顯示器及電子裝置
US8754478B2 (en) Organic thin-film transistor, method of manufacturing organic thin-film transistor, and display
US8866132B2 (en) Semiconductor device and electronic unit
US8963141B2 (en) Thin-film transistor, fabrication method thereof, and image display device
JP6035734B2 (ja) 半導体素子、表示装置および電子機器
TW201411853A (zh) 薄膜電晶體及其製造方法，以及顯示單位及電子裝置
JP2010224403A (ja) アクティブマトリックス基板の製造方法、アクティブマトリックス基板、電気光学装置、および電子機器
US8652875B2 (en) Method of manufacturing a thin-film transistor
US20140239286A1 (en) Driving circuit board, method of manufacturing the same, display unit, and electronic apparatus
TWI655678B (zh) Thin film transistor array and image display device
JP2014067981A (ja) 薄膜トランジスタアレイおよび画像表示装置
JP2013201201A (ja) 薄膜トランジスタアレイ、薄膜トランジスタアレイ製造方法、画像表示装置
JP6123413B2 (ja) 薄膜トランジスタアレイおよび画像表示装置
JP6064356B2 (ja) 薄膜トランジスタアレイおよび画像表示装置
US20070194349A1 (en) Active matrix substrate, electro-optic device and electronic apparatus
US20140070193A1 (en) Transistor, method of manufacturing transistor, method of manufacturing semiconductor unit, and method of manufacturing display unit
WO2013146035A1 (ja) 半導体装置およびその製造方法、表示装置ならびに電子機器
JP2012059757A (ja) 半導体装置の製造方法、半導体装置、表示装置、および電子機器
JP2013174679A (ja) 表示装置および電子機器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20150401

RJ01 Rejection of invention patent application after publication