CN104484008B - 一种芯片低功耗处理方法及装置 - Google Patents

一种芯片低功耗处理方法及装置 Download PDF

Info

Publication number
CN104484008B
CN104484008B CN201410740213.8A CN201410740213A CN104484008B CN 104484008 B CN104484008 B CN 104484008B CN 201410740213 A CN201410740213 A CN 201410740213A CN 104484008 B CN104484008 B CN 104484008B
Authority
CN
China
Prior art keywords
power consumption
low
chip
consumption mode
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410740213.8A
Other languages
English (en)
Other versions
CN104484008A (zh
Inventor
张莹
郝晓东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Datang Microelectronics Technology Co Ltd
Original Assignee
Datang Microelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Datang Microelectronics Technology Co Ltd filed Critical Datang Microelectronics Technology Co Ltd
Priority to CN201410740213.8A priority Critical patent/CN104484008B/zh
Publication of CN104484008A publication Critical patent/CN104484008A/zh
Application granted granted Critical
Publication of CN104484008B publication Critical patent/CN104484008B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Microcomputers (AREA)
  • Power Sources (AREA)

Abstract

本发明公开了一种芯片低功耗处理方法及装置，上述方法包括以下步骤：根据第一控制指令，控制芯片进入停止低功耗模式；当所述芯片进入所述停止低功耗模式时，按照预定顺序逐级关闭芯片内所有模块。本发明公开的芯片低功耗处理方法及装置，用来解决现有技术中芯片进入停止低功耗模式时产生电压过冲的问题。

Description

一种芯片低功耗处理方法及装置
技术领域
本发明涉及芯片设计领域，尤其涉及一种芯片低功耗处理方法及装置。
背景技术
随着集成电路设计工艺不断向深亚微米进行，低功耗实现方法已经成为智能卡芯片设计的关键。芯片功耗过高或者进入低功耗状态的方式不合理，都会降低芯片性能，甚至直接影响正常功能。
目前，除正常的工作模式，芯片***具有包括两种低功耗模式，即停止与小憩两种模式。处在“停止”低功耗模式的芯片内部时钟全部停止(关闭时钟振荡器)以节省功耗，只有与外部中断相关的电路仍然工作。处于“小憩”低功耗模式时，仅内核的时钟停止，其余外设的时钟停掉由软件配置。芯片***进入低功耗模式是通过执行“停止”、“小憩”两条指令来控制。
现有技术只包括两种低功耗模式，一种是停止全部时钟，使***进入深休眠模式；一种只暂停芯片上内核时钟，其它交给软件处理。这种方式虽然可以提供给软件最大的主动权，但是增加了代码量，降低了代码密度和***的执行效率，同时也浪费了存储器资源。而去，现有技术在停止全部时钟时，对内部电压负载能力较低的电路会造成电压过冲，最终使***进入复位状态，芯片无法正常工作。
发明内容
本发明提供一种芯片低功耗处理方法及装置，用来解决现有技术中芯片进入停止低功耗模式时产生电压过冲的问题。
为了解决上述问题，本发明提供一种芯片低功耗处理方法，包括以下步骤：根据第一控制指令，控制芯片进入停止低功耗模式；当所述芯片进入所述停止低功耗模式时，按照预定顺序逐级关闭芯片内所有模块。
进一步地，本发明提供的芯片低功耗处理方法，还包括：根据第二控制指令，控制所述芯片进入小憩低功耗模式，当所述芯片进入所述小憩低功耗模式时，关闭内核及预先配置需要关断的模块。
进一步地，本发明提供的芯片低功耗处理方法，还包括：根据第三控制指令，控制所述芯片进入等待低功耗模式，当所述芯片进入所述等待低功耗模式时，关闭内核和不处于工作状态的模块。
进一步地，所述第一控制指令为“停止”指令或设置寄存器为1，所述第二控制指令为“小憩”指令或设置所述寄存器为2，所述第三控制指令为“等待”指令或设置所述寄存器为3。
进一步地，所述预定顺序为：内核、逻辑电路、存储器、安全模块、时钟/复位、数字电源。
本发明还提供一种芯片低功耗处理装置，包括：控制单元及处理单元。所述控制单元，用于根据第一控制指令，控制芯片进入停止低功耗模式；所述处理单元，用于当所述芯片进入所述停止低功耗模式时，按照预定顺序逐级关闭芯片内所有模块。
进一步地，所述控制单元，用于根据第二控制指令，控制所述芯片进入小憩低功耗模式，所述处理单元，用于当所述芯片进入所述小憩低功耗模式时，关闭内核及预先配置需要关断的模块。
进一步地，所述控制单元，用于根据第三控制指令，控制所述芯片进入等待低功耗模式，所述处理单元，用于当所述芯片进入所述等待低功耗模式时，关闭内核和不处于工作状态的模块。
进一步地，所述第一控制指令为“停止”指令或设置寄存器为1，所述第二控制指令为“小憩”指令或设置所述寄存器为2，所述第三控制指令为“等待”指令或设置所述寄存器为3。
进一步地，所述预定顺序为：内核、逻辑电路、存储器、安全模块、时钟/复位、数字电源。
本发明实现了当芯片处于停止低功耗模式时，芯片内部各个模块可以逐级关闭，有效防止电压过冲对芯片功能造成的影响。
而且，本发明较佳实施例中还增加了等待低功耗模式，在此模式下硬件自动使内核停止工作，大多数的外设仍然在运行并可以产生中断，只有固定的几个外设停止工作，这样降低了程序代码量，提高了代码密度和***的执行效率，同时也减少了存储器的资源浪费。
附图说明
图1所示为本发明较佳实施例提供的芯片低功耗控制的示意图。
具体实施方式
本发明较佳实施例提供一种芯片低功耗处理方法，包括以下步骤：根据第一控制指令，控制芯片进入停止低功耗模式；当所述芯片进入所述停止低功耗模式时，按照预定顺序逐级关闭芯片内所有模块。根据第二控制指令，控制所述芯片进入小憩低功耗模式，当所述芯片进入所述小憩低功耗模式时，关闭内核及预先配置需要关断的模块。根据第三控制指令，控制所述芯片进入等待低功耗模式，当所述芯片进入所述等待低功耗模式时，关闭内核和不处于工作状态的模块。
本发明较佳实施例还提供一种芯片低功耗处理装置，包括控制单元及处理单元，所述控制单元，用于根据第一控制指令，控制芯片进入停止低功耗模式；所述处理单元，用于当所述芯片进入所述停止低功耗模式时，按照预定顺序逐级关闭芯片内所有模块。所述控制单元，还用于根据第二控制指令，控制所述芯片进入小憩低功耗模式，所述处理单元，用于当所述芯片进入所述小憩低功耗模式时，关闭内核及预先配置需要关断的模块。所述控制单元，用于根据第三控制指令，控制所述芯片进入等待低功耗模式，所述处理单元，用于当所述芯片进入所述等待低功耗模式时，关闭内核和不处于工作状态的模块。
以下参照图1详细说明本发明较佳实施例。
本发明较佳实施例的芯片***的休眠方式分为三种，分别是停止、小憩及等待低功耗模式。芯片***进入低功耗模式可以通过执行相应指令进行控制，例如“停止”、“小憩”、“等待”等指令，也可以通过配置自定义的寄存器来控制。例如，当寄存器为1时，进入停止低功耗模式；当寄存器为2时，进入小憩低功耗模式；当寄存器为3时，进入等待低功耗模式；当寄存器为0时，则不进入低功耗模式。即，第一控制指令例如为“停止”指令或设置寄存器为1，第二控制指令例如为“小憩”指令或设置所述寄存器为2，第三控制指令例如为“等待”指令或设置所述寄存器为3。
图1所示包括整个芯片***从上电到进入低功耗模式，最后退出低功耗模式的全部流程。其中，对应图1的状态转移描述如表1所示。
表1
具体而言，芯片上电顺序为：上电后数字电源开启→时钟/复位同时开启→各存储器开启→开启安全模块→开启内核及数字逻辑。
进入停止低功耗模式顺序为：内核及数字逻辑关闭→存储器关闭→安全模块关闭→时钟/复位同时关闭→数字电源关闭。即预定顺序为：内核、数字逻辑、存储器、安全模块、时钟/复位、数字电路。
进入小憩低功耗模式为：关断内核，其它均由软件关断。其中，进入此模式前，先要配置各个需要关断的部分，最后再执行“小憩”指令。
进入等待低功耗模式为：关断内核和不处于工作状态下的模块(例如存储器)。
低功耗模式唤醒顺序为：数字电源开启→时钟/复位同时开启→安全模块开启→存储器开启→内核及数字逻辑开启。
于本实施例中，通讯模块接收数据时，执行“停止”指令或设置寄存器为1，芯片***进入停止低功耗模式。在此模式下，包括数字电源在内的所有模块均关闭，等待“唤醒”信号开启数字电源，从而开启整个***。
***执行加解密运算或其他协处理器工作时，可以通过执行“小憩”指令或设置寄存器为2，芯片***进入小憩低功耗模式。在此模式下，内核停止工作(暂停时钟)，除当前协处理器及中断模块，其余逻辑都关闭；安全模块根据应用情况软件选择开关。
于本实施例中，于芯片进行大容量数据操作时，通过执行“等待”指令或设置寄存器为3，芯片***进入等待低功耗模式。于此模式下，内核停止工作，不在工作状态下模块均关闭。
以上显示和描述了本发明的基本原理和主要特征和本发明的优点。本发明不受上述实施例的限制，上述实施例和说明书中描述的只是说明本发明的原理，在不脱离本发明精神和范围的前提下，本发明还会有各种变化和改进，这些变化和改进都落入要求保护的本发明范围内。

Claims (6)

1.一种芯片低功耗处理方法，其特征在于，包括以下步骤：
根据第一控制指令，控制芯片进入停止低功耗模式；
当所述芯片进入所述停止低功耗模式时，按照预定顺序逐级关闭芯片内所有模块；
还包括：根据第二控制指令，控制所述芯片进入小憩低功耗模式，当所述芯片进入所述小憩低功耗模式时，关闭内核及预先配置需要关断的模块；
所述预定顺序为：内核、逻辑电路、存储器、安全模块、时钟/复位、数字电源。
2.如权利要求1所述的芯片低功耗处理方法，其特征在于，还包括：根据第三控制指令，控制所述芯片进入等待低功耗模式，当所述芯片进入所述等待低功耗模式时，关闭内核和不处于工作状态的模块。
3.如权利要求2所述的芯片低功耗处理方法，其特征在于：所述第一控制指令为“停止”指令或设置寄存器为1，所述第二控制指令为“小憩”指令或设置所述寄存器为2，所述第三控制指令为“等待”指令或设置所述寄存器为3。
4.一种芯片低功耗处理装置，其特征在于，包括：控制单元及处理单元，
所述控制单元，用于根据第一控制指令，控制芯片进入停止低功耗模式；
所述处理单元，用于当所述芯片进入所述停止低功耗模式时，按照预定顺序逐级关闭芯片内所有模块；
所述控制单元，用于根据第二控制指令，控制所述芯片进入小憩低功耗模式，所述处理单元，用于当所述芯片进入所述小憩低功耗模式时，关闭内核及预先配置需要关断的模块；
所述预定顺序为：内核、逻辑电路、存储器、安全模块、时钟/复位、数字电源。
5.如权利要求4所述的芯片低功耗处理装置，其特征在于：所述控制单元，用于根据第三控制指令，控制所述芯片进入等待低功耗模式，所述处理单元，用于当所述芯片进入所述等待低功耗模式时，关闭内核和不处于工作状态的模块。
6.如权利要求5所述的芯片低功耗处理装置，其特征在于：所述第一控制指令为“停止”指令或设置寄存器为1，所述第二控制指令为“小憩”指令或设置所述寄存器为2，所述第三控制指令为“等待”指令或设置所述寄存器为3。
CN201410740213.8A 2014-12-05 2014-12-05 一种芯片低功耗处理方法及装置 Active CN104484008B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410740213.8A CN104484008B (zh) 2014-12-05 2014-12-05 一种芯片低功耗处理方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410740213.8A CN104484008B (zh) 2014-12-05 2014-12-05 一种芯片低功耗处理方法及装置

Publications (2)

Publication Number Publication Date
CN104484008A CN104484008A (zh) 2015-04-01
CN104484008B true CN104484008B (zh) 2016-08-24

Family

ID=52758564

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410740213.8A Active CN104484008B (zh) 2014-12-05 2014-12-05 一种芯片低功耗处理方法及装置

Country Status (1)

Country Link
CN (1) CN104484008B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104977961B (zh) * 2015-07-08 2016-06-22 江阴市飞凌科技有限公司 低功耗低电流分享方法
CN106954250A (zh) * 2017-03-14 2017-07-14 中国电子科技集团公司第五十四研究所 一种降低基带处理芯片功耗的装置
CN110738880A (zh) * 2019-10-14 2020-01-31 马鞍山职业技术学院 一种便携式音视频实训教学辅助***及其控制方法
CN112231000A (zh) * 2020-10-14 2021-01-15 北京百瑞互联技术有限公司 一种快速低功耗soc睡眠唤醒控制方法、装置及存储介质
CN112650384B (zh) * 2021-01-05 2024-05-31 大唐微电子技术有限公司 一种低功耗休眠唤醒控制电路和多电源域的控制电路
CN114860058B (zh) * 2022-04-20 2024-05-07 贵州电网有限责任公司 一种电力芯片低功耗处理方法及***

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1204016A1 (en) * 2000-11-03 2002-05-08 STMicroelectronics S.r.l. Power down protocol for integrated circuits
CN101174176A (zh) * 2006-11-03 2008-05-07 北京中电华大电子设计有限责任公司 基于有序控制的低功耗soc电路及方法
CN101501607A (zh) * 2006-07-28 2009-08-05 Arm有限公司 具有主单元和从属单元的数据处理设备中的电源管理
CN101802749A (zh) * 2007-06-04 2010-08-11 Nxp股份有限公司 电源管理集成电路
CN101859172A (zh) * 2009-04-07 2010-10-13 上海摩波彼克半导体有限公司 集成电路SoC芯片实现功耗降低的电路结构及其方法
CN102270030A (zh) * 2010-05-07 2011-12-07 三星电子株式会社 片上***、具有其的设备以及该片上***的电力控制方法
CN102289279A (zh) * 2011-09-01 2011-12-21 上海果壳电子有限公司 一种基于rtc时钟中断的设备管理方法及装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4764696B2 (ja) * 2005-10-07 2011-09-07 ルネサスエレクトロニクス株式会社 半導体集積回路装置
US8812885B2 (en) * 2006-12-28 2014-08-19 Texas Instruments Incorporated Detecting wake-up events for a chip based on an I/O power supply
CN201527597U (zh) * 2009-06-11 2010-07-14 英业达科技有限公司 笔记型计算机
CN103389789A (zh) * 2012-05-08 2013-11-13 联想(北京)有限公司 生成控制指令、状态转换方法及电子设备
CN103873540B (zh) * 2012-12-15 2018-04-06 李祥明 一种低能耗的远程存储***及其设计方法
CN103869927A (zh) * 2012-12-17 2014-06-18 联想(北京)有限公司 一种信息处理方法及电子设备

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1204016A1 (en) * 2000-11-03 2002-05-08 STMicroelectronics S.r.l. Power down protocol for integrated circuits
CN101501607A (zh) * 2006-07-28 2009-08-05 Arm有限公司 具有主单元和从属单元的数据处理设备中的电源管理
CN101174176A (zh) * 2006-11-03 2008-05-07 北京中电华大电子设计有限责任公司 基于有序控制的低功耗soc电路及方法
CN101802749A (zh) * 2007-06-04 2010-08-11 Nxp股份有限公司 电源管理集成电路
CN101859172A (zh) * 2009-04-07 2010-10-13 上海摩波彼克半导体有限公司 集成电路SoC芯片实现功耗降低的电路结构及其方法
CN102270030A (zh) * 2010-05-07 2011-12-07 三星电子株式会社 片上***、具有其的设备以及该片上***的电力控制方法
CN102289279A (zh) * 2011-09-01 2011-12-21 上海果壳电子有限公司 一种基于rtc时钟中断的设备管理方法及装置

Also Published As

Publication number Publication date
CN104484008A (zh) 2015-04-01

Similar Documents

Publication Publication Date Title
CN104484008B (zh) 一种芯片低功耗处理方法及装置
CN101859172B (zh) 集成电路SoC芯片实现功耗降低的电路结构及其方法
CN100442204C (zh) 片上***芯片及其功耗控制方法
CN101539797A (zh) 一种动态时钟与电源的控制方法、***及装置
CN111142654A (zh) 一种多唤醒源输入的低功耗芯片架构***及快速启动方法
CN107122032A (zh) 终端、死机复位控制电路及方法
CN102057344A (zh) 睡眠处理器
CN104143969B (zh) 休眠模式电路和使电路进入休眠模式的方法
US9780644B1 (en) Methods and apparatus for always on domain finite state machine shutdown using a clock source from a power managed domain
CN102799260A (zh) 基于时钟关断的低功耗模式管理soc芯片的电路及方法
CN106293005A (zh) 降低mcu芯片待机功耗的***及方法
CN106793044A (zh) 一种实现蓝牙安全设备低功耗待机的方法及蓝牙安全设备
CN107346170A (zh) 一种fpga异构计算加速***及方法
CN103294641A (zh) 用于***管理的有限状态机
CN106681472A (zh) 异构多核处理器功耗控制装置及其功耗控制方法
CN106774808B (zh) 一种异构多核芯片的多级低功耗管理单元及其方法
KR102060431B1 (ko) 멀티 코어 시스템의 전력 관리 장치 및 방법
CN102799248B (zh) 一种网络唤醒装置、计算机和网络唤醒方法
CN116700412A (zh) 低功耗***、微控制器、芯片及控制方法
CN107766586A (zh) 一种多电源域可编程管理的设计方法
CN115114801A (zh) 一种工业用微控制器超低功耗优化设计方法
WO2006034322A2 (en) A method and apparatus for controlling power consumption in an integrated circuit
CN103150288B (zh) 一种快速开机的soc芯片及其实现方法
CN112486311B (zh) 一种嵌入式***的低功耗控制方法及***、存储介质
CN219574672U (zh) 低功耗***、微控制器及芯片

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20180109

Address after: The 300463 Tianjin FTA test area (Dongjiang Bonded Port) No. 6865 North Road, 1-1-1802-7 financial and trade center of Asia

Patentee after: Core leasehold (Tianjin) limited liability company

Address before: 100094 Yongjia North Road, Beijing, No. 6, No.

Patentee before: Datang Microelectronics Technology Co., Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20201020

Address after: 100094 No. 6 Yongjia North Road, Beijing, Haidian District

Patentee after: DATANG MICROELECTRONICS TECHNOLOGY Co.,Ltd.

Address before: 300463 Tianjin FTA pilot area (Dongjiang Bonded Port), Asia Road 6865 financial and Trade Center North District 1-1-1802-7

Patentee before: Xinjin Leasing (Tianjin) Co.,Ltd.