CN106681472A - 异构多核处理器功耗控制装置及其功耗控制方法 - Google Patents

异构多核处理器功耗控制装置及其功耗控制方法 Download PDF

Info

Publication number
CN106681472A
CN106681472A CN201610917260.4A CN201610917260A CN106681472A CN 106681472 A CN106681472 A CN 106681472A CN 201610917260 A CN201610917260 A CN 201610917260A CN 106681472 A CN106681472 A CN 106681472A
Authority
CN
China
Prior art keywords
clock
cpu
control
managing unit
clock module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610917260.4A
Other languages
English (en)
Other versions
CN106681472B (zh
Inventor
习伟
蔡田田
姚浩
陈波
郭晓斌
李鹏
杨祎巍
陈浩敏
蒋愈勇
王建邦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CSG Electric Power Research Institute
Research Institute of Southern Power Grid Co Ltd
Original Assignee
Research Institute of Southern Power Grid Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Research Institute of Southern Power Grid Co Ltd filed Critical Research Institute of Southern Power Grid Co Ltd
Priority to CN201610917260.4A priority Critical patent/CN106681472B/zh
Publication of CN106681472A publication Critical patent/CN106681472A/zh
Application granted granted Critical
Publication of CN106681472B publication Critical patent/CN106681472B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3293—Power saving characterised by the action undertaken by switching to a less power-consuming processor, e.g. sub-CPU
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/06—Clock generators producing several clock signals
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3243—Power saving in microcontroller unit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Software Systems (AREA)
  • Power Sources (AREA)

Abstract

本发明涉及一种异构多核处理器功耗控制装置及其功耗控制方法，其装置包括n个CPU和m个IP，还包括时钟管理单元、电源管理单元和时钟控制单元，n和m均为大于1的整数；电源管理单元包括m个电源接口，各电源接口分别根据时钟管理单元的控制命令控制连接的IP的电源开断；时钟控制单元包括n+m个门控时钟模块，各门控时钟模块还分别连接一个CPU或者一个IP，各门控时钟模块分别根据时钟管理单元的控制命令控制连接的CPU或者IP的时钟开断；各CPU均能够控制时钟管理单元向任意电源接口或者任意门控时钟模块发送控制命令；采用本发明的方案，可以降低芯片功耗并降低芯片设计难度。

Description

异构多核处理器功耗控制装置及其功耗控制方法
技术领域
本发明涉及多核***技术领域，特别是涉及一种异构多核处理器功耗控制装置及其功耗控制方法。
背景技术
随着集成电路设计水平和制造工艺的提高，芯片性能、集成度也越来越高，很多新片使用了多核心来增加性能，这使得芯片功耗大大增加。为了控制芯片功耗，许多芯片采用了大小核的设计，性能优先的情况下使用大核心或同时使用大小核心进行工作，在低功耗模式下仅仅使用小核心以降低功耗。
多核***的每个核心的作用是不同的，不一定同时都处在工作状态，利用芯片的这种特性，可以进行功耗管理。
现有的功耗管理方案中，当处理器A不工作时，通知处理器B，处理器B操作寄存器关闭处理器B的时钟，而当处理器B需要转为不工作状态时，通过SPI(Serial PeripheralInterface，串行外设接口)写寄存器关闭外部晶振。这样的操作方式增加了额外功耗，同时随着核处理器的增多，核间通信机制复杂，芯片总线设计复杂，增加了芯片设计难度。
发明内容
本发明的目的在于提供一种异构多核处理器功耗控制装置及其功耗控制方法，可以降低芯片功耗且可以降低芯片设计难度。
本发明的目的通过如下技术方案实现：
一种异构多核处理器功耗控制装置，包括n个CPU和m个IP，还包括时钟管理单元、电源管理单元和时钟控制单元，n和m均为大于1的整数；
所述电源管理单元包括m个电源接口，各所述电源接口分别连接所述时钟管理单元和一个所述IP，各所述电源接口分别用于根据所述时钟管理单元的控制命令控制所连接的IP的电源开断；
所述时钟控制单元包括w个门控时钟模块，各所述门控时钟模块分别连接所述时钟管理单元，各所述门控时钟模块还分别连接一个所述CPU或者一个所述IP，w为n和m的和值，各所述门控时钟模块分别用于根据所述时钟管理单元的控制命令控制所连接的CPU或者IP的时钟开断；
所述时钟管理单元还与各所述CPU连接，各所述CPU均能够控制所述时钟管理单元向任意电源接口或者任意门控时钟模块发送控制命令。
一种如上所述的异构多核处理器功耗控制装置的功耗控制方法，包括：
所述时钟管理单元接收任意CPU发送的控制请求信息，所述控制请求信息包括控制类型标识和控制对象标识；
所述时钟管理单元根据所述控制对象标识确定本次功耗控制的控制对象，所述控制对象包括任意一个或者多个CPU，或者/和任意一个或者多个IP；
所述时钟管理单元根据所述控制类型标识生成与该控制类型标识对应的控制命令，将所述控制命令发送给所述控制对象所连接的电源接口或者/和门控时钟模块；
所述控制对象所连接的电源接口根据所述控制命令控制所述控制对象的电源开断，或者/和，所述控制对象所连接的门控时钟模块根据所述控制命令控制所述控制对象的时钟开断。
根据上述本发明的方案，由于时钟管理单元与各CPU连接，还与各电源接口、各门控时钟模块连接，电源接口的数量与IP相同，门控时钟模块的数量与IP和CPU的总数量相同，且每个CPU与时钟管理单元均连接一个门控时钟模块，每个IP与时钟管理单元均连接一个门控时钟模块和一个电源接口，也就是说，电源接口和IP是一一对应的，门控时钟模块和IP或者CPU是一一对应的，同时，由于各电源接口分别用于根据时钟管理单元的控制命令控制所连接的IP的电源开断，各门控时钟模块分别用于根据时钟管理单元的控制命令控制所连接的CPU或者IP的时钟开断，各CPU均能够控制时钟管理单元向任意电源接口或者任意门控时钟模块发送控制命令，因此，每个CPU均可以对时钟管理单元进行控制，可控制关闭CPU的时钟、IP的时钟、IP的电源，或者关闭所有CPU，进入休眠模式，通过这种对CPU和IP的时钟、电源的管理，可以达到降低芯片功耗的目的，同时，由于电源接口和IP是一一对应的，门控时钟模块和IP或者CPU是一一对应的，因此，不但可以对CPU的时钟进行控制，还可以对每个IP的时钟和电源进行控制，且可以对IP的时钟和电源进行同时控制，并可以降低芯片设计难度。
附图说明
图1为本发明实施例一的异构多核处理器功耗控制装置的组成结构示意图；
图2为本发明实施例二的异构多核处理器功耗控制装置的功耗控制方法的实现流程示意图。
具体实施方式
为使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步的详细说明。应当理解，此处所描述的具体实施方式仅仅用以解释本发明，并不限定本发明的保护范围。
实施例一
本发明实施例一提供一种异构多核处理器功耗控制装置。参见图1所示，为本发明实施例一的异构多核处理器功耗控制装置的组成结构示意图。如图1所示，该实施例一的异构多核处理器功耗控制装置包括n个CPU(Central Proc essing Unit，中央处理器)110和m个IP(Intellectual Property，知识产权，也称为IP核)120，还包括时钟管理单元110、电源管理单元120和时钟控制单元130，其中，n和m均为大于1的整数，n和m可以相等也可以不相等。
电源管理单元120包括m个电源接口，各电源接口分别连接时钟管理单元110和一个IP，各电源接口分别用于根据时钟管理单元110的控制命令控制所连接的IP的电源开断；
时钟控制单元131、132包括w个门控时钟模块，各门控时钟模块分别与时钟管理单元110连接，各门控时钟模块还分别连接一个CPU或者一个IP，其中，w为n和m的和值，即w＝n+m，各门控时钟模块分别用于根据时钟管理单元110的控制命令控制所连接的CPU或者IP的时钟开断；
时钟管理单元110还与各CPU连接，各CPU均能够控制时钟管理单元110向任意电源接口或者任意门控时钟模块发送控制命令，也就是说，时钟管理单元110可受控于任意一个CPU。
据此，根据上述本实施例的方案，由于时钟管理单元110与各CPU连接，还与各电源接口、各门控时钟模块连接，电源接口的数量与IP相同，门控时钟模块的数量与IP和CPU的总数量相同，且每个CPU与时钟管理单元110连接一个门控时钟模块，每个IP与时钟管理单元110连接一个门控时钟模块和一个电源接口，也就是说，电源接口和IP是一一对应的，门控时钟模块和IP或者CPU是一一对应的，同时，由于各电源接口分别用于根据时钟管理单元110的控制命令控制所连接的IP的电源开断，各门控时钟模块分别用于根据时钟管理单元110的控制命令控制所连接的CPU或者IP的时钟开断，各CPU均能够控制时钟管理单元110向任意电源接口或者任意门控时钟模块发送控制命令，因此，每个CPU均可以对时钟管理单元110进行控制，可控制关闭CPU的时钟、IP的时钟、IP的电源，或者关闭所有CPU，进入休眠模式，通过这种对CPU和IP的时钟、电源的管理，可以达到降低芯片功耗的目的，同时，由于电源接口和IP是一一对应的，门控时钟模块和IP或者CPU是一一对应的，因此，不但可以对CPU的时钟进行控制，还可以对每个IP的时钟和电源进行控制，且可以对IP的时钟和电源进行同时控制，并可以降低芯片设计难度。
采用本发明的异构多核处理器功耗控制装置，可以实现IP的关闭操作、IP的开启操作、CPU的关闭操作和CPU的开启操作，以下对这些过程进行一一说明。
在其中一个实施例中，时钟管理单元110可以在接收到任意CPU发送的关闭IP请求时，根据该关闭IP请求确定需要关闭的IP，向需要关闭的IP所连接的电源接口和门控时钟模块发送第一关闭指令；
需要关闭的IP所连接的电源接口根据该第一关闭指令关闭需要关闭的IP的电源，需要关闭的IP所连接的门控时钟模块根据该第一关闭指令关闭需要关闭的IP的时钟。
这里，需要关闭的IP可以是m个IP中的任意一个或者任意多个的组合。
此外，未了避免对需要关闭的IP中正在处理的IP信号产生影响，在其中一个实施例中时钟管理单元110在根据关闭IP请求确定需要关闭的IP之后，还监测需要关闭的IP是否进入空闲状态(IDLE状态)，在监测到需要关闭的IP进入空闲状态后，执行向需要关闭的IP所连接的电源接口或者/和门控时钟模块发送第一关闭指令的过程。
其中，每个IP都有一个表征自身状态的标识，例如，该标识为0时表示空闲状态，该标识为1时表示非空闲状态，因此，可以通过检测该标识的值的方式监测需要关闭的IP是否进入空闲状态。
采用本实施例的方式，由于会等待需要关闭的IP进入空闲状态后，再关闭该需要关闭的IP的时钟和电源，可以有效避免需要关闭的IP中正在处理的IP信号受到影响。
在其中一个实施例中，时钟管理单元110还可以在检测到IP开启请求时，根据该IP开启请求确定需要开启的IP，向需要开启的IP所连接的电源接口和门控时钟模块发送第一开启指令；
需要开启的IP所连接的电源接口根据该第一开启指令开启所述需要开启的IP的电源，需要开启的IP所连接的门控时钟模块根据该第一开启指令开启需要开启的IP的时钟。
这里，需要开启的IP可以是m个IP中的任意一个或者任意多个的组合，需要开启的IP可以与需要关闭的IP相同，也可以不同。
在其中一个实施例中，时钟管理单元110还可以在接收到任意CPU发送的处理器关闭请求时，根据该处理器关闭请求确定需要关闭的CPU，监测需要关闭的CPU是否进入STOP模式(停止工作模式)，若监测到需要关闭的CPU进入STOP模式，则向需要关闭的CPU所连接的门控时钟模块发送第二关闭指令；
需要关闭的CPU所连接的门控时钟模块根据该第二关闭指令关闭需要关闭的CPU的时钟。
这里，需要关闭的CPU可以是n个CPU中的任意一个或者任意多个的组合。
其中，根据设计需要，可以设计成每一个CPU可控制其他CPU时钟的开启与关闭，也可以是仅控制自身时钟的开启与关闭。
例如，CPU1告知时钟管理单元110需要关闭自身的时钟，即CPU1向钟管理单元130发送关闭CPU1的处理器关闭请求，时钟管理单元110根据该处理器关闭请求确定出需要关闭的是CPU1，则向CPU1所连接的门控时钟模块发送第二关闭指令，CPU1所连接的门控时钟模块根据该第二关闭指令关闭CPU1的时钟。
在本实施例中，由于是时钟管理单元110在根据处理器关闭请求确定需要关闭的CPU之后，还监测需要关闭的CPU是否进入STOP模式，在监测到需要关闭的CPU进入STOP模式后，执行向需要关闭的CPU所连接的门控时钟模块发送第二关闭指令的过程，也就是说，会等待需要关闭的CPU进入STOP模式后，再执行需要关闭的CPU的时钟关闭操作，可以有效避免对需要关闭的CPU中正在处理的操作或者数据产生影响。
其中，每个CPU都均有一个表征自身模式的标识，例如，“STOP”表示STOP模式，“RUN”表示工作模式，可以根据该标识监测需要关闭的CPU是否进入STOP模式。
在其中一个实施例中，时钟管理单元110还可以在检测到处理器唤醒请求时，根据该处理器唤醒请求确定需要唤醒的需要唤醒的CPU，向需要唤醒的CPU所连接的门控时钟模块发送第二开启指令；需要唤醒的CPU所连接的门控时钟模块根据第二开启指令开启需要唤醒的CPU的时钟。
这里，需要唤醒的CPU可以是n个CPU中的任意一个或者任意多个的组合，需要唤醒的CPU可以与需要关闭的CPU相同也可以不同。
其中，处理器唤醒请求可以由任意一个CPU触发，例如，由任意一个未处于睡眠状态的CPU触发，处理器唤醒请求也可以由外部输入的唤醒指令触发，另外，时钟管理单元110内部可以设置有计时器，时钟管理单元110在计时器的设定时间到达时触发处理器唤醒请求。
实施例二
根据上述实施例一的异构多核处理器功耗控制装置的方案，本发明实施例二提供一种异构多核处理器功耗控制装置的功耗控制方法。参见图2所示，为本发明实施例二的异构多核处理器功耗控制装置的功耗控制方法的实现流程示意图。如图2所示，本实施例的异构多核处理器功耗控制装置的功耗控制方法包括：
步骤S201：时钟管理单元接收任意CPU发送的控制请求信息，控制请求信息包括控制类型标识和控制对象标识；
步骤S202：时钟管理单元根据控制对象标识确定本次功耗控制的控制对象，控制对象包括任意一个或者多个CPU，或者/和任意一个或者多个IP；
步骤S203：时钟管理单元根据控制类型标识生成与该控制类型标识对应的控制命令，将控制命令发送给控制对象所连接的电源接口或者/和门控时钟模块；
步骤S204：控制对象所连接的电源接口根据控制命令控制控制对象的电源开断，或者/和，控制对象所连接的门控时钟模块根据控制命令控制控制对象的时钟开断。
在其中一个实施例中，在控制对象为任意一个或者多个IP、控制类型标识为端口关闭标识时，时钟管理单元向该一个或者多个IP所连接的电源接口和门控时钟模块发送第一关闭指令，该一个或者多个IP所连接的电源接口根据该第一关闭指令关闭对应的IP的电源，该一个或者多个IP所连接的所连接的门控时钟模块根据该第一关闭指令关闭对应的IP的时钟。
在其中一个实施例中，在控制对象为任意一个或者多个IP、控制类型标识为端口开启标识时，时钟管理单元向该一个或者多个IP所连接的电源接口和门控时钟模块发送第一开启指令，该一个或者多个IP所连接的电源接口根据该第一开启指令开启对应的IP的电源，该一个或者多个IP所连接的所连接的门控时钟模块根据该第一开启指令开启对应的IP的时钟。
在其中一个实施例中，在控制对象为任意一个或者多个CPU、控制类型标识为处理器关闭标识时，时钟管理单元向该一个或者多个CPU所连接的门控时钟模块发送第二关闭指令，该一个或者多个CPU所连接的门控时钟模块根据该第一关闭指令关闭对应的CPU的时钟。
在其中一个实施例中，在控制对象为任意一个或者多个CPU、控制类型标识为处理器唤醒标识时，时钟管理单元向该一个或者多个CPU所连接的门控时钟模块发送开启指令，该一个或者多个CPU所连接的门控时钟模块根据该开启指令开启对应的CPU的时钟。
本发明实施例二提供的异构多核处理器功耗控制装置的功耗控制方法，需要指出的是：以上对于异构多核处理器功耗控制装置的功耗控制方法的描述中未披露的技术细节，可以参照上述实施例三的异构多核处理器功耗控制装置的描述，且具有上述实施例一的异构多核处理器功耗控制装置的有益效果，为节约篇幅，不再赘述。
需要说明的是，上述描述中出现的术语“第一”、“第二”仅用于描述目的。
以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (9)

1.一种异构多核处理器功耗控制装置，其特征在于，包括n个CPU和m个IP，还包括时钟管理单元、电源管理单元和时钟控制单元，n和m均为大于1的整数；
所述电源管理单元包括m个电源接口，各所述电源接口分别连接所述时钟管理单元和一个所述IP，各所述电源接口分别用于根据所述时钟管理单元的控制命令控制所连接的IP的电源开断；
所述时钟控制单元包括w个门控时钟模块，各所述门控时钟模块分别与所述时钟管理单元连接，各所述门控时钟模块还分别连接一个所述CPU或者一个所述IP，w为n和m的和值，各所述门控时钟模块分别用于根据所述时钟管理单元的控制命令控制所连接的CPU或者IP的时钟开断；
所述时钟管理单元还与各所述CPU连接，各所述CPU均能够控制所述时钟管理单元向任意电源接口或者任意门控时钟模块发送控制命令。
2.根据权利要求1所述的异构多核处理器功耗控制装置，其特征在于：
所述时钟管理单元在接收到任意CPU发送的关闭IP请求时，根据所述关闭IP请求确定需要关闭的IP，向所述需要关闭的IP所连接的电源接口和门控时钟模块发送第一关闭指令；
所述需要关闭的IP所连接的电源接口根据该第一关闭指令关闭所述需要关闭的IP的电源，所述需要关闭的IP所连接的门控时钟模块根据该第一关闭指令关闭所述需要关闭的IP的时钟。
3.根据权利要求2所述的异构多核处理器功耗控制装置，其特征在于，所述时钟管理单元在根据所述关闭IP请求确定需要关闭的IP之后，还监测所述需要关闭的IP是否进入空闲状态，在监测到所述需要关闭的IP进入空闲状态后，执行所述向所述需要关闭的IP所连接的电源接口和门控时钟模块发送第一关闭指令的过程。
4.根据权利要求2或3所述的异构多核处理器功耗控制装置，其特征在于：
所述时钟管理单元还在检测到任意CPU发送的IP开启请求时，根据所述IP开启请求确定需要开启的IP，向所述需要开启的IP所连接的电源接口和门控时钟模块发送第一开启指令；
所述需要开启的IP所连接的电源接口根据该第一开启指令开启述需要开启的IP的电源，所述需要开启的IP所连接的门控时钟模块根据该第二开启指令开启所述需要开启的IP的时钟。
5.根据权利要求4所述的异构多核处理器功耗控制装置，其特征在：
所述时钟管理单元还在接收到任意CPU发送的处理器关闭请求时，根据所述处理器关闭请求确定需要关闭的CPU，监测所述需要关闭的CPU是否进入STOP模式，若监测到所述需要关闭的CPU进入STOP模式后，则向所述需要关闭的CPU所连接的门控时钟模块发送第二关闭指令；
所述需要关闭的CPU所连接的门控时钟模块根据该第二关闭指令关闭所述需要关闭的CPU的时钟。
6.根据权利要求5所述的异构多核处理器功耗控制装置，其特征在于：
所述时钟管理单元还在检测到处理器唤醒请求时，根据所述处理器唤醒请求确定需要唤醒的需要唤醒的CPU，向所述需要唤醒的CPU所连接的门控时钟模块发送第二开启指令；
所述需要唤醒的CPU所连接的门控时钟模块根据所述第二开启指令开启所述需要唤醒的CPU的时钟。
7.根据权利要求5所述的异构多核处理器功耗控制装置，其特征在于，所述处理器唤醒请求由任意一个CPU触发，或者，所述处理器唤醒请求由外部输入的唤醒指令触发，或者，所述时钟管理单元内部设置有计时器，所述时钟管理单元在所述计时器的设定时间到达时触发所述处理器唤醒请求。
8.一种如权利要求1所述的异构多核处理器功耗控制装置的功耗控制方法，其特征在于，包括：
所述时钟管理单元接收任意CPU发送的控制请求信息，所述控制请求信息包括控制类型标识和控制对象标识；
所述时钟管理单元根据所述控制对象标识确定本次功耗控制的控制对象，所述控制对象包括任意一个或者多个CPU，或者/和任意一个或者多个IP；
所述时钟管理单元根据所述控制类型标识生成与该控制类型标识对应的控制命令，将所述控制命令发送给所述控制对象所连接的电源接口或者/和门控时钟模块；
所述控制对象所连接的电源接口根据所述控制命令控制所述控制对象的电源开断，或者/和，所述控制对象所连接的门控时钟模块根据所述控制命令控制所述控制对象的时钟开断。
9.根据权利要求8所述的功耗控制方法，其特征在于：
在所述控制对象为任意一个或者多个IP、所述控制类型标识为端口关闭标识时，所述时钟管理单元向该一个或者多个IP所连接的电源接口和门控时钟模块发送第一关闭指令，该一个或者多个IP所连接的电源接口根据该第一关闭指令关闭对应的IP的电源，该一个或者多个IP所连接的所连接的门控时钟模块根据该第一关闭指令关闭对应的IP的时钟；
在所述控制对象为任意一个或者多个IP、所述控制类型标识为端口开启标识时，所述时钟管理单元向该一个或者多个IP所连接的电源接口和门控时钟模块发送第一开启指令，该一个或者多个IP所连接的电源接口根据该第一开启指令开启对应的IP的电源，该一个或者多个IP所连接的所连接的门控时钟模块根据该第一开启指令开启对应的IP的时钟；
在所述控制对象为任意一个或者多个CPU、所述控制类型标识为处理器关闭标识时，所述时钟管理单元向该一个或者多个CPU所连接的门控时钟模块发送第二关闭指令，该一个或者多个CPU所连接的门控时钟模块根据该第一关闭指令关闭对应的CPU的时钟；
在所述控制对象为任意一个或者多个CPU、所述控制类型标识为处理器唤醒标识时，所述时钟管理单元向该一个或者多个CPU所连接的门控时钟模块发送开启指令，该一个或者多个CPU所连接的门控时钟模块根据该开启指令开启对应的CPU的时钟。
CN201610917260.4A 2016-10-20 2016-10-20 异构多核处理器功耗控制装置及其功耗控制方法 Active CN106681472B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610917260.4A CN106681472B (zh) 2016-10-20 2016-10-20 异构多核处理器功耗控制装置及其功耗控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610917260.4A CN106681472B (zh) 2016-10-20 2016-10-20 异构多核处理器功耗控制装置及其功耗控制方法

Publications (2)

Publication Number Publication Date
CN106681472A true CN106681472A (zh) 2017-05-17
CN106681472B CN106681472B (zh) 2019-08-23

Family

ID=58840079

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610917260.4A Active CN106681472B (zh) 2016-10-20 2016-10-20 异构多核处理器功耗控制装置及其功耗控制方法

Country Status (1)

Country Link
CN (1) CN106681472B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107346170A (zh) * 2017-07-20 2017-11-14 郑州云海信息技术有限公司 一种fpga异构计算加速***及方法
CN111858460A (zh) * 2020-06-30 2020-10-30 浪潮电子信息产业股份有限公司 一种fpga异构计算平台的控制方法及相关组件
CN112114651A (zh) * 2020-09-24 2020-12-22 哲库科技(北京)有限公司 处理器簇的节电方法及装置、芯片、设备、存储介质
CN112765091A (zh) * 2021-02-04 2021-05-07 南方电网科学研究院有限责任公司 一种SoC核间通信方法和装置
CN113311934A (zh) * 2021-04-09 2021-08-27 北京航空航天大学 一种多核异构域控制器动态功耗调整方法及***
CN114527829A (zh) * 2020-11-23 2022-05-24 Oppo广东移动通信有限公司 时钟门控电路、芯片和电子设备
CN116088667A (zh) * 2023-03-03 2023-05-09 此芯科技(北京)有限公司 一种***级soc芯片控制电路、方法及电子设备

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007108993A (ja) * 2005-10-13 2007-04-26 Renesas Technology Corp 半導体集積回路
CN101078950A (zh) * 2006-05-26 2007-11-28 中国科学院计算技术研究所 用于片上***中知识产权核和功能模块的功耗降低方法
CN101135929A (zh) * 2007-09-28 2008-03-05 中国科学院计算技术研究所 一种多核处理器及其变频装置和核间通信方法
CN101493717A (zh) * 2009-02-19 2009-07-29 浪潮电子信息产业股份有限公司 一种用于soc的动态多时钟低功耗ahb总线的设计方法
US20120054511A1 (en) * 2010-08-31 2012-03-01 Sonics, Inc Intelligent power controller
CN103376877A (zh) * 2012-04-26 2013-10-30 中兴通讯股份有限公司 一种多核处理器时钟控制装置及控制方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007108993A (ja) * 2005-10-13 2007-04-26 Renesas Technology Corp 半導体集積回路
CN101078950A (zh) * 2006-05-26 2007-11-28 中国科学院计算技术研究所 用于片上***中知识产权核和功能模块的功耗降低方法
CN101135929A (zh) * 2007-09-28 2008-03-05 中国科学院计算技术研究所 一种多核处理器及其变频装置和核间通信方法
CN101493717A (zh) * 2009-02-19 2009-07-29 浪潮电子信息产业股份有限公司 一种用于soc的动态多时钟低功耗ahb总线的设计方法
US20120054511A1 (en) * 2010-08-31 2012-03-01 Sonics, Inc Intelligent power controller
CN103376877A (zh) * 2012-04-26 2013-10-30 中兴通讯股份有限公司 一种多核处理器时钟控制装置及控制方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107346170A (zh) * 2017-07-20 2017-11-14 郑州云海信息技术有限公司 一种fpga异构计算加速***及方法
CN111858460A (zh) * 2020-06-30 2020-10-30 浪潮电子信息产业股份有限公司 一种fpga异构计算平台的控制方法及相关组件
CN112114651A (zh) * 2020-09-24 2020-12-22 哲库科技(北京)有限公司 处理器簇的节电方法及装置、芯片、设备、存储介质
CN114527829A (zh) * 2020-11-23 2022-05-24 Oppo广东移动通信有限公司 时钟门控电路、芯片和电子设备
CN114527829B (zh) * 2020-11-23 2024-01-30 Oppo广东移动通信有限公司 时钟门控电路、芯片和电子设备
CN112765091A (zh) * 2021-02-04 2021-05-07 南方电网科学研究院有限责任公司 一种SoC核间通信方法和装置
CN112765091B (zh) * 2021-02-04 2024-05-03 南方电网科学研究院有限责任公司 一种SoC核间通信方法和装置
CN113311934A (zh) * 2021-04-09 2021-08-27 北京航空航天大学 一种多核异构域控制器动态功耗调整方法及***
CN116088667A (zh) * 2023-03-03 2023-05-09 此芯科技(北京)有限公司 一种***级soc芯片控制电路、方法及电子设备

Also Published As

Publication number Publication date
CN106681472B (zh) 2019-08-23

Similar Documents

Publication Publication Date Title
CN106681472A (zh) 异构多核处理器功耗控制装置及其功耗控制方法
US20210064117A1 (en) Optimizing power usage by factoring processor architectural events to pmu
US6981163B2 (en) Method and apparatus for power mode transition in a multi-thread processor
CN1312601C (zh) 数据处理***、及其操作和节电方法
CN104024980B (zh) 连接的待机睡眠状态
TWI525547B (zh) 用以避免無效率核心跳換及提供硬體輔助低功率狀態選擇之機構
KR101029414B1 (ko) 프로세서 상태 천이를 검출하기 위해 제공되는 장치 및방법과 머신 액세스 가능 매체와 컴퓨팅 시스템
US7275164B2 (en) System and method for fencing any one of the plurality of voltage islands using a lookup table including AC and DC components for each functional block of the voltage islands
CN104516296B (zh) 一种基于外设模块的微控制器***的唤醒方法及外设模块
CN103645794B (zh) 一种通过边沿检测电路实现睡眠模式唤醒的芯片及方法
EP3215907B1 (en) Integrated system with independent power domains and split power rails for logic and memory
CN102566739A (zh) 多核处理器***及其动态电源管理方法与控制装置
TW201239609A (en) Computing platform power management with adaptive cache flush
CN101581963B (zh) 一种降低cpu功耗的方法和一种cpu
US10732697B2 (en) Voltage rail coupling sequencing based on upstream voltage rail coupling status
CN104111850A (zh) 一种降低微控制单元mcu功耗的方法及***
CN109799898A (zh) 一种芯片的电源控制装置、芯片及其电源控制方法
CN106774808A (zh) 一种异构多核芯片的多级低功耗管理单元及其方法
WO2013159464A1 (zh) 一种多核处理器时钟控制装置及控制方法
US20140344596A1 (en) Controlling Power Consumption Of A Processor Using Interrupt-Mediated On-Off Keying
CN104246653A (zh) 固定频率处理单元操作的功耗最小化
CN206162380U (zh) 异构多核处理器功耗控制装置和异构多核处理器***
CN104077519A (zh) 指纹移动终端多功能微控制芯片
CN106774788A (zh) 一种基于mcu的soc及其内核协作控制单元
CN103426466B (zh) 一种动态随机存取存储器的控制方法、装置和设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant