CN104470267A - 一种改善混压材料hdi板层间对位精度的方法 - Google Patents

一种改善混压材料hdi板层间对位精度的方法 Download PDF

Info

Publication number
CN104470267A
CN104470267A CN201410755453.5A CN201410755453A CN104470267A CN 104470267 A CN104470267 A CN 104470267A CN 201410755453 A CN201410755453 A CN 201410755453A CN 104470267 A CN104470267 A CN 104470267A
Authority
CN
China
Prior art keywords
daughter board
baking
resin
daughter boards
different layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410755453.5A
Other languages
English (en)
Other versions
CN104470267B (zh
Inventor
朱拓
彭卫红
何淼
王佐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Suntak Multilayer PCB Co Ltd
Original Assignee
Shenzhen Suntak Multilayer PCB Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Suntak Multilayer PCB Co Ltd filed Critical Shenzhen Suntak Multilayer PCB Co Ltd
Priority to CN201410755453.5A priority Critical patent/CN104470267B/zh
Publication of CN104470267A publication Critical patent/CN104470267A/zh
Application granted granted Critical
Publication of CN104470267B publication Critical patent/CN104470267B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4638—Aligning and fixing the circuit boards before lamination; Detecting or measuring the misalignment after lamination; Aligning external circuit patterns or via connections relative to internal circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Polishing Bodies And Polishing Tools (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明公布了一种改善混压材料HDI板层间对位精度的方法，属于电路板制作领域。所述改善混压材料HDI板层间对位精度的方法包括以下步骤：将不同层的子板树脂塞孔后烤板，待树脂没有完全固化时，进行砂带磨板，打磨掉突出板面的树脂；再对子板分段烤板；测量并记录不同层子板的尺寸；将不同层的子板的尺寸公差范围在±50μm的子板分为同一组；将同一组不同层的子板排板压合成HDI板。本发明可以有效的减少因材料CET不同造成的层间偏位，解决了层间对位不准的问题；同时，采用分组排板方法，从板材的自身涨缩出发，减少使用外界物理工具进行定位，一方面提升了对位精度，另一方面减少铆钉等物料的使用，降低了成本。

Description

一种改善混压材料HDI板层间对位精度的方法
技术领域
本发明属于电路板制作领域，涉及一种改善混压材料HDI板层间对位精度的方法。
背景技术
压合工序是多层线路板制造过程中重要的工序之一，压合的好坏直接影响到多层线路板层间线路的连接。作为压合过程中最重要的“对位”子工序，又直接影响了压合层间对准度的质量。
层间对位精度是加工过程中的主要难点，产品孔到线距离较小时0.2mm，必须严格控制层偏量。如果线路板设计为混合材料压合产品，不同材料的热膨胀系数不同，例如：
CTE不同的材料，经过前工序(内层、AOI、树脂塞孔、砂带磨板等)加工后，板材产生的涨缩量也会不同，从而造成压合前对位精度不受控的问题，如果压合超出压合对位精度要求，则会产生层间偏位(一般要求≤50μm)、内层线路短路、内层线路开路等问题。
对于机械钻孔HDI板而言，需要制作树脂塞孔和磨板处理，其产品特点是，先完成各子板的制作，再通过压合将各子板压合成为一个母板，子板制作过程中，各工序对涨缩的影响较大，如树脂塞孔、砂带磨板工序，砂带的压力和拉扯作用；尤其是在树脂塞孔工艺，普通制作工艺为：塞孔后155℃×60min烤板；烤板完待冷却后400#砂带一次+600#砂带一次+1000#砂带抛光一次进行打磨；然后磨板，磨板时不指定放板方向。这种做法缺点在于：一次性将树脂烤干，必须使用较粗糙的400#砂纸打磨，而砂纸越粗糙，对板材涨缩影响越大；磨板不指定方向，板材涨缩的方向不能同一，影响后工序对位，极容易使产品变形过大。
目前控制层偏的方法，只是增加“熔合”、“铆合”等定位，例如，将“4点熔合”改为“4点熔合+4点铆合”，将“4点熔合+4点铆合”改为“6点熔合+6点铆合”等等。此方法是以外界辅助的物理手段，来增加各层板之间的对位精度，但未在板材涨缩方面采取有效措。
这种方式利用外界辅助的物理手段，一方面增加了物料成本，另一方面，未能从板材自身的涨缩出发考虑层偏的控制方法，所以实际过程中，仍然不能够达到很理想的效果。
发明内容
针对上述问题，本发明提供一种可应用于混压材料机械钻孔的HDI板层压对位制作方法，具体方案如下：
一种改善混压材料HDI板层间对位精度的方法，包括以下步骤：
S1：将不同层的子板树脂塞孔后130±2℃烤板15min，待树脂没有完全固化时，进行砂带磨板，打磨掉突出板面的树脂；
S2：磨板后的子板进行分段烤板；分段烤板的调件依次为60±3℃烘烤30min，70±3℃烘烤30min，80±3℃烘烤30min，90±3℃烘烤30min，110±3℃烘烤30min，130±3℃烘烤30min，155±5℃烘烤55min；
S3：待子板冷却至室温后，测量并记录子板的尺寸；
S4：将不同层子板的对应尺寸公差范围在±50μm的子板分为同一组；
S5：将同一组不同层的子板排板压合成HDI板。
所述的步骤S1中，树脂塞孔采用抽真空树脂塞孔工艺，工艺参数如下表1所示：
表1
所述的步骤S1中，所述的砂带磨板的方法为：使用600#砂带一次性将板面突出的树脂全部磨掉，以减少砂带磨板次数，降低板的涨缩量，再使用1000#砂带抛光一次。
所述的步骤S1中，砂带磨板时，不同层的子板磨板的次数、方向、上下面必须一致，防止板受到外力作用不同，拉长比例不等。
所述的步骤S2中，子板的尺寸通过X-ray机测量。
本发明的改善混压材料HDI板层间对位精度的方法，针对机械钻孔密度高的互连印制板通过对“磨板”、“烤板”方法调整，可以有效的减少因材料CET不同造成的层间偏位，解决了层间对位不准的问题；同时，采用分组排板方法，从板材的自身涨缩出发，减少使用外界物理工具进行定位，一方面提升了对位精度，另一方面减少铆钉等物料的使用，降低了成本。
具体实施方式
为了更充分理解本发明的技术内容，下面结合具体实施例对本发明的技术方案进一步介绍和说明。
实施例
将钻孔、电镀完成的L1-L2子板树脂塞孔后130℃烤板15min，待树脂没有完全固化时，使用600#砂带一次性将板面突出的树脂全部磨掉，再使用1000#砂带抛光一次，所有的L1-L2子板均正面向上、顺时针磨板；磨板后将子板依次进行60℃烘烤30min，70℃烘烤30min，80℃烘烤30min，90℃烘烤30min，110℃烘烤0min，130℃烘烤30min，155℃烘烤55min。
将钻孔、电镀完成的L3-L4子板树脂塞孔后130℃烤板15min，待树脂没有完全固化时，使用600#砂带一次性将板面突出的树脂全部磨掉，再使用1000#砂带抛光一次，所有的L3-L4子板均正面向上、顺时针磨板；磨板后将子板依次进行60℃烘烤30min，70℃烘烤30min，80℃烘烤30min，90℃烘烤30min，110℃烘烤0min，130℃烘烤30min，155℃烘烤55min。
将钻孔、电镀完成的L4-L6子板树脂塞孔后130℃烤板15min，待树脂没有完全固化时，使用600#砂带一次性将板面突出的树脂全部磨掉，再使用1000#砂带抛光一次，所有的L5-L6子板均正面向上、顺时针磨板；磨板后将子板依次进行60℃烘烤30min，70℃烘烤30min，80℃烘烤30min，90℃烘烤30min，110℃烘烤0min，130℃烘烤30min，155℃烘烤55min；
待各层子板冷却至室温后，对所有的L1-L2子板编号(①、②、③、……N)，通过X-ray机测量并记录各L1-L2子板的尺寸(长、宽)；对所有的L3-L4子板编号(①、②、③、……N)，通过X-ray机测量并记录各L1-L2子板的尺寸(长、宽)；对所有的L5-L4子板编号(①、②、③、……N)，通过X-ray机测量并记录各L1-L2子板的尺寸(长、宽)；记录结果如表2所示：
表2
使用“分组”方法，将L1-L2子板、L3-L4子板、L5-L6子板尺寸公差范围在±50μm(包含)的板号分为一组，分组结果如表3所示：
表3
按照表3分组，将各组的L1-L2子板、L3-L4子板、L5-L6子板排板、压合成6层的HDI板。
需要说明的是，以上仅为为6层HDI板的示例，多层印制板的分组排板方法可以以此类推。
以上所述仅以实施例来进一步说明本发明的技术内容，以便于读者更容易理解，但不代表本发明的实施方式仅限于此，任何依本发明所做的技术延伸或再创造，均受本发明的保护。

Claims (4)

1.一种改善混压材料HDI板层间对位精度的方法，其特征在于，包括以下步骤：
S1：将不同层的子板树脂塞孔后130±2℃烤板15min，待树脂没有完全固化时，进行砂带磨板，打磨掉突出板面的树脂；
S2：磨板后的子板进行分段烤板；分段烤板的条件依次为60±3℃烘烤30min，70±3℃烘烤30min，80±3℃烘烤30min，90±3℃烘烤30min，110±3℃烘烤30min，130±3℃烘烤30min，155±5℃烘烤55min；
S3：待子板冷却至室温后，测量并记录子板的尺寸；
S4：将不同层子板的对应尺寸公差范围在±50μm的子板分为同一组；
S5：将同一组不同层的子板排版压合成HDI板。
2.根据权利要求1所述的改善混压材料HDI板层间对位精度的方法，其特征在于，所述的步骤S1中，所述的砂带磨板的方法为：使用600#砂带一次性将板面突出的树脂全部磨掉，再使用1000#砂带抛光一次。
3.根据权利要求2所述的改善混压材料HDI板层间对位精度的方法，其特征在于，所述的步骤S1中，砂带磨板时，不同层的子板磨板的次数、方向、上下面一致。
4.根据权利要求1所述的改善混压材料HDI板层间对位精度的方法，其特征在于，所述的步骤S2中，子板的尺寸通过X-ray机测量。
CN201410755453.5A 2014-12-10 2014-12-10 一种改善混压材料hdi板层间对位精度的方法 Expired - Fee Related CN104470267B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410755453.5A CN104470267B (zh) 2014-12-10 2014-12-10 一种改善混压材料hdi板层间对位精度的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410755453.5A CN104470267B (zh) 2014-12-10 2014-12-10 一种改善混压材料hdi板层间对位精度的方法

Publications (2)

Publication Number Publication Date
CN104470267A true CN104470267A (zh) 2015-03-25
CN104470267B CN104470267B (zh) 2017-12-01

Family

ID=52915406

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410755453.5A Expired - Fee Related CN104470267B (zh) 2014-12-10 2014-12-10 一种改善混压材料hdi板层间对位精度的方法

Country Status (1)

Country Link
CN (1) CN104470267B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105392304A (zh) * 2015-10-21 2016-03-09 胜宏科技（惠州）股份有限公司 一种线路板压合方法
CN105916306A (zh) * 2016-05-19 2016-08-31 湖北龙腾电子科技有限公司 一种pcb塞孔板分段烤板的方法
CN107087346A (zh) * 2017-06-16 2017-08-22 东莞职业技术学院 一种采用丝网印刷技术预防pcb板内压合空洞的方法
CN109121303A (zh) * 2018-09-28 2019-01-01 广州兴森快捷电路科技有限公司 预成板的分板方法、预成板的钻孔方法及线路板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11284341A (ja) * 1998-03-31 1999-10-15 Hitachi Chem Co Ltd 多層プリント配線板用基板の製造方法
JP2009004664A (ja) * 2007-06-25 2009-01-08 Panasonic Corp 部品内蔵基板の製造方法
CN101378629A (zh) * 2008-09-28 2009-03-04 深圳崇达多层线路板有限公司 一种阻焊磨点处理的方法
CN103987194A (zh) * 2014-05-04 2014-08-13 奥士康精密电路（惠州）有限公司 一种多层板压合涨缩控制方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11284341A (ja) * 1998-03-31 1999-10-15 Hitachi Chem Co Ltd 多層プリント配線板用基板の製造方法
JP2009004664A (ja) * 2007-06-25 2009-01-08 Panasonic Corp 部品内蔵基板の製造方法
CN101378629A (zh) * 2008-09-28 2009-03-04 深圳崇达多层线路板有限公司 一种阻焊磨点处理的方法
CN103987194A (zh) * 2014-05-04 2014-08-13 奥士康精密电路（惠州）有限公司 一种多层板压合涨缩控制方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105392304A (zh) * 2015-10-21 2016-03-09 胜宏科技（惠州）股份有限公司 一种线路板压合方法
CN105392304B (zh) * 2015-10-21 2017-12-05 胜宏科技（惠州）股份有限公司 一种线路板压合方法
CN105916306A (zh) * 2016-05-19 2016-08-31 湖北龙腾电子科技有限公司 一种pcb塞孔板分段烤板的方法
CN107087346A (zh) * 2017-06-16 2017-08-22 东莞职业技术学院 一种采用丝网印刷技术预防pcb板内压合空洞的方法
CN109121303A (zh) * 2018-09-28 2019-01-01 广州兴森快捷电路科技有限公司 预成板的分板方法、预成板的钻孔方法及线路板

Also Published As

Publication number Publication date
CN104470267B (zh) 2017-12-01

Similar Documents

Publication Publication Date Title
CN104470267A (zh) 一种改善混压材料hdi板层间对位精度的方法
CN103687347A (zh) 一种局部混压印制电路板的制作方法
CN110896594A (zh) 一种无Pin定位自动涨缩钻孔生产方法
CN101772267A (zh) 一种高层板压制过程改善铜箔起皱的方法
CN108395748A (zh) 用于柔性线路板加工的软板盖板及该软板盖板工艺流程
CN109219276B (zh) 一种提高多层印制电路板层压工艺的方法
CN206542641U (zh) 一种线路工序自动测量管控涨缩的设备
CN206506767U (zh) 一种防翘曲不对称印制线路板
CN107613662A (zh) 用于制造电路板构件的方法和电路板构件
CN106851992A (zh) 印制板树脂塞孔饱满度控制方法
CN106739473A (zh) 平压平烫金版的装版方法
CN107592757A (zh) 一种多层电路板的高精度层间对位制作方法
CN105657970B (zh) 刚挠结合板及其盲埋孔塞孔方法
KR102111529B1 (ko) 인쇄회로기판의 빌드업 방법
CN113573484B (zh) 一种ltcc基板小批量快速制作方法
CN104023485A (zh) 一种高精密阶梯式多层印制电路板工艺
CN110877302B (zh) 一种百洁布增强有机陶瓷磨具及其制备方法
CN108232398A (zh) 一种叠层元器件及其制作方法
US11192208B2 (en) Apparatus for producing an object by means of additive manufacturing and method of using the apparatus
JP4527835B2 (ja) ドリル加工用バックアップボード
CN112822841A (zh) 一种储存器类载板制作方法
CN109774112B (zh) 加工导光板的热压辊结构和制作方法及导光板的制作方法
CN104494228B (zh) 一种高无机填料含量玻璃布层压板及其制造工艺
Zumbro Measuring Characteristic Shrinkage Variability Due to Metal Loading Effects in Low Temperature Co-Fired Ceramic Using Image Processing
CN105108922B (zh) 陶瓷体生瓷坯倒角模具及倒角方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20171201

Termination date: 20201210

CF01 Termination of patent right due to non-payment of annual fee