CN104467755B - 一种利用射频接收通路对集成可调时钟进行校准的方法 - Google Patents
一种利用射频接收通路对集成可调时钟进行校准的方法 Download PDFInfo
- Publication number
- CN104467755B CN104467755B CN201410612264.2A CN201410612264A CN104467755B CN 104467755 B CN104467755 B CN 104467755B CN 201410612264 A CN201410612264 A CN 201410612264A CN 104467755 B CN104467755 B CN 104467755B
- Authority
- CN
- China
- Prior art keywords
- frequency
- signal
- clock
- error
- integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 48
- 230000003321 amplification Effects 0.000 claims abstract description 12
- 238000003199 nucleic acid amplification method Methods 0.000 claims abstract description 12
- 238000001914 filtration Methods 0.000 abstract 2
- 230000007547 defect Effects 0.000 abstract 1
- 238000004891 communication Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000010453 quartz Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明公开了一种利用射频接收通路对集成可调时钟进行校准的方法，该方法包含：对接收到的单频信号进行低噪声放大；将集成时钟产生的信号经过频率合成器，得到的信号与进行低噪声放大后的单频信号进行混频，得到中低频的误差信号；对混频产生的误差信号进行低通滤波；将低通滤波产生的中低频信号转换为数字信号，对数字信号进行分频并进行频率误差估计；利用频率误差估计的结果对集成可调时钟的频率进行调整直至频率误差达到指定的范围内。利用本发明，可以提高***的时钟频率精度，克服集成时钟信号生成器频率误差较大的缺点。
Description
技术领域
本发明涉及时钟信号生成技术领域，具体是一种利用射频接收通路对集成可调时钟进行校准的方法。
背景技术
由于具有强大的数据处理与逻辑控制能力，很强的抗干扰能力，并且可在不同工艺间便捷可靠地移植，数字电路已经成为任何一款SoC中必不可少的部分。而时钟信号是任何一个数字同步时序逻辑电路可以工作的前提条件。正是在时钟信号给定的节拍下，数字电路有条不紊地完成着预定的数据处理和逻辑控制的功能。
基于石英晶体的振荡器由于其卓越的性能，一直被公认为最佳的时钟信号生成器。然而，随着半导体工艺技术的不断进步，单片集成的功能越来越强大，***的功耗和体积也日益受到设计者的重视。由于其工作机理的特点，基于石英晶体的振荡器的体积和功耗很难进一步减小，这势必限制着***的功耗和体积的不断减小。在对体积和功耗的要求非常严格的***中，使用可集成的时钟信号生成器来代替石英晶体振荡器将会是一个重要的解决方案。
目前，利用模拟方法或数字方法设计的可集成的时钟信号生成器的频率误差较大，会在收发两侧产生很大的时钟偏差，无法用来进行中高速的通信。本发明提供的方法在无线收发机中现有的射频接收通路上，增加了很少的模拟电路和数字控制逻辑，通过对频率误差进行估计并调整接收侧的时钟频率，从而减小了收发两侧的时钟偏差，使之满足中高速通信的要求。
发明内容
(一)要解决的技术问题
鉴于此，本发明的主要目的在于提供一种利用射频接收通路对集成可调时钟进行校准的方法，以减小其频率偏差，使之可以进行中高速的通信。
(二)技术方案
为达到上述目的，本发明提供了一种利用射频接收通路对集成可调时钟进行校准的方法，该方法包含：
步骤1：对接收到的单频信号进行低噪声放大；
步骤2：将集成时钟产生的信号经过频率合成器，得到的信号与进行低噪声放大后的单频信号进行混频，得到中低频的误差信号；
步骤3：对混频产生的误差信号进行低通滤波；
步骤4：将低通滤波产生的中低频信号转换为数字信号，对数字信号进行分频并进行频率误差估计；
步骤5：利用频率误差估计的结果对集成可调时钟的频率进行调整直至频率误差达到指定的范围内。
上述方案中，步骤1中所述对接收到的单频信号进行低噪声放大之前，还包括：发送端在发送数据之前先发一段时间的单频信号，接收端利用接收到的该单频信号进行时钟频率的校准。
上述方案中，步骤2中所述的集成时钟为频率可调的时钟，即可对其频率进行调整。
上述方案中，步骤3中所述对混频产生的误差信号进行低通滤波，所使用的低通滤波器的带宽不小于频率误差的绝对值，以保证单频信号经过低通滤波之后未被滤除。
上述方案中，步骤4中所述对数字信号进行分频并进行频率误差估计，其中进行频率误差估计的方法为将低通滤波产生的频率误差信号作为时钟在一定时间内进行计数，并且比较计数值的大小，计数值越小表明频率误差越小。
上述方案中，步骤5中所述对集成可调时钟的频率进行调整，采用的方法为一种基于比较的二值搜索法。
上述方案中，所述基于比较的二值搜索法，是通过对两次计数的结果进行比较来确定频率调整的方向。
(三)有益效果
本发明提供的利用射频接收通路对集成可调时钟进行校准的方法，利用接收到的单频信号即可进行校准，具有以下优点：
(1)由于利用搜索迭代的方法，通过比较搜索窗口的结果确定频率调整的方向，因此本发明对噪声不敏感；
(2)由于采用搜索窗口逐次减半的方法，因此本发明具有快速收敛的特性；
(3)本发明可以充分利用接收机中现有的接收通路，仅需增加少量的控制逻辑，因此具有开销低的特点。
(4)利用本发明，可以提高集成可调时钟的精度，减小收发侧的时钟偏差，克服集成时钟信号生成器频率误差较大的缺点，使之满足中高速通信的需求。
附图说明
图1是本发明提供的利用射频接收通路对集成可调时钟进行校准的方法流程图；
图2是用以实现图1所示方法的***的结构示意图；
图3是一种频率误差估计方法的示意图；
图4是基于比较的二值搜索方法的示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。
如图1所示，图1是本发明提供的利用射频接收通路对集成可调时钟进行校准的方法流程图，该方法包含以下步骤：
步骤1：对接收到的单频信号进行低噪声放大；
步骤2：将集成时钟产生的信号经过频率合成器，得到的信号与进行低噪声放大后的单频信号进行混频，得到中低频的误差信号；
步骤3：对混频产生的误差信号进行低通滤波；
步骤4：将低通滤波产生的中低频信号转换为数字信号，对数字信号进行分频并进行频率误差估计；
步骤5：利用频率误差估计的结果对集成可调时钟的频率进行调整直至频率误差达到指定的范围内。
其中，步骤1中所述对接收到的单频信号进行低噪声放大之前，还包括：发送端在发送数据之前先发一段时间的单频信号，接收端利用接收到的该单频信号进行时钟频率的校准。另外，对接收到的单频信号进行低噪声放大，所使用的低噪声放大器与正常工作时使用的低噪声放大器完全相同，无任何特殊要求。
步骤2中所述的集成时钟为频率可调的时钟，即可对其频率进行调整。该时钟经过频率合成器之后产生的信号用来与接收的单频信号进行混频，混频的结果为误差信号，该误差信号为中低频的信号。
步骤3中所述对混频产生的误差信号进行低通滤波，所使用的低通滤波器的带宽不小于频率误差的绝对值，以保证单频信号经过低通滤波之后未被滤除。
步骤4中所述将低通滤波产生的中低频信号转换为数字信号，可以利用Schmitt触发器将低通滤波后的信号转换为数字信号，进行频率误差估计的方法为将低通滤波产生的频率误差信号作为时钟在一定时间内进行计数，并且比较计数值的大小，最终计数值的大小表明了频率偏差的大小，计数值越小表明频率误差越小。
步骤5中所述对集成可调时钟的频率进行调整，采用的方法为一种基于比较的二值搜索法。该方法不依赖于步骤4中计数值的绝对大小，而是通过对两次计数的结果进行比较来确定频率调整的方向，这样减小了噪声对频率误差估计的影响，保证了搜索算法的稳定性。此外，所述基于比较的二值搜索法，初始的频率误差的搜索窗口为可能的最大值，之后每次频率误差的搜索窗口都减半，这样既保证了频率搜索的范围，又使得搜索算法可以快速收敛。
以下结合图2至图4对本发明提供的利用射频接收通路对集成可调时钟进行校准的方法进行详细说明。为了叙述方便，记图2中接收到的单频信号的频率为fREF，该信号是由频率为f0的时钟信号经过频率合成得到的，且满足：
fREF＝f0·NSYN (1)
其中，NSYN为频率合成器的倍频因子。
记接收端由集成可调时钟产生的时钟信号的频率为fDCO，且满足：
fDCO＝f0·(1+ε) (2)
其中，ε为fDCO相对于f0的偏差系数。
记接收端混频器产生的信号的频率为fSYN，且满足：
fSYN＝fDCO·NSYN (3)
整体工作过程可以表达如下：
接收到的信号经过低噪声放大器(101)、混频器(201)与低通滤波器(301)之后，所产生的中低频信号的频率为fIF'，且满足：
fI'F＝f0·NSYN·ε (4)
低通滤波器(301)的带宽BWLPF应不小于fIF'。该信号经过施密特触发器(401)进行数字化，并进行NSYN倍的分频(402)后，频率变为fIF，且满足：
fIF＝f0·ε (5)
由式(4)可知，fIF的大小表征了频率偏差ε的大小。
对频率偏差ε的估计方法如图3所示：使用两个计数器进行计数，其中计数器A(404)的时钟为集成可调时钟，频率为fDCO，计数器B(403)的时钟为低通滤波、数字化和分频后的信号，频率为fIF。以计数器A计NCNT个数的时间TACC为计数总时间，比较计数器B的计数值大小NIF便可判断频率偏差ε变化的趋势。虽然fDCO的大小随着控制逻辑(501)对其的调整在实时变化，但只要满足ε<<1，该结论仍然成立。这是由于：
对集成可调时钟(601)进行频率调整采用的策略为基于比较的二值搜索算法，如图4所示，每次搜索窗口包含3个频率值分别为fL,n，fM,n和fH,n，频率偏差估计的结果分别为NL,n，NM,n和NH,n。具体搜索过程为：
(1)以***的初始频率fDCO作为fM,1，得到的频率偏差估计的结果为NM,1；
(2)分别以fDCO(1-εmax)与fDCO(1+εmax)作为fL,1与fH,1，fL,1与fH,1构成了第1次搜索的窗口S1，且得到的计数结果为NL,1和NH,1；
(3)比较NL,1和NH,1，选择较小的计数值对应的频率与fM,1构成第2次搜索窗口S2，S2覆盖的频率范围为S1的1/2。比如若NL,1<NH,1，则选择fL,1，且令fL,2＝fL,1，fH,2＝fM,1。
(4)令fM,2＝(fL,2+fH,2)/2，且得到的频率估计结果为NM,2。
(5)比较NL,2和NH,2，选择较小的计数值对应的频率与fM,2构成第3次搜索窗口S3，S3覆盖的频率范围为S2的1/2。
(6)以此方式进行迭代，直至NL,2和NH,2的差值小于某一阈值。此时，***频率的误差收敛至目标值f0(1+ε0)。
由于在进行频率调整的时候没有依赖绝对的计数值，只是利用相对的计数大小来调整搜索的方向和范围，因此该方法对噪声和干扰具有较好的抵抗能力。此外，通过二值搜索的方法加快了频率调整的收敛速度。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (7)
1.一种利用射频接收通路对集成可调时钟进行校准的方法，其特征在于，该方法包含：
步骤1：对接收到的单频信号进行低噪声放大；
步骤2：将集成时钟产生的信号经过频率合成器，得到的信号与进行低噪声放大后的单频信号进行混频，得到中低频的误差信号；
步骤3：对混频产生的误差信号进行低通滤波；
步骤4：将低通滤波产生的中低频信号转换为数字信号，对数字信号进行分频并进行频率误差估计；
步骤5：利用频率误差估计的结果对集成可调时钟的频率进行调整直至频率误差达到指定的范围内。
2.根据权利要求1所述的利用射频接收通路对集成可调时钟进行校准的方法，其特征在于，步骤1中所述对接收到的单频信号进行低噪声放大之前，还包括：
发送端在发送数据之前先发一段时间的单频信号，接收端利用接收到的该单频信号进行时钟频率的校准。
3.根据权利要求1所述的利用射频接收通路对集成可调时钟进行校准的方法，其特征在于，步骤2中所述的集成时钟为频率可调的时钟，即可对其频率进行调整。
4.根据权利要求1所述的利用射频接收通路对集成可调时钟进行校准的方法，其特征在于，步骤3中所述对混频产生的误差信号进行低通滤波，所使用的低通滤波器的带宽不小于频率误差的绝对值，以保证单频信号经过低通滤波之后未被滤除。
5.根据权利要求1所述的利用射频接收通路对集成可调时钟进行校准的方法，其特征在于，步骤4中所述对数字信号进行分频并进行频率误差估计，其中进行频率误差估计的方法为将低通滤波产生的频率误差信号作为时钟在一定时间内进行计数，并且比较计数值的大小，计数值越小表明频率误差越小。
6.根据权利要求1所述的利用射频接收通路对集成可调时钟进行校准的方法，其特征在于，步骤5中所述对集成可调时钟的频率进行调整，采用的方法为一种基于比较的二值搜索法。
7.根据权利要求6所述的利用射频接收通路对集成可调时钟进行校准的方法，其特征在于，所述基于比较的二值搜索法，是通过对两次计数的结果进行比较来确定频率调整的方向。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410612264.2A CN104467755B (zh) | 2014-11-04 | 2014-11-04 | 一种利用射频接收通路对集成可调时钟进行校准的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410612264.2A CN104467755B (zh) | 2014-11-04 | 2014-11-04 | 一种利用射频接收通路对集成可调时钟进行校准的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104467755A CN104467755A (zh) | 2015-03-25 |
| CN104467755B true CN104467755B (zh) | 2017-05-24 |
Family
ID=52913239
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410612264.2A Active CN104467755B (zh) | 2014-11-04 | 2014-11-04 | 一种利用射频接收通路对集成可调时钟进行校准的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104467755B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110781557B (zh) * | 2019-10-14 | 2023-04-07 | 中国航空工业集团公司沈阳飞机设计研究所 | 一种飞机***模型仿真测试流程优化方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1866799A (zh) * | 2006-06-15 | 2006-11-22 | 北京北方烽火科技有限公司 | Td－scdma信号发生装置及其校准方法 |
| CN201285555Y (zh) * | 2008-11-03 | 2009-08-05 | 上海复旦微电子股份有限公司 | 对时钟信号进行校准的射频身份识别标签 |
| CN101727601A (zh) * | 2008-11-03 | 2010-06-09 | 上海复旦微电子股份有限公司 | 对时钟信号进行校准的射频身份识别标签和校准方法 |
| CN102231636A (zh) * | 2011-06-21 | 2011-11-02 | 清华大学 | 一种接收机射频前端装置及其接收信号方法 |
| CN102682330A (zh) * | 2011-03-17 | 2012-09-19 | 北京同方微电子有限公司 | 一种用于射频识别标签的时钟产生电路及其校准方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10029421C2 (de) * | 2000-06-15 | 2002-07-11 | Infineon Technologies Ag | Kalibriervorrichtung und -verfahren für die Taktgenerierung auf einem integrierten Schaltkreis |
-
2014
- 2014-11-04 CN CN201410612264.2A patent/CN104467755B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1866799A (zh) * | 2006-06-15 | 2006-11-22 | 北京北方烽火科技有限公司 | Td－scdma信号发生装置及其校准方法 |
| CN201285555Y (zh) * | 2008-11-03 | 2009-08-05 | 上海复旦微电子股份有限公司 | 对时钟信号进行校准的射频身份识别标签 |
| CN101727601A (zh) * | 2008-11-03 | 2010-06-09 | 上海复旦微电子股份有限公司 | 对时钟信号进行校准的射频身份识别标签和校准方法 |
| CN102682330A (zh) * | 2011-03-17 | 2012-09-19 | 北京同方微电子有限公司 | 一种用于射频识别标签的时钟产生电路及其校准方法 |
| CN102231636A (zh) * | 2011-06-21 | 2011-11-02 | 清华大学 | 一种接收机射频前端装置及其接收信号方法 |
Non-Patent Citations (1)
| Title |
|---|
| 基于FPGA的多模式信号源的研究与实现;汪东雷;《全国优秀硕士学位论文》;20101130;全文 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104467755A (zh) | 2015-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2016095679A1 (zh) | 数字小数分频锁相环控制方法及锁相环 | |
| TWI528725B (zh) | 寬頻頻率合成器及其頻率合成方法 | |
| JP3857696B2 (ja) | 半導体集積回路およびその検査方法 | |
| CN104348471B (zh) | 时钟数据恢复方法和电路 | |
| US20140099893A1 (en) | Systems and methods for active interference cancellation to improve coexistence | |
| US8427219B1 (en) | Clock generator and a method of generating a clock signal | |
| CN107924158A (zh) | 校准高分辨率数字到时间转换器中的动态误差 | |
| US11212017B2 (en) | Phase-locked loop (PLL) calibration | |
| CN105847203B (zh) | 机载卫星通信多普勒频移高精度检测及补偿方法 | |
| WO2014109955A1 (en) | Systems and methods for minimizing spurs through duty cycle adjustment | |
| US20090002080A1 (en) | Frequency divider and phase locked loop using the same | |
| JP2016525301A (ja) | フィードバックループ内にデューティサイクル調整を有する分周器 | |
| US20120064844A1 (en) | Semiconductor integrated circuit and radio communication device | |
| CN104467755B (zh) | 一种利用射频接收通路对集成可调时钟进行校准的方法 | |
| CN114614800A (zh) | 用于在电流积分相位内插器中测量转换速率的技术 | |
| US20160065256A1 (en) | Sliding intermediate frequency (if) receiver with adjustable division ratio and sliding if reception method | |
| CN103812505B (zh) | 位同步锁定检测器 | |
| CN203352563U (zh) | 一种低相位噪声频率合成器 | |
| CN207150565U (zh) | 一种高速延迟锁相环 | |
| CN106505997A (zh) | 时脉与数据恢复电路及时脉与数据恢复方法 | |
| CN109004931A (zh) | 相位调整装置以及太赫兹信号的提取*** | |
| Chiueh et al. | A 6-Gb/s adaptive-loop-bandwidth clock and data recovery (CDR) circuit | |
| CN104518786B (zh) | 一种自动频率控制方法、自动频率控制装置及用户设备 | |
| Xie et al. | FPGA-based ultra-fast and wideband instantaneous frequency measurement receiver | |
| CN104184491B (zh) | 一种宽带数字解跳装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20201217 Address after: 510000 601, building a, 136 Kaiyuan Avenue, Huangpu District, Guangzhou City, Guangdong Province Patentee after: AoXin integrated circuit technology (Guangdong) Co.,Ltd. Address before: 100029 Beijing city Chaoyang District Beitucheng West Road No. 3 Patentee before: Institute of Microelectronics of the Chinese Academy of Sciences |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20220506 Address after: 510000 room 710, Jianshe building, No. 348, Kaifa Avenue, Huangpu District, Guangzhou, Guangdong Patentee after: Ruili flat core Microelectronics (Guangzhou) Co.,Ltd. Address before: 510000 601, building a, 136 Kaiyuan Avenue, Huangpu District, Guangzhou City, Guangdong Province Patentee before: AoXin integrated circuit technology (Guangdong) Co.,Ltd. |
|
| TR01 | Transfer of patent right |