CN104465785B - 薄膜晶体管 - Google Patents
薄膜晶体管 Download PDFInfo
- Publication number
- CN104465785B CN104465785B CN201410748282.3A CN201410748282A CN104465785B CN 104465785 B CN104465785 B CN 104465785B CN 201410748282 A CN201410748282 A CN 201410748282A CN 104465785 B CN104465785 B CN 104465785B
- Authority
- CN
- China
- Prior art keywords
- layer
- perforation
- tft
- film transistor
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 79
- 239000004065 semiconductor Substances 0.000 claims abstract description 108
- 239000000758 substrate Substances 0.000 claims abstract description 38
- 238000002161 passivation Methods 0.000 claims description 19
- 239000004020 conductor Substances 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 5
- 230000000903 blocking effect Effects 0.000 claims 1
- 239000000463 material Substances 0.000 description 23
- 239000002184 metal Substances 0.000 description 14
- 229910052751 metal Inorganic materials 0.000 description 12
- 239000010408 film Substances 0.000 description 11
- 238000010586 diagram Methods 0.000 description 8
- 229910001092 metal group alloy Inorganic materials 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 4
- 239000004411 aluminium Substances 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 229910052804 chromium Inorganic materials 0.000 description 4
- 239000011651 chromium Substances 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910003437 indium oxide Inorganic materials 0.000 description 2
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供一种薄膜晶体管。所述薄膜晶体管包括：基板；层叠设置在所述基板表面的第一栅极、第一栅极绝缘层、半导体层、蚀刻阻挡层及第二栅极，其中，所述半导体层的厚度为200nm～2000nm；所述蚀刻阻挡层设置有第一贯孔及第二贯孔，所述第一贯孔及所述第二贯孔分别对应所述半导体层设置；源极及漏极，所述源极及所述漏极分别穿过所述第一贯孔及所述第二贯孔连接所述半导体层。本发明薄膜晶体管具有较高的开态电流，以及开关速度。
Description
技术领域
本发明涉及薄膜晶体管的制造领域，尤其涉及一种具有较大开态电流的薄膜晶体管。
背景技术
薄膜晶体管(thin film transistor，TFT)作为一种开关元件被广泛地应用在液晶显示装置等电子装置中。双栅极薄膜晶体管作为薄膜晶体管的一种特定的结构，由于可以应用在高分辨率(high pixels per inch，high PPI)的显示设备上而得到广泛地关注。对于双栅极薄膜晶体管而言，高的开态电流可以增加所述双栅极晶体管的开关速度。为了增加所述双栅极薄膜晶体管的开态电流，通常的做法是增加双栅极薄膜晶体管中沟道的宽度或者是减小沟道的长度。然而，增大双栅极薄膜晶体管中沟道的宽度会降低液晶显示装置的开口率；减小双栅极薄膜晶体管的沟道的长度会引起短沟道效应。综上所述，现有技术中双栅极薄膜晶体管的开态电流较小，从而导致双栅极薄膜晶体管的开关速度较慢。
发明内容
本发明提供一种薄膜晶体管，从而提高薄膜晶体管的开态电流，提升所述薄膜晶体管的开关速度。
一方面，本发明提供了一种薄膜晶体管，所述薄膜晶体管包括：
基板；
层叠设置在所述基板表面的第一栅极、第一栅极绝缘层、半导体层、蚀刻阻挡层及第二栅极，其中，所述半导体层的厚度为200nm～2000nm；
所述蚀刻阻挡层设置有第一贯孔及第二贯孔，所述第一贯孔及所述第二贯孔分别对应所述半导体层设置；
源极及漏极，所述源极及所述漏极分别穿过所述第一贯孔及所述第二贯孔连接所述半导体层。
其中，所述薄膜晶体管还包括钝化层，所述钝化层层叠设置于所述第二栅极上，所述钝化层上设有第三贯孔及第四贯孔，所述第三贯孔连通所述第一贯孔，所述第四贯孔连通所述第二贯孔，所述源极穿过所述第三贯孔及所述第一贯孔连接所述半导体层，所述漏极穿过所述第四贯孔及所述第二贯孔连接所述半导体层。
其中，所述薄膜晶体管还包括第一欧姆接触层，所述第一欧姆接触层设置于所述源极与所述半导体层之间，所述源极通过所述第一欧姆接触层连接所述半导体层。
其中，所述薄膜晶体管还包括第二欧姆接触层，所述第二欧姆接触层设置于所述漏极与所述半导体层之间，所述漏极通过所述第二欧姆接触层连接所述半导体层。
其中，所述半导体层的横向尺寸大于所述第一栅极的横向尺寸且大于所述第二栅极的横向尺寸。
相较于现有技术，由于把所述半导体层的厚度设置为200nm～2000nm，此种厚度的半导体层可以在所述半导体层中形成两个电流沟道。所述薄膜晶体管的开态电流为两个电流沟道中的电流之和。因此，所述薄膜晶体管具有较高的开态电流，提升了所述薄膜晶体管的开关速度。
另一方面，本发明提供了一种薄膜晶体管，所述薄膜晶体管包括：
基板；
层叠设置于所述基板表面的第一栅极、第一栅极绝缘层、至少两层半导体层、蚀刻阻挡层及第二栅极；
所述蚀刻阻挡层设置有第一贯孔及第二贯孔，所述第一贯孔及所述第二贯孔分别对应所述半导体层设置；
源极及漏极，所述源极及所述漏极分别穿过所述第一贯孔及所述第二贯孔连接所述半导体层。
其中，所述薄膜晶体管还包括钝化层，所述敦化层层叠设置于所述第二栅极上，所述钝化层上设有第三贯孔及第四贯孔，所述第三贯孔连通所述第一贯孔，所述第四贯孔连通所述第二贯孔，所述源极穿过所述第三贯孔及所述第一贯孔连接所述半导体层，所述漏极穿过所述第四贯孔及所述第二贯孔连接所述半导体层。
其中，所述薄膜晶体管还包括第一欧姆接触层，所述第一欧姆接触层设置于所述源极与所述半导体层之间，所述源极通过所述第一欧姆接触层连接所述半导体层。
其中，所述薄膜晶体管还包括第二欧姆接触层，所述第二欧姆接触层设置于所述漏极与所述半导体层之间，所述漏极通过所述第二欧姆接触层连接所述半导体层。
其中，所述半导体层的横向尺寸大于所述第一栅极的横向尺寸且大于所述第二栅极的横向尺寸。
相较于现有技术，由于本发明薄膜晶体管中包括至少两个半导体层，因此，所述薄膜晶体管中能够形成至少两个电流沟道。所述薄膜晶体管中的开态电流为所有的电流沟道中的电流之和，因此，所述薄膜晶体管具有较高的开态电流，提升了所述薄膜晶体管的开关速度。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明一较佳实施方式的薄膜晶体管的剖面结构示意图。
图2为图1中的薄膜晶体管的半导体层中的电流流向示意图。
图3为本发明另一较佳实施方式的薄膜晶体管的剖面结构示意图。
图4为图3中的薄膜晶体管的半导体层中的电流流向示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参阅图1，图1为本发明一较佳实施方式的薄膜晶体管的剖面结构示意图。所述薄膜晶体管(thin film transistor，TFT)100包括基板110、层叠设置在所述基板110表面的第一栅极120、第一栅极绝缘层130、半导体层140、蚀刻阻挡层(etching stop layer)150及第二栅极160。其中，所述半导体层140的厚度为200nm～2000nm。所述蚀刻阻挡层150设有第一贯孔151及第二贯孔152，所述第一贯孔151及所述第二贯孔152分别对应所述半导体层140设置。所述薄膜晶体管100还包括源极181及漏极182，所述源极181及所述漏极182分别穿过所述第一贯孔151及所述第二贯孔152连接所述半导体层140。
在其他实施方式中，所述薄膜晶体管100还包括一缓冲层(图未示)。所述缓冲层用于缓冲在所述基板110上制作所述薄膜晶体管100的其他结构的过程中受到的应力，以避免所述基板110的损坏或者破裂。此时，所述第一栅极120、所述第一栅极绝缘层130、所述半导体层140、所述蚀刻阻挡层(etching stop layer)150及所述第二栅极160通过所述缓冲层层叠设置于所述基板110上。所述缓冲层的材质选自氧化硅层，氮化硅层，氮氧化硅层及其组合的其中之一。
所述基板110可以为玻璃基板，也可以为塑料基板或者是绝缘基板。
所述第一栅极120设置于所述基板110的表面的中部。所述第一栅极120的材质为金属或者金属合金，在一实施方式中，所述第一栅极120的材质选自铜、钨、铬、铝及其组合的其中之一。所述第一栅极120可由如下步骤形成。首先，在所述基板110的表面形成一整层金属层，为方便描述，在所述基板110的表面上形成的一整层金属层命名为第一金属层，将所述第一金属层图案化以形成本实施方式的设置在所述基板110中部的第一栅极120。
所述第一栅极绝缘层130覆盖在所述第一栅极120及所述基板110上，所述第一栅极绝缘层130的材质选择氧化硅、氮化硅层，氮氧化硅层及其组合的其中之一。
所述半导体层140设置于所述第一栅极绝缘层130远离所述第一栅极120的表面，所述半导体层140为所述薄膜晶体管100的源极181和漏极182之间导通或者断开的通道。所述蚀刻阻挡层150覆盖所述半导体层140上。
所述第二栅极160设置于所述蚀刻阻挡层150远离所述半导体层140的表面的中部。所述第二栅极160的材质为金属或者金属合金，所述第二栅极160的材质选自铜、钨、铬、铝及其组合的其中之一。在一实施方式中，所述第二栅极160的材质与所述第一栅极120的材质相同。在其他实施方式中，所述第二栅极160的材质与所述第一栅极120的材质不同。
所述薄膜晶体管100还包括钝化层(passive layer)170。所述钝化层170设置于所述第二栅极160上，所述钝化层170上设有第三贯孔171及第四贯孔172。所述第三贯孔171连通所述第一贯孔151，所述第四贯孔172连通所述第二贯孔152。所述源极181穿过所述第三贯孔171及所述第一贯孔151连接所述半导体层140，所述漏极182穿过所述第四贯孔172及所述第二贯孔152连接所述半导体层140。
所述源极181及所述漏极182分别对应所述半导体层140的两端设置。在一实施方式中，所述源极181及所述漏极182可以为透明导电材料形成的。具体地，在所述钝化层170远离所述第二栅极160的表面形成一层透明的导电材料，然后图案化定义出所述源极181及所述漏极182。所述源极181及所述漏极182的可以为金属或者金属合金，或者所述透明导电材料可以包含铟锡氧化物、铟锌氧化物、氧化铟或者氧化锌等之一或者任意组合。
所述薄膜晶体管100还包括第一欧姆接触层(图未示)。所述第一欧姆接触层设置于所述源极181及所述半导体层140之间，所述源极181通过所述第一欧姆接触层连接所述半导体层140。所述第一欧姆接触层用于减小所述源极181与所述半导体层140之间的接触电阻。
所述薄膜晶体管100还包括第二欧姆接触层(图未示)。所述第二欧姆接触层设置于所述漏极182与所述半导体层140之间，所述漏极182通过所述第二欧姆接触层连接所述半导体层140。所述第二欧姆接触层用于减小所述漏极182与所述半导体层140之间的接触电阻。
所述半导体层140的横向尺寸大于所述第一栅极120的横向尺寸，且大于所述第二栅极160的横向尺寸。在本实施方式中，所述横向是指与所述第一栅极120、所述第一栅极绝缘层130、所述半导体层140、所述蚀刻阻挡层150及所述第二栅极160的堆叠方向垂直的方向。
请一并参阅图2，图2为图1中的薄膜晶体管的半导体层中的电流流向示意图。在本实施方式中，由于把所述半导体层140的厚度设置为200nm～2000nm，此种厚度的半导体层140可以在所述半导体层140中形成两个电流沟道。两个电流沟道分别命名为第一电流沟道①及第二电流沟道②。所述第一电流沟道①邻近所述第一栅极绝缘层130，所述第二电流沟道②邻近所述蚀刻阻挡层150。所述第一电流沟道①及所述第二电流沟道②中的电流的方向均为由所述源极181流向所述漏极182。所述薄膜晶体管100的开态电流为所述第一电流沟道①中的电流与所述第二电流沟道②中的电流之和。因此，所述薄膜晶体管100具有较高的开态电流，提升了所述薄膜晶体管100的开关速度。
请参阅图3，图3为本发明另一较佳实施方式的薄膜晶体管的剖面结构示意图。所述薄膜晶体管200包括基板210、层叠设置于所述基板210表面的第一栅极220、第一栅极绝缘层230、至少两层半导体层240、蚀刻阻挡层250及第二栅极260。所述蚀刻阻挡层250设置有第一贯孔251及第二贯孔252，所述第一贯孔251及所述第二贯孔252分别对应所述半导体层240设置。所述薄膜晶体管200还包括源极281和漏极282，所述源极281及所述漏极282分别穿过所述第一贯孔251及所述第二贯孔252连接所述半导体层240。
在其他实施方式中，所述薄膜晶体管200还包括一缓冲层(图未示)。所述缓冲层用于缓冲在所述基板210上制作所述薄膜晶体管200的其他结构的过程中受到的应力，以避免所述基板210的损坏或者破裂。此时，所述第一栅极220、所述第一栅极绝缘层230、所述半导体层240、所述蚀刻阻挡层250及所述第二栅极260通过所述缓冲层层叠设置于所述基板210上。所述缓冲层的材质选自氧化硅层，氮化硅层，氮氧化硅层及其组合的其中之一。
所述基板210可以为玻璃基板，也可以为塑料基板或者是绝缘基板。
所述第一栅极220设置于所述基板210的表面的中部。所述第一栅极220的材质为金属或者金属合金，在一实施方式中，所述第一栅极220的材质选自铜、钨、铬、铝及其组合的其中之一。所述第一栅极220可由以下步骤形成。首先，在所述基板210的表面形成一整层的金属层，为方便描述，在所述基板210的表面上形成的一整层金属层命名为第一金属层，将所述第一金属层图案化以形成本实施方式的设置在所述基板210中部的第一栅极220。
所述第一栅极绝缘层230覆盖在所述第一栅极220及所述基板210上，所述第一栅极绝缘层230的材质选择氧化硅、氮化硅层，氮氧化硅层及其组合的其中之一。
所述半导体层240设置于所述第一栅极绝缘层230远离所述第一栅极220的表面，所述半导体层240为所述薄膜晶体管200的源极281和漏极282之间导通或者断开的通道。所述蚀刻阻挡层250覆盖在所述半导体层240上。各层半导体层240的材料可以相同，也可以不同。
在本实施方式中，以所述半导体层240为两层为例进行介绍。为了方便描述，两层所述半导体层240分别命名为第一半导体层241及第二半导体层242。所述第二半导体层242及所述第一半导体层241依次层叠设置于所述第一栅极绝缘层230上。换句话说，所述第一半导体层241设置于所述第一栅极绝缘层230远离所述第一栅极220的表面，所述第二半导体层242邻近所述蚀刻阻挡层250设置。
所述第二栅极260设置于所述蚀刻阻挡层250远离所述半导体层240的表面的中部。所述第二栅极260的材质为金属或者合金，所述第二栅极260的材质选自铜、钨、铬、铝及其组合的其中之一。在一实施方式中，所述第二栅极260的材质与所述第一栅极220的材质相同。在其他实施方式中，所述第二栅极260的材质与所述第一栅极220的材质不同。
所述薄膜晶体管200还包括钝化层270。所述钝化层270设置于所述第二栅极260上，所述钝化层270上设有第三贯孔271及第四贯孔272。所述第三贯孔271连通所述第一贯孔251，所述第四贯孔272连通所述第二贯孔252。所述源极282穿过所述第三贯孔271及所述第一贯孔251连接所述半导体层240，所述漏极282穿过所述第四贯孔272及所述第二贯孔252连接所述半导体层240。
所述源极281及所述漏极282分别对应所述半导体层240的两端设置。所述源极281及所述漏极282的材料可以为金属或者金属合金，或者在一实施方式中，所述源极281及所述漏极282可以为透明的导电材料形成的。具体地，以所述源极281及所述漏极282的材料为透明导电材料为例对所述源极281及所述漏极282的形成进行描述，在所述钝化层270远离所述第二栅极260的表面形成一层透明的导电材料，然后图案化定义出所述源极281及所述漏极282。所述透明导电材料可以包含铟锡氧化物、铟锌氧化物、氧化铟或者氧化锌等之一或者任意组合。
所述薄膜晶体管200还包括第一欧姆接触层(图未示)。所述第一欧姆接触层设置于所述源极281及所述半导体层240之间，所述源极281通过所述第一欧姆接触层连接所述半导体层240。所述第一欧姆接触层用于减小所述源极281与所述半导体层240之间的接触电阻。
所述薄膜晶体管200还包括第二欧姆接触层(图未示)。所述第二欧姆接触层设置于所述漏极282与所述半导体层240之间，所述漏极282通过所述第二欧姆接触层连接所述半导体层240。所述第二欧姆接触层用于减小所述漏极282与所述半导体层240之间的接触电阻。
所述半导体层240的横向尺寸大于所述第一栅极220的横向尺寸，且大于所述第二栅极260的横向尺寸。在本实施方式中，所述横向是指与所述第一栅极220、所述第一栅极绝缘层230、所述半导体层240、所述蚀刻阻挡层250及所述第二栅极260的堆叠方向垂直的方向。
请一并参阅图4，图4为图3中的薄膜晶体管的半导体层中的电流流向示意图。所述第一半导体层241及所述第二半导体层242中分别形成一个电流沟道。所述第一半导体层241中形成的电流沟道命名为第三电流沟道③，所述第二半导体层242中形成的电流沟道命名为第四电流沟道④。所述第三电流沟道③及所述第四电流沟道④中的电流的方向均为由所述源极281流向所述漏极282。所述薄膜晶体管200的开态电流为所述第三电流沟道③中的电流与所述第四电流沟道④中的电流之和。因此，所述薄膜晶体管200具有较高的开态电流，提升了所述薄膜晶体管200的开关速度。
可以理解地，在其他实施方式中，所述半导体层240的数目并不局限于为两个，也可以为多个。
以上所揭露的仅为本发明一种较佳实施例而已，当然不能以此来限定本发明之权利范围，本领域普通技术人员可以理解实现上述实施例的全部或部分流程，并依本发明权利要求所作的等同变化，仍属于发明所涵盖的范围。
Claims (10)
1.一种薄膜晶体管，其特征在于，所述薄膜晶体管包括：
基板；
层叠设置在所述基板表面的第一栅极、第一栅极绝缘层、半导体层、蚀刻阻挡层及第二栅极，其中，所述半导体层的厚度为200nm～2000nm；
所述蚀刻阻挡层设置有第一贯孔及第二贯孔，所述第一贯孔及所述第二贯孔分别对应所述半导体层设置；
源极及漏极，所述源极及所述漏极分别穿过所述第一贯孔及所述第二贯孔连接所述半导体层；
缓冲层，所述第一栅极、所述第一栅极绝缘层、所述半导体层、所述蚀刻阻挡层及所述第二栅极通过所述缓冲层层叠设置于所述基板上；
所述半导体层中形成第一电流沟道及第二电流沟道，所述第一电流沟道邻近所述第一栅极绝缘层，所述第二电流沟道邻近所述蚀刻阻挡层，所述第一电流沟道及所述第二电流沟道中的电流均为由所述源极流向所述漏极，所述薄膜晶体管的开态电流为所述第一电流沟道中的电流与所述第二电流沟道中的电流之和。
2.如权利要求1所述的薄膜晶体管，其特征在于，所述薄膜晶体管还包括钝化层，所述钝化层层叠设置于所述第二栅极上，所述钝化层上设有第三贯孔及第四贯孔，所述第三贯孔连通所述第一贯孔，所述第四贯孔连通所述第二贯孔，所述源极穿过所述第三贯孔及所述第一贯孔连接所述半导体层，所述漏极穿过所述第四贯孔及所述第二贯孔连接所述半导体层。
3.如权利要求2所述的薄膜晶体管，其特征在于，所述薄膜晶体管还包括第一欧姆接触层，所述第一欧姆接触层设置于所述源极与所述半导体层之间，所述源极通过所述第一欧姆接触层连接所述半导体层。
4.如权利要求3所述的薄膜晶体管，其特征在于，所述薄膜晶体管还包括第二欧姆接触层，所述第二欧姆接触层设置于所述漏极与所述半导体层之间，所述漏极通过所述第二欧姆接触层连接所述半导体层。
5.如权利要求1所述的薄膜晶体管，其特征在于，所述半导体层的横向尺寸大于所述第一栅极的横向尺寸且大于所述第二栅极的横向尺寸。
6.一种薄膜晶体管，其特征在于，所述薄膜晶体管包括：
基板；
层叠设置于所述基板表面的第一栅极、第一栅极绝缘层、至少两层半导体层、蚀刻阻挡层及第二栅极，其中，所述至少两层半导体层总的厚度为200nm～2000nm；
所述蚀刻阻挡层设置有第一贯孔及第二贯孔，所述第一贯孔及所述第二贯孔分别对应所述半导体层设置；
源极及漏极，所述源极及所述漏极分别穿过所述第一贯孔及所述第二贯孔连接所述半导体层；
缓冲层，所述第一栅极、所述第一栅极绝缘层、所述至少两层半导体层、所述蚀刻阻挡层及所述第二栅极通过所述缓冲层层叠设置于所述基板上；
所述半导体层中形成第一电流沟道及第二电流沟道，所述第一电流沟道邻近所述第一栅极绝缘层，所述第二电流沟道邻近所述蚀刻阻挡层，所述第一电流沟道及所述第二电流沟道中的电流均为由所述源极流向所述漏极，所述薄膜晶体管的开态电流为所述第一电流沟道中的电流与所述第二电流沟道中的电流之和。
7.如权利要求6所述的薄膜晶体管，其特征在于，所述薄膜晶体管还包括钝化层，所述钝 化层层叠设置于所述第二栅极上，所述钝化层上设有第三贯孔及第四贯孔，所述第三贯孔连通所述第一贯孔，所述第四贯孔连通所述第二贯孔，所述源极穿过所述第三贯孔及所述第一贯孔连接所述半导体层，所述漏极穿过所述第四贯孔及所述第二贯孔连接所述半导体层。
8.如权利要求7所述的薄膜晶体管，其特征在于，所述薄膜晶体管还包括第一欧姆接触层，所述第一欧姆接触层设置于所述源极与所述半导体层之间，所述源极通过所述第一欧姆接触层连接所述半导体层。
9.如权利要求8所述的薄膜晶体管，其特征在于，所述薄膜晶体管还包括第二欧姆接触层，所述第二欧姆接触层设置于所述漏极与所述半导体层之间，所述漏极通过所述第二欧姆接触层连接所述半导体层。
10.如权利要求6所述的薄膜晶体管，其特征在于，所述半导体层的横向尺寸大于所述第一栅极的横向尺寸且大于所述第二栅极的横向尺寸。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410748282.3A CN104465785B (zh) | 2014-12-09 | 2014-12-09 | 薄膜晶体管 |
| US14/416,767 US9960283B2 (en) | 2014-12-09 | 2014-12-22 | Thin-film transistor |
| PCT/CN2014/094555 WO2016090674A1 (zh) | 2014-12-09 | 2014-12-22 | 薄膜晶体管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410748282.3A CN104465785B (zh) | 2014-12-09 | 2014-12-09 | 薄膜晶体管 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104465785A CN104465785A (zh) | 2015-03-25 |
| CN104465785B true CN104465785B (zh) | 2019-02-12 |
Family
ID=52911531
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410748282.3A Active CN104465785B (zh) | 2014-12-09 | 2014-12-09 | 薄膜晶体管 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN104465785B (zh) |
| WO (1) | WO2016090674A1 (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105845694A (zh) * | 2016-03-28 | 2016-08-10 | 深圳市华星光电技术有限公司 | 薄膜晶体管、薄膜晶体管的制备方法及液晶显示面板 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101252134A (zh) * | 2007-02-22 | 2008-08-27 | 株式会社半导体能源研究所 | 半导体装置 |
| CN102969362A (zh) * | 2011-09-01 | 2013-03-13 | 中国科学院微电子研究所 | 高稳定性非晶态金属氧化物tft器件 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6639246B2 (en) * | 2001-07-27 | 2003-10-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| KR101345376B1 (ko) * | 2007-05-29 | 2013-12-24 | 삼성전자주식회사 | ＺｎＯ 계 박막 트랜지스터 및 그 제조방법 |
| US8586979B2 (en) * | 2008-02-01 | 2013-11-19 | Samsung Electronics Co., Ltd. | Oxide semiconductor transistor and method of manufacturing the same |
| KR101314787B1 (ko) * | 2009-10-01 | 2013-10-08 | 엘지디스플레이 주식회사 | 어레이 기판 |
| KR101680768B1 (ko) * | 2010-12-10 | 2016-11-29 | 삼성전자주식회사 | 트랜지스터 및 이를 포함하는 전자장치 |
-
2014
- 2014-12-09 CN CN201410748282.3A patent/CN104465785B/zh active Active
- 2014-12-22 WO PCT/CN2014/094555 patent/WO2016090674A1/zh active Application Filing
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101252134A (zh) * | 2007-02-22 | 2008-08-27 | 株式会社半导体能源研究所 | 半导体装置 |
| CN102969362A (zh) * | 2011-09-01 | 2013-03-13 | 中国科学院微电子研究所 | 高稳定性非晶态金属氧化物tft器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2016090674A1 (zh) | 2016-06-16 |
| CN104465785A (zh) | 2015-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105308752B (zh) | 薄膜晶体管、其制造方法和包括其的显示装置 | |
| US9882055B2 (en) | TFT substrate structure and manufacturing method thereof | |
| US9419127B2 (en) | Semiconductor device including switching devices in an epitaxial layer | |
| US8816419B2 (en) | Semiconductor device | |
| WO2017198077A1 (zh) | 静电释放组件、阵列基板及其制备方法、显示面板 | |
| CN104752420A (zh) | 显示设备的抗静电装置及其制造方法 | |
| US9825058B2 (en) | Oxide semiconductor transistor used as pixel element of display device and manufacturing method therefor | |
| CN104300003B (zh) | 薄膜晶体管及其制造方法以及电子设备 | |
| CN105489618B (zh) | 薄膜晶体管阵列基板及薄膜晶体管阵列基板的制备方法 | |
| US9607984B2 (en) | Common drain semiconductor device structure and method | |
| CN103531096B (zh) | 显示基板及其制作方法、显示面板和显示装置 | |
| CN104465785B (zh) | 薄膜晶体管 | |
| CN107112365A (zh) | 半导体装置 | |
| CN105304720A (zh) | 薄膜晶体管 | |
| CN109690661A (zh) | 有源矩阵基板和具备有源矩阵基板的显示装置 | |
| KR102436715B1 (ko) | 수소 차단용 도핑부를 갖는 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치 | |
| CN103187451B (zh) | 薄膜晶体管 | |
| CN104576756B (zh) | 薄膜晶体管及薄膜晶体管的制备方法 | |
| CN103247691B (zh) | 薄膜晶体管 | |
| CN104576754B (zh) | 薄膜晶体管及薄膜晶体管的制备方法 | |
| TWI613812B (zh) | 超接面半導體元件 | |
| CN103715268A (zh) | 氧化物薄膜晶体管及显示装置 | |
| KR102291463B1 (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| CN103840009B (zh) | 像素结构 | |
| US20150144941A1 (en) | Display substrate comprising pixel tft and driving tft and preparation method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |