CN104465620A - 一种新的芯片测试结构 - Google Patents

一种新的芯片测试结构 Download PDF

Info

Publication number
CN104465620A
CN104465620A CN201410164090.8A CN201410164090A CN104465620A CN 104465620 A CN104465620 A CN 104465620A CN 201410164090 A CN201410164090 A CN 201410164090A CN 104465620 A CN104465620 A CN 104465620A
Authority
CN
China
Prior art keywords
metal line
comb
active areas
polysilicon
comb metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410164090.8A
Other languages
English (en)
Other versions
CN104465620B (zh
Inventor
陈强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201410164090.8A priority Critical patent/CN104465620B/zh
Publication of CN104465620A publication Critical patent/CN104465620A/zh
Application granted granted Critical
Publication of CN104465620B publication Critical patent/CN104465620B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种晶圆可接受性测试的方法，述方法包括：在所述第一梳状金属线上施加高电压，同时在所述第二梳状金属线上施加中电压，并保持全部的所述多晶硅接地；若测得所述多晶硅的电流超出规格，则表明是所述接触孔和所述多晶硅之间存在泄漏；若测得所述多晶硅的电流未超出规格，则表明是金属线间失效或者是层间介电质孔洞失效；通过本发明的使用，可以在帮助生产线在第一时间发现层间介电质孔洞、接触孔和多晶硅之间的孔洞等工艺缺陷，及时做出调整；并且由于本发明可同时监控多个工艺问题，大大减小了测试结构面积，降低了包含测试在内的生产成本。

Description

一种新的芯片测试结构
技术领域
本发明涉及一种测试结构，尤其涉及一种新的芯片测试结构。
背景技术
在半导体芯片制造工艺中，存在各种各样的工艺问题，会造成各种芯片失效；为了及时发现这些失效，以便生产线能够第一时间做出改进，各种各样的晶圆接受度测试结构被设计和测试；比如测试邻近金属线间绝缘性的金属线梳状结构；半导体芯片的层间介质隔离制造工艺中，可能由于沉积条件不佳造成层间介质隔离氮化硅层出现拐角处的孔洞，也有可能由于填充能力不佳造成层间介质隔离氧化硅在中间出现孔洞，从而造成后续二极管工艺完成后相邻的二极管短路在一起；还有就是二极管和衬垫之间的漏电失效，或者是常见的金属线之间的漏电失效；但是目前并没有一个测试结构能同时测试这些项目。
中国专利(CN103413771A)公开一种晶圆可接受测试机台的派工方法，包括如下步骤：步骤1.设定派工规则；步骤2.对在在线监控测试区域的产品归类排序、检查计算，由派工***派工，得到初级产品；步骤3.由传送***将初级产品传送至最终出货测试区域，二次归类排序、二次检查计算，由派工***二次派工。本发明设定派工规则，分别定义各类别产品在Inline WAT区域和Final WAT区域的排序，并按照派工规则对WAT机台派工，通过检查计算，每次安排一批产品进行测试，及时高效地完成WAT区域的测试过程；实现了WAT机台无人操作的自动化派工生产，最大限度的发挥了WAT区域的WAT机台的产能。
中国专利(CN102339816A)公开了一种晶圆测试键结构及晶圆测试方法。根据本发明的晶圆测试键结构包括多个测试键，所述多个测试键排成一行，并且所述多个测试键在排列方向上具有不均匀的宽度。所述多个测试键被分为第一组和第二组，所述第一组的测试键与所述第二组的测试键间隔布置，并且所述第一组的测试键在排列方向上的宽度相同，并且所述第二组的测试键在排列方向上的宽度相同。通过采用所述结构，使得根据本发明的晶圆测试键结构可通用于晶圆可接受性测试以及晶圆射频测试。
发明内容
有鉴于此，本发明提出一种新的芯片测试结构，以解决上述层间介质隔离氮化硅层出现拐角处的孔洞，层间介质隔离氧化硅在中间出现孔洞，二极管短路在一起，二极管和衬垫之间的漏电失效，或者是常见的金属线之间的漏电失效的问题。
为达到上述目的，本发明的技术方案是这样实现的：
一种芯片测试结构，其中，包括梳状金属线、条状金属线、若干条互相之间平行排列的有源区、若干条互相之间平行排列的多晶硅和若干接触孔；
若干所述多晶硅位于若干所述有源区的上层，且若干所述有源区与若干所述多晶硅在水平面内的投影互相垂直；
所述梳状金属线位于所述多晶硅的上部，若干所述有源区通过若干所述接触孔连接于所述梳状金属线；
所述条状金属线位于若干所述多晶硅的上部，若干所述多晶硅通过若干所述接触孔连接于所述条状金属线。
上述新的芯片测试结构，其中，所述梳状金属线包括第一梳状金属线和第二梳状金属线。
上述新的芯片测试结构，其中，若干所述有源区包括若干第一有源区和若干第二有源区。
上述新的芯片测试结构，其中，所述若干第一有源区通过若干所述接触孔与所述第一梳状金属线连接。
上述新的芯片测试结构，其中，所述若干第二有源区通过若干所述接触孔与所述第二梳状金属线连接。
一种晶圆可接受性测试的方法，其中，采用如权利要求2-5中任意一项所述的测试结构，所述方法包括：
在所述第一梳状金属线上施加高电压，同时在所述第二梳状金属线上施加中电压，并保持全部的所述多晶硅接地；
若测得所述梳状金属线上电流超出规格，并且多晶硅的电流也超出规格，则表明是所述接触孔和所述多晶硅之间存在泄漏；
若测得所述梳状金属线上电流超出规格，但多晶硅的电流未超出规格，则表明是金属线间失效或者是层间介电质孔洞失效。
本发明由于采用了上述技术，产生的积极效果是：
通过本发明的使用，可以在帮助生产线在第一时间发现层间介电质孔洞、接触孔和多晶硅之间的孔洞等工艺缺陷，及时做出调整；并且由于本发明可同时监控多个工艺问题，大大减小了测试结构面积，降低了包含测试在内的生产成本。
附图说明
构成本发明的一部分的附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1为本发明的一种新的芯片测试结构的结构示意图；
图2为本发明的一种新的芯片测试结构中出现问题的结构示意图。
具体实施方式
下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。
实施例：
请结合图1所示，本发明的一种芯片测试结构，包括梳状金属线、条状金属线7、若干条互相之间平行排列的有源区、若干条互相之间平行排列的多晶硅6和若干接触孔1；
若干多晶硅6位于若干有源区的上层，且若干有源区与若干多晶硅6在水平面内的投影互相垂直；
梳状金属线位于多晶硅6的上部，若干有源区通过若干接触孔1连接于梳状金属线；
条状金属线7位于若干多晶硅6的上部，若干多晶硅6通过若干接触孔1连接于条状金属线7。
本发明在上述基础上还具有以下实施方式，请继续参见图1所示，
本发明的进一步实施例中，梳状金属线包括第一梳状金属线4和第二梳状金属线5。
本发明的进一步实施例中，若干有源区包括若干第一有源区2和若干第二有源区3。
本发明的进一步实施例中，若干第一有源区2通过若干接触孔1与第一梳状金属线4连接。
本发明的进一步实施例中，若干第二有源区3通过若干接触孔1与第二梳状金属线5连接。
本发明还包括一种晶圆可接受性测试的方法，采用上述中任意一项的测试结构，方法包括：
在第一梳状金属线4上施加高电压，同时在第二梳状金属线5上施加中电压，并保持全部的多晶硅6接地；
若测得所述梳状金属线上电流超出规格，并且多晶硅的电流也超出规格，则表明是所述接触孔1和所述多晶硅6之间存在泄漏；
若测得所述梳状金属线上电流超出规格，但多晶硅的电流未超出规格，则表明是金属线间失效或者是层间介电质孔洞失效(未示出)。
使用者可根据以下说明进一步的认识本发明的特性及功能，
在半导体芯片制造工艺中，为了及时发现这些失效，各种各样的晶圆接受度测试结构被设计和测试。半导体芯片的层间介质隔离制造工艺中，可能由于沉积条件不佳造成层间介质隔离氮化硅层出现拐角处的孔洞，也有可能由于填充能力不佳造成层间介质隔离氧化硅在中间出现孔洞，从而造成后续二极管工艺完成后相邻的二极管短路在一起，接触孔和多晶硅之间的漏电失效，和金属线之间的漏电失效。
本发明为了解决上述的问题，在实际晶圆接受度测试中放入本发明的测试结构后，可同时监控层间介质隔离孔洞、二极管和衬垫之间的失效和金属线。通过测试第一梳状金属线和第二梳状金属线之间的电流，监控层间介质隔离孔洞和金属线；通过测试条状金属线和第一梳状金属线和第二梳状金属线之间的电流，可以监控接触孔1和多晶硅6之间的失效关系，具体方案如下，
在测试芯片时，在第一梳状金属线4上施加高压电，在第二梳状金属线5上施加中压电，条状金属线7接地；测量时如果多晶硅6的电流超出规格，则表明是接触孔1和多晶硅6之间存在泄漏，若测得多晶硅6的电流未超出规格，则表明是金属线间失效或者是层间介电质孔洞失效。
图2中A为金属线间失效，如图2所示，金属线间的失效可以是第一梳状金属线4的两条金属线之间的失效，可以是第二梳状金属线5的两条金属线之间的失效，也可以是第一梳状金属线4和第二梳状金属线5的金属线之间的失效，还可以是第一梳状金属线4和条状金属线7之间的失效，或第二梳状金属线5和条状金属线7之间的失效，B和C为接触孔1和接触孔1之间的失效，D为接触孔1和多晶硅6之间的失效。
在一些可选实施例中，在第一梳状金属线4上施加的高电压(或称第一电压值)比第二梳状金属线5上施加的中电压(或称为第二电压值)在压降上略高。
综上所述，通过本发明的使用，可以在帮助生产线在第一时间发现层间介电质孔洞、接触孔和多晶硅之间的孔洞等工艺缺陷，及时做出调整；并且由于本发明可同时监控多个工艺问题，大大减小了测试结构面积，降低了包含测试在内的生产成本。
以上所述仅为本发明较佳的实施例，并非因此限制本发明的实施方式及保护范围，对于本领域技术人员而言，应当能够意识到凡运用本发明说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案，均应当包含在本发明的保护范围内。

Claims (6)

1.一种芯片测试结构，其特征在于，包括梳状金属线、条状金属线、若干条互相之间平行排列的有源区、若干条互相之间平行排列的多晶硅和若干接触孔；
若干所述多晶硅位于若干所述有源区的上层，且若干所述有源区与若干所述多晶硅在水平面内的投影互相垂直；
所述梳状金属线位于所述多晶硅的上部，若干所述有源区通过若干所述接触孔连接于所述梳状金属线；
所述条状金属线位于若干所述多晶硅的上部，若干所述多晶硅通过若干所述接触孔连接于所述条状金属线。
2.如权利要求1所述的芯片测试结构，其特征在于，所述梳状金属线包括第一梳状金属线和第二梳状金属线。
3.如权利要求2所述的芯片测试结构，其特征在于，若干所述有源区包括若干第一有源区和若干第二有源区。
4.如权利要求3所述的芯片测试结构，其特征在于，所述若干第一有源区通过若干所述接触孔与所述第一梳状金属线连接。
5.如权利要求4所述的芯片测试结构，其特征在于，所述若干第二有源区通过若干所述接触孔与所述第二梳状金属线连接。
6.一种晶圆可接受性测试的方法，其特征在于，采用如权利要求5中所述的测试结构，所述方法包括：在所述第一梳状金属线上施加高电压，同时在所述第二梳状金属线上施加中电压，并保持全部的所述多晶硅接地；
若测得所述梳状金属线上电流超出规格，并且多晶硅的电流也超出规格，则表明是所述接触孔和所述多晶硅之间存在泄漏；
若测得所述梳状金属线上电流超出规格，但多晶硅的电流未超出规格，则表明是金属线间失效或者是层间介电质孔洞失效。
CN201410164090.8A 2014-04-22 2014-04-22 一种新的芯片测试结构 Active CN104465620B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410164090.8A CN104465620B (zh) 2014-04-22 2014-04-22 一种新的芯片测试结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410164090.8A CN104465620B (zh) 2014-04-22 2014-04-22 一种新的芯片测试结构

Publications (2)

Publication Number Publication Date
CN104465620A true CN104465620A (zh) 2015-03-25
CN104465620B CN104465620B (zh) 2017-05-17

Family

ID=52911424

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410164090.8A Active CN104465620B (zh) 2014-04-22 2014-04-22 一种新的芯片测试结构

Country Status (1)

Country Link
CN (1) CN104465620B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107346751A (zh) * 2016-05-05 2017-11-14 中芯国际集成电路制造(上海)有限公司 测试结构及其形成方法以及测试方法
CN108807342A (zh) * 2018-06-01 2018-11-13 上海华力集成电路制造有限公司 闪存浮栅极板间电容的晶圆允收测试图形
CN112951806A (zh) * 2021-02-23 2021-06-11 长江存储科技有限责任公司 半导体结构和半导体结构的台阶高度的确定方法
CN113410155A (zh) * 2021-08-20 2021-09-17 广州粤芯半导体技术有限公司 电性测试结构
CN113629038A (zh) * 2020-05-06 2021-11-09 南亚科技股份有限公司 测试阵列结构、晶圆结构与晶圆测试方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6531777B1 (en) * 2000-06-22 2003-03-11 Advanced Micro Devices, Inc. Barrier metal integrity testing using a dual level line to line leakage testing pattern and partial CMP
CN101494216A (zh) * 2008-01-25 2009-07-29 中芯国际集成电路制造(上海)有限公司 用于对集成电路内层电介质进行可靠性分析的测试用结构
CN102194795A (zh) * 2010-03-12 2011-09-21 中芯国际集成电路制造(上海)有限公司 金属层下介电层测试结构
CN203026497U (zh) * 2012-12-31 2013-06-26 中芯国际集成电路制造(北京)有限公司 漏电测试结构

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6531777B1 (en) * 2000-06-22 2003-03-11 Advanced Micro Devices, Inc. Barrier metal integrity testing using a dual level line to line leakage testing pattern and partial CMP
CN101494216A (zh) * 2008-01-25 2009-07-29 中芯国际集成电路制造(上海)有限公司 用于对集成电路内层电介质进行可靠性分析的测试用结构
CN102194795A (zh) * 2010-03-12 2011-09-21 中芯国际集成电路制造(上海)有限公司 金属层下介电层测试结构
CN203026497U (zh) * 2012-12-31 2013-06-26 中芯国际集成电路制造(北京)有限公司 漏电测试结构

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107346751A (zh) * 2016-05-05 2017-11-14 中芯国际集成电路制造(上海)有限公司 测试结构及其形成方法以及测试方法
CN107346751B (zh) * 2016-05-05 2020-03-10 中芯国际集成电路制造(上海)有限公司 测试结构及其形成方法以及测试方法
CN108807342A (zh) * 2018-06-01 2018-11-13 上海华力集成电路制造有限公司 闪存浮栅极板间电容的晶圆允收测试图形
CN108807342B (zh) * 2018-06-01 2019-11-15 上海华力集成电路制造有限公司 闪存浮栅极板间电容的晶圆允收测试图形
CN113629038A (zh) * 2020-05-06 2021-11-09 南亚科技股份有限公司 测试阵列结构、晶圆结构与晶圆测试方法
CN113629038B (zh) * 2020-05-06 2023-12-29 南亚科技股份有限公司 测试阵列结构、晶圆结构与晶圆测试方法
CN112951806A (zh) * 2021-02-23 2021-06-11 长江存储科技有限责任公司 半导体结构和半导体结构的台阶高度的确定方法
CN112951806B (zh) * 2021-02-23 2023-12-01 长江存储科技有限责任公司 半导体结构和半导体结构的台阶高度的确定方法
CN113410155A (zh) * 2021-08-20 2021-09-17 广州粤芯半导体技术有限公司 电性测试结构

Also Published As

Publication number Publication date
CN104465620B (zh) 2017-05-17

Similar Documents

Publication Publication Date Title
CN104465620A (zh) 一种新的芯片测试结构
CN103163442B (zh) 一种晶圆测试方法
CN101577265B (zh) 击穿电压的测试结构、应用该测试结构的分析方法和晶圆
CN104201171A (zh) 一种检测缺陷残留的测试结构
US8367429B2 (en) Adaptive endpoint method for pad life effect on chemical mechanical polishing
CN204144249U (zh) Goi_tddb测试电路结构
US10816589B2 (en) Structure and method for testing semiconductor device
KR100909530B1 (ko) 테그패턴 및 그 패턴을 이용한 반도체소자 검사방법
CN103346142B (zh) 测试键结构及监测刻蚀工艺中接触孔刻蚀量的方法
CN206312895U (zh) 一种晶圆可接受测试结构
CN104237583B (zh) 基于电压波动对继电器影响的防止继电器误动方法及电路
US7098049B2 (en) Shallow trench isolation void detecting method and structure for the same
CN102110586A (zh) 监测半导体衬底中硅损伤的方法
CN203026497U (zh) 漏电测试结构
CN103887280A (zh) 对层间电介质进行可靠性分析的测试结构及测试方法
CN103871924A (zh) 监控栅极漏电的测试结构和测试方法
CN114937655A (zh) 测试结构
CN108695182B (zh) 缺陷检测机台检测精度的校验方法及产品晶圆
CN108037131B (zh) 一种对插塞缺陷进行检测的方法
CN203800036U (zh) 一种源漏极漏电流测试结构
US7220605B1 (en) Selecting dice to test using a yield map
TWI662678B (zh) 測試鍵結構
CN101667550B (zh) 栅结构上金属层的监控方法
CN204885100U (zh) 金属互连线的桥连测试结构
US20070087593A1 (en) Structure for monitoring semiconductor polysilicon gate profile

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant