CN103346142B - 测试键结构及监测刻蚀工艺中接触孔刻蚀量的方法 - Google Patents

Abstract

本发明公开了一种测试键结构及监测刻蚀工艺中接触孔刻蚀量的方法，本发明在测试键结构中增加一第二测试键结构，且在该第二测试键结构上设置至少三个接触孔，通过比较分析第一测试键的电阻值和第二测试键的电阻值的差值，能够在线有效的监测接触孔刻蚀量，从而克服了现有技术中由于未能精确监控接触孔的刻蚀量，而导致的半导体器件良率降低的问题，也克服了当发现电学性能差，只能采用切片的方式以至破坏晶圆来分析观察的问题，进而降低了制造成本，且提高了生产效率。

Description

测试键结构及监测刻蚀工艺中接触孔刻蚀量的方法

技术领域

本发明涉及一种监测刻蚀量的方法，尤其涉及一种测试键结构及监测刻蚀工艺中接触孔刻蚀量的方法。

背景技术

目前，在半导体器件的制作过程中，接触孔（Contact hole，简称CT）作为器件有源区与外界电路之间连接的通道，在器件结构组成中具有重要的作用。通常在刻蚀接触孔的工艺中，会存在过刻蚀的不良情况发生，如此，在进行完后续在接触孔中填充金属之后，接触孔的电阻（Resistance，简称Rc）变小，从而会影响半导体器件的良率。

现有技术中，为了确保半导体器件的质量，就需要对接触孔进行电性测试，通常在接触孔中填充完第一金属层后，利用测试设备在晶圆上预先设置的测试键区域进行Rc的测量，然而，现有技术中的测试键中通常只设置有两个CT，并不能很好的监控接触孔的刻蚀量，当稍微过刻蚀一点时，Rc的值并不会有很大的变化，进而被认为在正常数值范围内，当这张晶圆在进行完后续的工艺，进行晶圆允收测试（Wafer Acceptance Test，简称WAT）后，发现电学性能较差时，生产线上已经进行了很多晶圆，且进行分析时，只能通过切片的方式进行观察，破坏了晶圆的同时，还只能得到一个点的数据，并且对后续的晶圆的良率产生了很大的影响，从而降低了半导体器件的良率，降低了生产效率，增加了制造成本。

中国专利（公开号：CN102339816A）公开了一种晶圆测试键结构及晶圆测试方法，该晶圆测试键结构包括多个测试键，所述多个测试键排成一行，并且所述多个测试键在排列方向上具有不均匀的宽度。所述多个测试键被分为第一组和第二组，所述第一组的测试键与所述第二组的测试键间隔布置，并且所述第一组的测试键在排列方向上的宽度相同，并且所述第二组的测试键在排列方向上的宽度相同。

该发明的测试键结构能够进行晶圆可接受性测试以及晶圆射频测试，且当把可接受性测试结果和射频测试结果直接做关联的时候，不会产生误差，保障了模型的精确度和分析结果。但是该发明的测试键结构为晶圆可接受性测试的测试键，且未能克服现有技术中由于未能精确监控接触孔的刻蚀量，而导致的半导体器件良率降低的问题，也未能克服当发现电学性能差，只能采用切片的方式以至破坏晶圆来分析观察的问题，从而进一步的增加了制造成本，且降低了生产效率。

中国专利（公开号：CN101226934A）公开了一种制备DRAM结构中测试键结构的方法及相应结构，该方法包括提供半导体衬底，在半导体衬底上形成多个集成电路芯片结构，并且同时在形成多个集成电路芯片结构器件使用一个或多个相似工艺，在形成于第一组集成电路芯片结构和第二组集成电路芯片结构之间的位置线上形成多个MOS器件。该方法包括形成第一接触结构和第二接触结构。第一接触结构耦合到多个MOS器件中的第一MOS器件，而第二接触结构耦合到多个MOS器件中的第NMOS器件，其中N是大于1的整数。

该发明通过形成测试结构以及使用与阵列相同的工艺，有效并获得了改善后的结果，即测试结构提供了与阵列结构相似或者相同的电阻值，从而提供了更好的测试测量。但是该发明仍然未能克服现有技术中由于未能精确监控接触孔的刻蚀量，而导致的半导体器件良率降低的问题，也未能克服当发现电学性能差，只能采用切片的方式以至破坏晶圆来分析观察的问题，从而进一步的增加了制造成本，且降低了生产效率。

发明内容

针对上述存在的问题，本发明提供一种测试键结构及监测刻蚀工艺中接触孔刻蚀量的方法，以克服现有技术中由于未能精确监控接触孔的刻蚀量，而导致的半导体器件良率降低的问题，也克服了当发现电学性能差，只能采用切片的方式以至破坏晶圆来分析观察的问题，从而降低了制造成本，且提高了生产效率。

为了实现上述目的，本发明采取的技术方案为：

一种测试键结构，应用于监测接触孔刻蚀量的量测工艺中，其中，所述测试键结构包括第一测试键结构和第二测试键结构；

所述第一测试键结构和所述第二测试键结构中均设置有至少一个接触孔区域；

其中，位于所述第二测试键结构中所有接触孔区域的面积之和大于位于所述第一测试键结构中所有接触孔区域的面积之和。

上述的测试键结构，其中，所述至少一个接触孔区域中的每个所述接触孔区域的面积及其形状均相同。

上述的测试键结构，其中，设置在所述第一测试键结构中的接触孔区域为第一接触孔区域，设置在所述第二测试键结构中的接触孔区域为第二接触孔区域。

上述的测试键结构，其中，所述第一测试键结构中设置有两个所述第一接触孔区域。

上述的测试键结构，其中，所述第二测试键结构中设置有至少三个所述第二接触孔区域。

上述的测试键结构，其中，所述第二接触孔区域均匀分布于所述第二测试键结构中。

一种利用上述的测试键结构监测刻蚀工艺中刻蚀量的方法，其特征在于，包括：

对所述测试键结构进行刻蚀工艺，于每个所述接触孔区域中均形成一接触孔；

继续进行金属填充工艺，以充满每个所述接触孔，形成第一测试键和第二测试键；

分别对所述第一测试键和所述第二测试键进行电阻量测工艺，获取第一电阻值和第二电阻值；

根据所述第一电阻值和所述第二电阻值，判断所述刻蚀工艺的刻蚀量是否满足工艺需求。

上述的监测刻蚀工艺中刻蚀量的方法，其中，所述刻蚀工艺为干法刻蚀工艺。

上述的监测刻蚀工艺中刻蚀量的方法，其中，计算所述第一电阻值和第二电阻值的差值，以判断所述刻蚀工艺中的接触孔刻蚀量是否符合工艺需求。

上述的监测刻蚀工艺中刻蚀量的方法，其中，当所述差值小于等于第一电阻值的5%时，所述接触孔刻蚀量符合工艺需求；

当所述差值大于第一电阻值的5%时，所述接触孔刻蚀量大于工艺需求的刻蚀量。

上述发明具有如下优点或者有益效果：

本发明在测试键结构中增加一第二测试键结构，且在该第二测试键结构上设置至少三个接触孔，通过比较分析第一测试键的电阻值和第二测试键的电阻值的差值，能够在线有效的监测接触孔刻蚀量，从而克服了现有技术中由于未能精确监控接触孔的刻蚀量，而导致的半导体器件良率降低的问题，也克服了当发现电学性能差，只能采用切片的方式以至破坏晶圆来分析观察的问题，进而降低了制造成本，且提高了生产效率。

附图说明

通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明及其特征、外形和优点将会变得更加明显。在全部附图中相同的标记指示相同的部分。并未可以按照比例绘制附图，重点在于示出本发明的主旨。

图1是本发明实施例1提供的在晶圆测试区域中设置有测试键结构的结构示意图；

图2是本发明实施例1提供的图1中的测试键结构的结构示意图；

图3是本发明实施例1提供的利用图2中测试键结构监测刻蚀工艺中接触孔刻蚀量的流程示意图；

图4是本发明实施例2提供的在晶圆测试区域中设置有测试键结构的结构示意图；

图5是本发明实施例2提供的图4中的测试键结构的结构示意图；

图6是本发明实施例2提供的利用图5中测试键结构监测刻蚀工艺中接触孔刻蚀量的流程示意图。

具体实施方式

下面结合附图和具体的实施例对本发明做进一步的说明，但是不作为本发明的限定。

实施例1：

图1是本发明实施例1提供的在晶圆测试区域中设置有测试键结构的结构示意图；如图所示，晶圆100上形成有集成电路模块101，业界中在集成电路模块101之间设置为晶圆测试区域，在晶圆测试区域中设置测试键结构，测试键结构包括第一测试键结构102和第二测试键结构103，用以形成监测接触孔刻蚀量的测试键，包括第一测试键和第二测试键。

图2是本发明实施例1提供的图1中的测试键结构的结构示意图；如图所示，在第一测试键结构102上设置有第一接触孔区域104，在第二测试键结构103上设置有第二接触孔区域105，第一测试键结构102上具体设置有两个第一接触孔区域104，第二测试键结构103上具体设置有三个第二接触孔区域105。

其中，第一接触孔区域104和第二接触孔区域105形状、面积均相同，并且，三个第二接触孔区域105均匀设置于第二测试键结构103上。

图3是本发明实施例1提供的利用图2中测试键结构监测刻蚀工艺中接触孔刻蚀量的流程示意图；如图所示，首先，对测试键结构进行刻蚀工艺，该刻蚀工艺优选为干法刻蚀工艺，具体为刻蚀第一测试键结构102上设置的两个第一接触孔区域104，形成两个第一接触孔，并且刻蚀第二测试键结构103上设置的三个第二接触孔区域105，形成三个第二接触孔，每个第一接触孔与每个第二接触孔的形貌、尺寸均相同。

而后进行金属填充工艺，以完全填充刻蚀工艺完成后的两个第一接触孔以形成第一测试键，并完全填充刻蚀工艺完成后的三个第二接触孔以形成第二测试键。

然后利用晶圆允收测试的方法对第一测试键和第二测试键进行电阻量测工艺，得到第一测试键的第一电阻值和第二测试键的第二电阻值。

最后根据第一电阻值和第二电阻值，计算出第一电阻值和第二电阻值的差值，并比较分析该差值，从而监测刻蚀工艺中的接触孔刻蚀量。

当发生过刻蚀问题时，由于接触孔中的硅化物会被过量刻蚀，剩余的硅化物越少，在进行完后续的填充工艺后，所测量得到的电阻就会越大；具有两个第一接触孔的第一测试键与具有三个第二接触孔的第二测试键相比，第二测试键中的三个第二接触孔的硅化物的总的刻蚀量会多于第一测试键中的两个第一接触孔的总的刻蚀量，使得第二测试键中的三个第二接触孔中剩余的总的硅化物量会少于第一测试键中的两个第一接触孔中剩余的总的硅化物量，从而使得第二测试键的电阻值会高于第一测试键的电阻值。

当第一电阻值与第二电阻值的差值小于等于第一电阻值的5%时，如1%、2%、3%、4%、5%等，从而可以确定刻蚀接触孔的刻蚀量是符合工艺需求的；当第一电阻值与第二电阻值相差大于第一电阻值的5%时，如5.1%、5.2%、5.3%、5.5%、6%等，可以确定刻蚀接触孔的刻蚀量大于工艺所需求的刻蚀量，属于过刻蚀的问题，从而能够及时的对进行刻蚀工艺的机台做相应的调整，以符合工艺生产的需求。

另外，当第一电阻值和第二电阻值为无穷大时，可以确定刻蚀接触孔的刻蚀量小于工艺所需求的刻蚀量，属于浅刻蚀的问题。

本发明实施例1在测试键结构中增加一第二测试键结构，且在该第二测试键结构上设置三个接触孔，通过比较分析第一测试键的电阻值和第二测试键的电阻值的差值，能够在线有效的监测接触孔刻蚀量，从而克服了现有技术中由于未能精确监控接触孔的刻蚀量，而导致的半导体器件良率降低的问题，也克服了当发现电学性能差，只能采用切片的方式以至破坏晶圆来分析观察的问题，进而降低了制造成本，且提高了生产效率。

实施例2：

图4是本发明实施例2提供的在晶圆测试区域中设置有测试键结构的结构示意图；如图所示，晶圆200上形成有集成电路模块201，业界中在集成电路模块201之间设置为晶圆测试区域，在晶圆测试区域中设置测试键结构，测试键结构包括第一测试键结构202和第二测试键结构203，用以形成监测接触孔刻蚀量的测试键，包括第一测试键和第二测试键。

图5是本发明实施例2提供的图4中的测试键结构的结构示意图；如图所示，在第一测试键结构202上设置有第一接触孔区域204，在第二测试键结构203上设置有第二接触孔区域205，第一测试键结构202上具体设置有两个第一接触孔区域204，第二测试键结构203上具体设置有八个第二接触孔区域205。

其中，第一接触孔区域204和第二接触孔区域205形状、面积均相同，并且，八个第二接触孔区域205均匀设置于第二测试键结构203上。

图6是本发明实施例2提供的利用图5中测试键结构监测刻蚀工艺中接触孔刻蚀量的流程示意图；如图所示，首先，对测试键结构进行刻蚀工艺，该刻蚀工艺优选为干法刻蚀工艺，具体为刻蚀第一测试键结构202上设置的两个第一接触孔区域204，形成两个第一接触孔，并且刻蚀第二测试键结构203上设置的八个第二接触孔区域205，形成八个第二接触孔，每个第一接触孔与每个第二接触孔的形貌、尺寸均相同。

而后进行金属填充工艺，以完全填充刻蚀工艺完成后的两个第一接触孔以形成第一测试键，并完全填充刻蚀工艺完成后的八个第二接触孔以形成第二测试键。

然后利用晶圆允收测试的方法对第一测试键和第二测试键进行电阻量测工艺，得到第一测试键的第一电阻值和第二测试键的第二电阻值。

最后根据第一电阻值和第二电阻值，计算出第一电阻值和第二电阻值的差值，并比较分析该差值，从而监测刻蚀工艺中的接触孔刻蚀量。

当发生过刻蚀问题时，由于接触孔中的硅化物会被过量刻蚀，剩余的硅化物越少，在进行完后续的填充工艺后，所测量得到的电阻就会越大；具有两个第一接触孔的第一测试键与具有八个第二接触孔的第二测试键相比，第二测试键中的八个第二接触孔的硅化物的总的刻蚀量会多于第一测试键中的两个第一接触孔的总的刻蚀量，使得第二测试键中的八个第二接触孔中剩余的总的硅化物量会少于第一测试键中的两个第一接触孔中剩余的总的硅化物量，从而使得第二测试键的电阻值会高于第一测试键的电阻值。

当第一电阻值与第二电阻值的差值小于等于第一电阻值的5%时，如1.5%、2.5%、3.5%、4.5%、5%等，从而可以确定刻蚀接触孔的刻蚀量是符合工艺需求的；当第一电阻值与第二电阻值相差大于第一电阻值的5%时，如5.05%、5.15%、5.25%、5.45%、6.1%等，可以确定刻蚀接触孔的刻蚀量大于工艺所需求的刻蚀量，属于过刻蚀的问题，从而能够及时的对进行刻蚀工艺的机台做相应的调整，以符合工艺生产的需求。

另外，当第一电阻值和第二电阻值为无穷大时，可以确定刻蚀接触孔的刻蚀量小于工艺所需求的刻蚀量，属于浅刻蚀的问题。

本发明实施例2在测试键结构中增加一第二测试键结构，且在该第二测试键结构上设置八个接触孔，通过比较分析第一测试键的电阻值和第二测试键的电阻值的差值，能够在线有效的监测接触孔刻蚀量，从而克服了现有技术中由于未能精确监控接触孔的刻蚀量，而导致的半导体器件良率降低的问题，也克服了当发现电学性能差，只能采用切片的方式以至破坏晶圆来分析观察的问题，进而降低了制造成本，且提高了生产效率。

综上所述，本发明在测试键结构中增加一第二测试键结构，且在该第二测试键结构上设置至少三个接触孔，通过比较分析第一测试键的电阻值和第二测试键的电阻值的差值，能够在线有效的监测接触孔刻蚀量，从而克服了现有技术中由于未能精确监控接触孔的刻蚀量，而导致的半导体器件良率降低的问题，也克服了当发现电学性能差，只能采用切片的方式以至破坏晶圆来分析观察的问题，进而降低了制造成本，且提高了生产效率。

本领域技术人员应该理解，本领域技术人员在结合现有技术以及上述实施例可以实现所述变化例，在此不做赘述。这样的变化例并不影响本发明的实质内容，在此不予赘述。

以上对本发明的较佳实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，其中未尽详细描述的设备和结构应该理解为用本领域中的普通方式予以实施；任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例，这并不影响本发明的实质内容。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (3)

1.一种利用测试键结构监测刻蚀工艺中刻蚀量的方法，所述测试键结构包括第一测试键结构和第二测试键结构；所述第一测试键结构和所述第二测试键结构中均设置有至少一个接触孔区域；其中位于所述第二测试键结构中所有接触孔区域的面积之和大于位于所述第一测试键结构中所有接触孔区域的面积之和，其特征在于，包括：

对所述测试键结构进行刻蚀工艺，于每个所述接触孔区域中均形成一接触孔；

继续进行金属填充工艺，以充满每个所述接触孔，形成第一测试键和第二测试键；

分别对所述第一测试键和所述第二测试键进行电阻量测工艺，获取第一电阻值和第二电阻值；

根据所述第一电阻值和所述第二电阻值，判断所述刻蚀工艺的刻蚀量是否满足工艺需求；

其中计算所述第一电阻值和第二电阻值的差值，以判断所述刻蚀工艺中的接触孔刻蚀量是否符合工艺需求。

2.如权利要求1所述的利用测试键结构监测刻蚀工艺中刻蚀量的方法，其特征在于，所述刻蚀工艺为干法刻蚀工艺。

3.如权利要求1所述的利用测试键结构监测刻蚀工艺中刻蚀量的方法，其特征在于，当所述差值小于等于第一电阻值的5％时，所述接触孔刻蚀量符合工艺需求；

当所述差值大于第一电阻值的5％时，所述接触孔刻蚀量大于工艺需求的刻蚀量。