CN104425380B - Cmos反相器栅极的形成方法 - Google Patents

Cmos反相器栅极的形成方法 Download PDF

Info

Publication number
CN104425380B
CN104425380B CN201310401303.XA CN201310401303A CN104425380B CN 104425380 B CN104425380 B CN 104425380B CN 201310401303 A CN201310401303 A CN 201310401303A CN 104425380 B CN104425380 B CN 104425380B
Authority
CN
China
Prior art keywords
layer
grid
list structure
sacrifice layer
patterned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310401303.XA
Other languages
English (en)
Other versions
CN104425380A (zh
Inventor
黄瑞轩
张海洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201310401303.XA priority Critical patent/CN104425380B/zh
Publication of CN104425380A publication Critical patent/CN104425380A/zh
Application granted granted Critical
Publication of CN104425380B publication Critical patent/CN104425380B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

一种栅极的形成方法，包括：提供基底，形成栅极材料层，在所述栅极材料层上形成第一条状结构和第二条状结构；形成第一牺牲层和图形化的第一掩膜层，图形化的第一掩膜层暴露第一条状结构上的第一牺牲层；之后形成第二牺牲层，在第二牺牲层上形成具有第一窗口的第一光刻胶，第一窗口的长度等于第一光刻胶在栅宽方向上的长度；沿所述第一窗口刻蚀第一条状结构；刻蚀所述第二条状结构，刻蚀后的第二条状结构定义第二栅极的位置；以刻蚀后的第一条状结构和刻蚀后的第二条状结构为掩膜，刻蚀所述栅极材料层，形成栅极。由本技术方案形成的栅极，栅长方向同一列上相邻两第一栅极之间不会相互连接。

Description

CMOS反相器栅极的形成方法
技术领域
本发明涉及半导体领域，特别涉及到一种CMOS反相器栅极的形成方法。
背景技术
随着半导体技术的发展，制备高集成电路变为可能。为了提高电路的集成度，一方面是尽量减小半导体器件的关键尺寸，以减小单个半导体器件所占据的面积；另一方面是尽可能地减小相邻两器件之间的间距。
以CMOS反相器中栅极的形成为例进行说明。
参考图1，提供基底1。
参考图2，在所述基底1上形成栅极材料层2。
参考图3，在所述栅极材料层2上形成硬掩膜层3。
参考图4A和图4B，在所述硬掩膜层3上形成第一图形化的光刻胶4。
图4B是在所述栅极材料层2上形成第一图形化的光刻胶4的俯视图，图4A是图4B沿切线AA’所切平面的示意图。
参考图5A和图5B，以所述第一图形化的光刻胶4为掩膜，刻蚀所述硬掩膜层3，形成条状硬掩膜31，并去除所述第一图形化的光刻胶4。
图5B是形成条状硬掩膜31的俯视图，图5A是图5B沿切线BB’所切平面的示意图。
参考图6A和6B，在所述栅极材料层2和所述条状硬掩膜31上形成牺牲层5，所述牺牲层5的上表面平坦，且所述牺牲层5的上表面高于所述条状硬掩膜31的上表面。
图6B是形成了牺牲层5的俯视图，图6A是图6B沿切线CC’所切平面的示意图。
参考图7A和图7B，在所述牺牲层5上形成具有窗口61的光刻胶6。
图7B是形成了光刻胶6的俯视图，图7A是图7B沿切线DD’所切平面的示意图。
参考图8A和图8B，通过所述窗口61刻蚀所述牺牲层5和所述条状硬掩膜31，形成图形化的牺牲层和图形化的硬掩膜层32，并去除所述光刻胶6和图形化的牺牲层。
图8B是形成了图形化的硬掩膜层32的俯视图，图8A是图8B沿切线EE’所切平面的示意图。
参考图9A和图9B，以所述图形化的硬掩膜层32为掩膜，刻蚀所述栅极材料层2，形成栅极21。
图9B是形成了栅极21的俯视图，图9A是图9B沿切线FF’所切平面的示意图。
由上述方法制备得到的栅极21呈交错排列，即使栅极21排列很紧密，形成CMOS反相器后，也可以防止相邻两反相器之间的电信号相互干扰，因此，可以减小相邻两器件之间的间距，增加集成电路的集成度。
参考图7B，但是，由于窗口61面积太小，在曝光显影形成具有窗口61的光刻胶6时，容易使窗口61的形貌发生变形，且窗口61中容易附着显影时产生的残渣。通过所述窗口61刻蚀条状硬掩膜31时，容易导致刻蚀不完全。再以所述图形化的硬掩膜层32为掩膜，刻蚀所述栅极材料层2时，形成的栅极22可能相互连接，导致形成的CMOS反相器失效。
发明内容
本发明解决的问题是现有技术中，栅极可能相互连接。
为解决上述问题，本发明提供一种CMOS反相器栅极的形成方法，栅极分为第一栅极和第二栅极，第一栅极和第二栅极在栅宽方向呈周期排列，每一周期内具有相邻的两列第一栅极和相邻的两列第二栅极，且第一栅极和第二栅极在栅宽方向错位排列；所述方法包括：
提供基底，在所述基底上形成栅极材料层，在所述栅极材料层上形成多个平行排列的第一条状结构和第二条状结构，第一条状结构定义第一栅极在栅宽方向的位置，第二条状结构定义第二栅极在栅宽方向的位置；
在所述第一条状结构、第二条状结构和栅极材料层上形成第一牺牲层，在所述第一牺牲层上形成图形化的第一掩膜层，所述第一牺牲层上表面平坦，所述图形化的第一掩膜层暴露第一条状结构上的第一牺牲层；
在所述第一牺牲层和图形化的第一掩膜层上形成第二牺牲层，在第二牺牲层上形成具有第一窗口的第一光刻胶，所述第二牺牲层上表面平坦，所述第一窗口定义栅长方向上相邻两第一栅极之间的距离，第一窗口的长度等于第一光刻胶在栅宽方向上的长度；
沿所述第一窗口刻蚀所述第二牺牲层、第一牺牲层和第一条状结构，再去除所述第一光刻胶、第二牺牲层、第一牺牲层和图形化的第一掩膜层；
刻蚀所述第二条状结构，刻蚀后的第二条状结构定义第二栅极的位置；
以刻蚀后的第一条状结构和刻蚀后的第二条状结构为掩膜，刻蚀所述栅极材料层，形成第一栅极和第二栅极。
可选的，刻蚀所述第二条状结构的方法包括：
在所述栅极材料层、第二条状结构和刻蚀后的第一条状结构上形成第三牺牲层，在所述第三牺牲层上表面形成图形化的第二掩膜层，图形化的第二掩膜层暴露第二条状结构上的第三牺牲层，所述第三牺牲层上表面平坦；
在所述第三牺牲层和图形化的第二掩膜层上形成第四牺牲层，在所述第四牺牲层上形成具有第二窗口的第二光刻胶，所述第四牺牲层上表面平坦，所述第二窗口定义栅长方向上相邻两第二栅极之间的距离，第二窗口的长度等于第二光刻胶在栅宽方向上的长度；
沿所述第二窗口刻蚀所述第四牺牲层、第三牺牲层和第二条状结构，再去除所述第二光刻胶、第三牺牲层、第四牺牲层和图形化的第二掩膜层。
可选的，形成第一栅极和第二栅极后，还包括：
去除刻蚀后的第一条状结构和刻蚀后的第二条状结构。
可选的，第二窗口在基底上的投影和第一窗口在基底上的投影部分重叠；或者，
第二窗口在基底上的投影和第一窗口在基底上的投影相互隔开。
可选的，第一牺牲层、第二牺牲层、第三牺牲层和第四牺牲层为氧化硅层、氮化硅层或碳化硅层。
可选的，图形化的第一掩膜层和图形化的第二掩膜层为氮化钛层或氮化硅层。
可选的，所述第一条状结构和第二条状结构的材料为氮化钛或氮化硅。
可选的，形成第一光刻胶前，在所述第二牺牲层上由下至上依次形成第一硬掩膜层和第一底部抗反射层，所述第一光刻胶形成在所述第一底部抗反射层上。
可选的，形成第二光刻胶前，在所述第四牺牲层上由下至上依次形成第二硬掩膜层和第二底部抗反射层，所述第二光刻胶形成在所述第二底部抗反射层上。
可选的，第一硬掩膜层和第二硬掩膜层为氮化钛层或氮化硅层。
可选的，第一底部抗反射层和第二底部抗反射层为有机底部抗反射层或无机底部抗反射层。
可选的，所述栅极材料层为多晶硅层。
可选的，在所述基底上形成栅极材料层前，在所述基底上形成栅介质层，所述栅极材料层形成在所述栅介质层上。
可选的，在所述栅极材料层上形成多个平行排列的第一条状结构和第二条状结构的方法包括：
在所述栅极材料层上形成条状结构材料层；
在所述条状结构材料层上形成图形化的光刻胶；
以所述图形化的光刻胶为掩膜，刻蚀所述条状结构材料层，形成多个平行排列的第一条状结构和第二条状结构。
可选的，在所述条状结构材料层上形成图形化的光刻胶前，在所述条状结构材料层上由下至上依次形成第三硬掩膜层和第三底部抗反射层，所述图形化的光刻胶形成在所述第三底部抗反射层上。
与现有技术相比，本发明的技术方案具有以下优点：
本技术方案先使用图形化的第一掩膜层暴露第一条状结构上的第一牺牲层，以具有第一窗口的第一光刻胶为掩膜，刻蚀第一条状结构；第一窗口的长度等于第一光刻胶在栅宽方向上的长度，所以第一窗口的面积很大，可以防止曝光显影时第一窗口发生变形或附着残渣。进而，可以防止栅长方向同一列上相邻两刻蚀后的第一条状结构相互连接。以刻蚀后的第一条状结构为掩膜，刻蚀所述栅极材料层，形成第一栅极后，栅长方向同一列上相邻两第一栅极相互隔开，防止了栅长方向同一列上相邻两第一栅极相互连接。
进一步，使用图形化的第二掩膜层暴露第二条状结构上的第三牺牲层，以具有第二窗口的第二光刻胶为掩膜，刻蚀第二条状结构。第二窗口的长度等于第二光刻胶在栅宽方向上的长度，所以第二窗口的面积很大，可以防止曝光显影时第二窗口发生变形或附着残渣。进而，可以防止栅长方向同一列上相邻两刻蚀后的第二条状结构相互连接。以刻蚀后的第二条状结构为掩膜，刻蚀所述栅极材料层，形成第二栅极后，栅长方向同一列上相邻两第二栅极相互隔开，防止了栅长方向同一列上相邻两第二栅极相互连接。
附图说明
图1至图9B是现有技术中形成栅极各制作阶段的示意图；
图10至图25B是本发明具体实施例中形成栅极各制作阶段的示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
本实施例提供一种CMOS反相器栅极的形成方法，栅极分为第一栅极和第二栅极，第一栅极和第二栅极在栅宽方向呈周期排列，每一周期内具有相邻的两列第一栅极和相邻的两列第二栅极，且第一栅极和第二栅极在栅宽方向错位排列；所述CMOS反相器栅极的形成方法包括：
参考图10，提供基底110。
在具体实施例中，所述基底110的材料为单晶硅、多晶硅、非晶硅或绝缘体上硅。所述基底110中可以形成有源极和漏极。
参考图11，在所述基底110上形成栅极材料层120。
形成所述栅极材料层120的方法可以为化学气相沉积、物理气相沉积、原子层沉积或外延生长法。所述栅极材料层120可以为多晶硅层。
在其他实施例中，在所述基底110上形成栅极材料层120前，可以在所述基底110上先形成栅介质层，然后在所述栅介质层上形成栅极材料层120。
然后在所述栅极材料层120上形成多个平行排列的第一条状结构和第二条状结构，第一条状结构定义第一栅极在栅宽方向的位置，第二条状结构定义第二栅极在栅宽方向的位置，即所述栅宽方向垂直所述第一条状结构和第二条状结构的长度方向。
形成多个平行排列的第一条状结构和第二条状结构的方法包括：
参考图12，在所述栅极材料层120上形成条状结构材料层130。
形成条状结构材料层130的方法可以为化学气相沉积、物理气相沉积或原子层沉积等本领域所熟知的其他方法。例如物理气相沉积可以为使用Ar和N2等离子体作为溅射离子，所述Ar和N2等离子体撞击与条状结构材料层130材料相同的靶材，将靶材中的分子撞击脱离靶材，沉积到所述栅极材料层120上，形成条状结构材料层130。
在具体实施例中，所述条状结构材料层130为氮化钛层或氮化硅层。
参考图13A和图13B，在所述条状结构材料层130上形成图形化的光刻胶103。
图13B为形成了图形化的光刻胶103的俯视图，图13A为图13B沿切线AA’所切平面的示意图。
在其他实施例中，在所述条状结构材料层130上形成图形化的光刻胶103前，在所述条状结构材料层130上由下至上依次形成第三硬掩膜层和第三底部抗反射层，所述图形化的光刻胶103形成在所述第三底部抗反射层上。
所述第三硬掩膜层的作用是作为刻蚀条状结构材料层130的掩膜，所述第三底部抗反射层的作用是减少形成图形化的光刻胶103时的反射效应，以提高精细图形的精确转移。
所述条状结构材料层130为氮化钛层时，第三硬掩膜层可以为氮化硅层或低温氧化硅层；所述条状结构材料层130为氮化硅时，第三硬掩膜层可以为氮化钛层或低温氧化硅层。以保证所述第三硬掩膜层可以作为刻蚀条状结构材料层130的掩膜。所述第三底部抗反射层可以为有机底部抗反射层或无机底部抗反射层。
参考图14A和图14B，以所述图形化的光刻胶103为掩膜，刻蚀所述条状结构材料层130，形成多个平行排列的第一条状结构131A和第二条状结构131B。然后，去除所述图形化的光刻胶103。
第一条状结构131A和第二条状结构131B在栅宽方向上呈周期排列，每一周期内具有相邻的两第一条状结构131A和相邻的两第二条状结构131B。
本具体实施例中，相邻是指中间没有其他结构。即相邻的两第一条状结构131A是指该两第一条状结构131A之间没有形成第二条状结构131B或其他第一条状结构131A。同理，相邻的两第二条状结构131B是指该两第二条状结构131B之间没有形成第一条状结构131A或其他第二条状结构131B。
图14B为形成了第一条状结构131A和第二条状结构131B的俯视图，图14A为图14B沿切线BB’所切平面的示意图。为了区分，图14A和图14B中，第一条状结构131A和第二条状结构131B使用了不同的填充。
刻蚀所述条状结构材料层130的方法可以为等离子体刻蚀法。
参考图15A和图15B，在所述第一条状结构131A和第二条状结构131B和栅极材料层120上形成第一牺牲层141，所述第一牺牲层141上表面平坦。所述第一牺牲层141上表面高于所述第一条状结构131A和第二条状结构131B的上表面。
图15B为形成了第一牺牲层141的俯视图，图15A为图15B沿切线CC’所切平面的示意图。
形成第一牺牲层141的方法为旋涂法或沉积法。
在具体实施例中，第一牺牲层141为氧化硅层、氮化硅层或碳化硅层，且第一牺牲层141的材料必须与条状结构材料层130的材料不同，并在刻蚀第一牺牲层141时，第一牺牲层141与第一条状结构131A和第二条状结构131B具有较高的刻蚀选择比。如条状结构材料层130的材料为氮化硅，第一牺牲层141的材料可以为氮化钛。
第一牺牲层141的作用是为后续形成图形化的第一掩膜层提供平坦的上表面。
参考图16A和图16B，在所述第一牺牲层141上形成图形化的第一掩膜层151，所述图形化的第一掩膜层151暴露第一条状结构131A上的第一牺牲层141。
图16B为形成了图形化的第一掩膜层151的俯视图，图16A为图16B沿切线DD’所切平面的示意图。
图形化的第一掩膜层151的材料应与第一牺牲层141和条状结构材料层130的材料都不同。且刻蚀第一牺牲层141、第一条状结构131A和第二条状结构131B时，第一牺牲层141与图形化的第一掩膜层151具有较高的刻蚀选择比，第一条状结构131A和第二条状结构131B与图形化的第一掩膜层151也具有较高的刻蚀选择比。如条状结构材料层130的材料为氮化硅，第一牺牲层141的材料为氮化钛，图形化的第一掩膜层151的材料可以为低温氧化硅。
在具体实施例中，形成图形化的第一掩膜层151的方法包括：
在第一牺牲层141上形成第一掩膜材料层；
在所述第一掩膜材料层上形成图形化的光刻胶；
以所述图形化的光刻胶为掩膜，刻蚀所述第一掩膜材料层，形成图形化的第一掩膜层151；
去除所述图形化的光刻胶。
形成图形化的第一掩膜层151的作用是，在刻蚀第一条状结构131A时，保护第二条状结构131B，使第二条状结构131B不被刻蚀。
参考图17A和图17B，在所述第一牺牲层141和图形化的第一掩膜层151上形成第二牺牲层142，所述第二牺牲层142上表面平坦。所述第二牺牲层142上表面高于所述图形化的第一掩膜层151上表面。
图17B为形成了第二牺牲层142的俯视图，图17A为图17B沿切线EE’所切平面的示意图。
第二牺牲层142的材料和形成方法可以参考第一牺牲层141的材料和形成方法。
参考图18A和图18B，在所述第二牺牲层142上形成具有第一窗口161的第一光刻胶101，所述第一窗口161的长度方向垂直所述第一条状结构131A的长度方向。第一窗口161定义栅长方向相邻两第一栅极之间的距离。
其中栅长方向与第一条状结构131A和第二条状结构131B的长度方向平行。
图18B为形成了第一光刻胶101的俯视图，图18A为图18B沿切线FF’所切平面的示意图。
第一窗口161的长度等于第一光刻胶101在栅宽方向上的尺寸，即第一窗口161在栅宽方向上贯穿整个第一光刻胶101。所以第一窗口161的面积很大，可以防止曝光显影时第一窗口161发生变形，并防止在第一窗口161侧壁和底部附着残渣。
其中栅宽方向垂直于栅长方向。
在其他实施例中，形成第一光刻胶101前，可以先在所述第二牺牲层142上由下至上依次形成第一硬掩膜层和第一底部抗反射层，所述第一光刻胶101形成在所述第一底部抗反射层上。
其中，所述第一硬掩膜层的作用是作为刻蚀第二牺牲层142、第一牺牲层141和第一条状结构131A的掩膜，第一底部抗反射层的作用是减少形成第一光刻胶101时的反射效应，以提高精细图形的精确转移。
刻蚀第二牺牲层142、第一牺牲层141和第一条状结构131A时，刻蚀第二牺牲层142、第一牺牲层141和第一条状结构131A与第二硬掩膜层具有较高的刻蚀选择比。在具体实施例中，第一硬掩膜层为氮化钛层或氮化硅层；所述第一底部抗反射层可以为有机底部抗反射层或无机底部抗反射层。
参考图19A和图19B，沿所述第一窗口161刻蚀所述第二牺牲层142、第一牺牲层141和第一条状结构131A；然后去除所述第一光刻胶101、第二牺牲层142、第一牺牲层141和图形化的第一掩膜层151。
图19B为去除所述第一光刻胶101、第二牺牲层142、第一牺牲层141和图形化的第一掩膜层151后的俯视图，图19A为图19B沿切线GG’所切平面的示意图。
由于第二条状结构131B被图形化的第一掩膜层151覆盖，所以第二条状结构131B不会被刻蚀。
所述第一条状结构131A由于不被所述图形化的第一掩膜层151覆盖，所以每一第一条状结构131A被刻蚀为若干小段。图19B中每一第一条状结构131A被刻蚀为小段132和小段133。
由于第一窗口161不会发生变形，且第一窗口161侧壁和底部没有附着残渣，所以通过第一窗口161刻蚀第一条状结构131A时，暴露的第一条状结构131A可以被完全刻蚀，可以防止栅长方向同一列上相邻两刻蚀后的第一条状结构相互连接。相邻的小段之间完全隔开，不会相互连接。即小段132和小段133之间完全隔开。
而且，第一窗口161由于面积大，形貌较好，可以减小刻蚀第一条状结构131A后形成的小段132和小段133的线边缘粗糙度。
然后，刻蚀所述第二条状结构131B，刻蚀后的第二条状结构定义第二栅极的位置。刻蚀所述第二条状结构131B的方法包括：
参考图20A和图20B，在所述栅极材料层120、刻蚀后的第一条状结构131A和第二条状结构131B上形成第三牺牲层143，所述第三牺牲层143上表面平坦。
图20B为形成了第三牺牲层143的俯视图，图20A为图20B沿切线HH’所切平面的示意图。
第三牺牲层143的形成方法和材料可以参考第一牺牲层141的形成方法和材料。
所述第三牺牲层143的作用是为后续形成图形化的第二掩膜层提供平坦的表面。
参考图21A和图21B，在所述第三牺牲层上表面形成图形化的第二掩膜层152，图形化的第二掩膜层152暴露第二条状结构131B上的第三牺牲层143，图形化的第二掩膜层152覆盖刻蚀后的第一条状结构131A。
图21B为形成了图形化的第二掩膜层152的俯视图，图21A为图21B沿切线II’所切平面的示意图。
在具体实施例中，形成图形化的第二掩膜层152的方法包括：
在第三牺牲层143上形成第二掩膜材料层；
在所述第二掩膜材料层上形成图形化的光刻胶；
以所述图形化的光刻胶为掩膜，刻蚀所述第二掩膜材料层，形成图形化的第二掩膜层152；
去除所述图形化的光刻胶。
图形化的第二掩膜层152的材料可以参考图形化的第一掩膜层151的材料。
参考图22A和图22B，在所述第三牺牲层143和图形化的第二掩膜层152上形成第四牺牲层144，所述第四牺牲层144上表面平坦。
图22B为形成了第四牺牲层144的俯视图，图22A为图22B沿切线JJ’所切平面的示意图。
第四牺牲层144的形成方法和材料可以参考第一牺牲层141的形成方法和材料。
所述第四牺牲层144的作用是为后续形成第二光刻胶提供平坦的表面。
参考图23A和图23B，在所述第四牺牲层144上形成具有第二窗口162的第二光刻胶102，所述第二窗口162的长度方向平行于第一窗口161的长度方向。第二窗口162定义了在栅长方向上相邻两第二栅极之间的距离。
图23B为形成了第二光刻胶102的俯视图，图23A为图23B沿切线KK’所切平面的示意图。
第二窗口162的长度等于第一窗口161的长度，即第二窗口162在第二窗口162长度方向上贯穿整个第二光刻胶102。所以第二窗口162的面积很大，可以防止曝光显影时第二窗口162发生变形，并防止在第二窗口162侧壁和底部附着残渣。
在其他实施例中，形成第二光刻胶102前，可以先在所述第四牺牲层144上由下至上依次形成第二硬掩膜层和第二底部抗反射层，所述第二光刻胶102形成在所述第二底部抗反射层上。
其中，所述第二硬掩膜层的作用是作为刻蚀第二条状结构131B的掩膜，第二底部抗反射层的作用是减少形成第二光刻胶102时的反射效应，以提高精细图形的精确转移。
第二硬掩膜层的材料可以参考第一硬掩膜层的材料。所述第二底部抗反射层可以为有机底部抗反射层或无机底部抗反射层。
在本实施例中，第二窗口162在基底110上的投影和第一窗口161在基底110上的投影相互隔开，无重叠。以使第一栅极和第二栅极在栅宽方向错位排列。
在其他实施例中，第二窗口162在基底110上的投影和第一窗口161在基底110上的投影也可以部分重叠。
参考图24A和图24B，沿所述第二窗口162刻蚀所述第四牺牲层144、第三牺牲层143和第二条状结构131B。然后，去除所述第二光刻胶102、第三牺牲层143、第四牺牲层144和图形化的第二掩膜层152。
图24B为去除了所述第二光刻胶102、第三牺牲层143、第四牺牲层144和图形化的第二掩膜层152的俯视图，图24A为图24B沿切线LL’所切平面的示意图。
由于刻蚀后的第一条状结构131A被图形化的第二掩膜层152覆盖，所以刻蚀后的第一条状结构131A不会被刻蚀。
所述第二条状结构131B由于不被所述图形化的第二掩膜层152覆盖，所以每一第二条状结构131B被刻蚀为若干小段。参考图24B，每一第二条状结构131B被刻蚀为小段134、小段135和小段136。
由于第二窗口162不会发生变形，且第二窗口162侧壁和底部没有附着残渣，所以通过第二窗口162刻蚀第二条状结构131B时，暴露的第二条状结构131B可以被完全刻蚀，可以防止栅长方向同一列上相邻两刻蚀后的第二条状结构相互连接。即小段134、小段135和小段136之间完全隔开。
而且，第二窗口162由于面积大，形貌较好，可以减小刻蚀第二条状结构131B后形成的小段134、小段135和小段136的线边缘粗糙度。
参考图25A和图25B，以刻蚀后的第一条状结构131A和刻蚀后的第二条状结构131B为掩膜，刻蚀所述栅极材料层120，形成第一栅极121A和第二栅极121B。并去除刻蚀后的第一条状结构131A和刻蚀后的第二条状结构131B。
图25B为形成了第一栅极121A和第二栅极121B的俯视图，图25A为图25B沿切线MM’所切平面的示意图。
由于刻蚀后的第一条状结构131A和刻蚀后的第二条状结构131B中的小段都相互隔开，而且线边缘粗糙度小；以刻蚀后的第一条状结构131A和刻蚀后的第二条状结构131B为掩膜，防止了栅长方向同一列上相邻两第一栅极121A相互连接，也可以防止栅长方向同一列上相邻两第二栅极121B。且第一栅极121A和第二栅极121B的线边缘粗糙度小。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (14)

1.一种CMOS反相器栅极的形成方法，栅极分为第一栅极和第二栅极，第一栅极和第二栅极在栅宽方向呈周期排列，每一周期内具有相邻的两列第一栅极和相邻的两列第二栅极，且第一栅极和第二栅极在栅宽方向错位排列；其特征在于，所述方法包括：
提供基底，在所述基底上形成栅极材料层，在所述栅极材料层上形成多个平行排列的第一条状结构和第二条状结构，第一条状结构定义第一栅极在栅宽方向的位置，第二条状结构定义第二栅极在栅宽方向的位置；
在所述第一条状结构、第二条状结构和栅极材料层上形成第一牺牲层，在所述第一牺牲层上形成图形化的第一掩膜层，所述第一牺牲层上表面平坦，所述图形化的第一掩膜层覆盖第二条状结构上的第一牺牲层并暴露第一条状结构上的第一牺牲层；
在所述第一牺牲层和图形化的第一掩膜层上形成第二牺牲层，在第二牺牲层上形成具有第一窗口的第一光刻胶，所述第二牺牲层上表面平坦，所述第一窗口定义栅长方向上相邻两第一栅极之间的距离，第一窗口的长度等于第一光刻胶在栅宽方向上的长度；
沿所述第一窗口刻蚀所述第二牺牲层、第一牺牲层和第一条状结构，再去除所述第一光刻胶、第二牺牲层、第一牺牲层和图形化的第一掩膜层；
刻蚀所述第二条状结构，刻蚀后的第二条状结构定义第二栅极的位置，刻蚀所述第二条状结构的方法包括：在所述栅极材料层、第二条状结构和刻蚀后的第一条状结构上形成第三牺牲层，在所述第三牺牲层上表面形成图形化的第二掩膜层，图形化的第二掩膜层覆盖第一条状结构上的第三牺牲层且暴露第二条状结构上的第三牺牲层，所述第三牺牲层上表面平坦；在所述第三牺牲层和图形化的第二掩膜层上形成第四牺牲层，在所述第四牺牲层上形成具有第二窗口的第二光刻胶，所述第四牺牲层上表面平坦，所述第二窗口定义栅长方向上相邻两第二栅极之间的距离，第二窗口的长度等于第二光刻胶在栅宽方向上的长度；沿所述第二窗口刻蚀所述第四牺牲层、第三牺牲层和第二条状结构，再去除所述第二光刻胶、第三牺牲层、第四牺牲层和图形化的第二掩膜层；
以刻蚀后的第一条状结构和刻蚀后的第二条状结构为掩膜，刻蚀所述栅极材料层，形成第一栅极和第二栅极。
2.如权利要求1所述的CMOS反相器栅极的形成方法，其特征在于，形成第一栅极和第二栅极后，还包括：
去除刻蚀后的第一条状结构和刻蚀后的第二条状结构。
3.如权利要求1所述的CMOS反相器栅极的形成方法，其特征在于，第二窗口在基底上的投影和第一窗口在基底上的投影部分重叠；或者，
第二窗口在基底上的投影和第一窗口在基底上的投影相互隔开。
4.如权利要求1所述的CMOS反相器栅极的形成方法，其特征在于，第一牺牲层、第二牺牲层、第三牺牲层和第四牺牲层为氧化硅层、氮化硅层或碳化硅层。
5.如权利要求1所述的CMOS反相器栅极的形成方法，其特征在于，图形化的第一掩膜层和图形化的第二掩膜层为氮化钛层或氮化硅层。
6.如权利要求1所述的CMOS反相器栅极的形成方法，其特征在于，所述第一条状结构和第二条状结构的材料为氮化钛或氮化硅。
7.如权利要求1所述的CMOS反相器栅极的形成方法，其特征在于，形成第一光刻胶前，在所述第二牺牲层上由下至上依次形成第一硬掩膜层和第一底部抗反射层，所述第一光刻胶形成在所述第一底部抗反射层上。
8.如权利要求1或7所述的CMOS反相器栅极的形成方法，其特征在于，形成第二光刻胶前，在所述第四牺牲层上由下至上依次形成第二硬掩膜层和第二底部抗反射层，所述第二光刻胶形成在所述第二底部抗反射层上。
9.如权利要求8所述的CMOS反相器栅极的形成方法，其特征在于，第一硬掩膜层和第二硬掩膜层为氮化钛层或氮化硅层。
10.如权利要求8所述的CMOS反相器栅极的形成方法，其特征在于，第一底部抗反射层和第二底部抗反射层为有机底部抗反射层或无机底部抗反射层。
11.如权利要求1所述的CMOS反相器栅极的形成方法，其特征在于，所述栅极材料层为多晶硅层。
12.如权利要求1或11所述的CMOS反相器栅极的形成方法，其特征在于，
在所述基底上形成栅极材料层前，在所述基底上形成栅介质层，所述栅极材料层形成在所述栅介质层上。
13.如权利要求1所述的CMOS反相器栅极的形成方法，其特征在于，在所述栅极材料层上形成多个平行排列的第一条状结构和第二条状结构的方法包括：
在所述栅极材料层上形成条状结构材料层；
在所述条状结构材料层上形成图形化的光刻胶；
以所述图形化的光刻胶为掩膜，刻蚀所述条状结构材料层，形成多个平行排列的第一条状结构和第二条状结构。
14.如权利要求13所述的CMOS反相器栅极的形成方法，其特征在于，在所述条状结构材料层上形成图形化的光刻胶前，在所述条状结构材料层上由下至上依次形成第三硬掩膜层和第三底部抗反射层，所述图形化的光刻胶形成在所述第三底部抗反射层上。
CN201310401303.XA 2013-09-05 2013-09-05 Cmos反相器栅极的形成方法 Active CN104425380B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310401303.XA CN104425380B (zh) 2013-09-05 2013-09-05 Cmos反相器栅极的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310401303.XA CN104425380B (zh) 2013-09-05 2013-09-05 Cmos反相器栅极的形成方法

Publications (2)

Publication Number Publication Date
CN104425380A CN104425380A (zh) 2015-03-18
CN104425380B true CN104425380B (zh) 2017-09-26

Family

ID=52974017

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310401303.XA Active CN104425380B (zh) 2013-09-05 2013-09-05 Cmos反相器栅极的形成方法

Country Status (1)

Country Link
CN (1) CN104425380B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102623457A (zh) * 2011-01-26 2012-08-01 旺宏电子股份有限公司 半导体结构及其制造方法与操作方法
CN102683191A (zh) * 2011-03-17 2012-09-19 中芯国际集成电路制造(上海)有限公司 形成栅极图案的方法以及半导体装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100542750B1 (ko) * 2003-10-31 2006-01-11 삼성전자주식회사 반도체 장치의 제조 방법.
KR101658492B1 (ko) * 2010-08-13 2016-09-21 삼성전자주식회사 미세 패턴의 형성 방법 및 이를 이용한 반도체 소자의 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102623457A (zh) * 2011-01-26 2012-08-01 旺宏电子股份有限公司 半导体结构及其制造方法与操作方法
CN102683191A (zh) * 2011-03-17 2012-09-19 中芯国际集成电路制造(上海)有限公司 形成栅极图案的方法以及半导体装置

Also Published As

Publication number Publication date
CN104425380A (zh) 2015-03-18

Similar Documents

Publication Publication Date Title
KR102094847B1 (ko) 박막 트랜지스터를 포함하는 표시 기판 및 이의 제조 방법
CN103489786B (zh) 一种阵列基板的制作方法
CN107946368B (zh) 顶栅型薄膜晶体管的制作方法及顶栅型薄膜晶体管
TW201830128A (zh) 自動對準雙重圖型化用之可變空間心軸切割
CN105006447B (zh) 半导体器件的制造方法
CN108597992A (zh) 具有精细图形的半导体结构的制备方法
TW202046378A (zh) 具有縮減臨界尺寸的半導體元件及其製備方法
TWI555119B (zh) 具有氣隙的結構的形成方法
CN104425380B (zh) Cmos反相器栅极的形成方法
CN104347350B (zh) 半导体自对准图案化的方法
CN106910708B (zh) 具有局部互连结构的器件及其制造方法
CN105719999B (zh) 互连结构及其形成方法
CN108231806A (zh) 电容及其形成方法、图像传感器电路及其形成方法
CN104425368A (zh) 通孔限定方案
CN104979202B (zh) 晶体管的形成方法
CN104124138B (zh) 图形化方法
US8658502B2 (en) Method for reducing morphological difference between N-doped and undoped polysilicon gates after etching
CN104157570A (zh) 一种高压晶体管及其制备方法
CN104979205B (zh) 晶体管的形成方法
CN104425217A (zh) 图形化方法
CN104217934B (zh) 栅极的形成方法
CN104347511B (zh) 半导体器件的形成方法
CN105097524B (zh) Mos晶体管的形成方法和cmos晶体管的形成方法
US8587084B2 (en) Seamless multi-poly structure and methods of making same
CN113363149B (zh) 半导体器件的形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant