CN104425213B - 一种在砷化镓基片上制备钛酸锶钡介电薄膜的化学方法 - Google Patents

一种在砷化镓基片上制备钛酸锶钡介电薄膜的化学方法 Download PDF

Info

Publication number
CN104425213B
CN104425213B CN201310377507.4A CN201310377507A CN104425213B CN 104425213 B CN104425213 B CN 104425213B CN 201310377507 A CN201310377507 A CN 201310377507A CN 104425213 B CN104425213 B CN 104425213B
Authority
CN
China
Prior art keywords
gallium arsenide
strontium titanate
arsenide substrate
barium strontium
dielectric film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310377507.4A
Other languages
English (en)
Other versions
CN104425213A (zh
Inventor
魏贤华
黄文�
郝建华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hong Kong Polytechnic University HKPU
Original Assignee
Hong Kong Polytechnic University HKPU
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hong Kong Polytechnic University HKPU filed Critical Hong Kong Polytechnic University HKPU
Priority to CN201310377507.4A priority Critical patent/CN104425213B/zh
Publication of CN104425213A publication Critical patent/CN104425213A/zh
Application granted granted Critical
Publication of CN104425213B publication Critical patent/CN104425213B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明公开了一种在砷化镓基片上制备钛酸锶钡介电薄膜的化学方法，包括如下步骤：S1：对GaAs基片做表面处理形成原子级平整的砷原子为终结面的清洁表面；S2：配制钛酸锶钡溶胶；S3：将上述步骤S2配制得到的钛酸锶钡溶胶溶液滴加在上述步骤S1得到的砷化镓基片上，进行甩胶；S4：干燥；S5：烘烤预处理；S6：将上述步骤S5烘烤预处理后的砷化镓基片放在石英管中通入一定比例的保护气氛中，特定温度下进行退火处理，制得钛酸锶钡介电薄膜。采用本发明的化学方法制备得到的钛酸锶钡介电薄膜结晶质量良好，表面平整和介电性能随频率保持稳定，在100KHz‑1MHz范围内，介电常数高于250，在结构上能满足金属氧化物半导体场效应晶体管器件的制作要求。

Description

一种在砷化镓基片上制备钛酸锶钡介电薄膜的化学方法
技术领域
本发明涉及铁电性能材料技术领域，更具体地说，涉及一种在砷化镓基片上制备钛酸锶钡介电薄膜的化学方法。
背景技术
砷化镓（GaAs）具有电子迁移率高、宽带隙和高击电场等特性，已成为制备高速、大功率固态器件的重要材料。近年来，人们一直希望将铁电功能氧化物介电薄膜材料，如钛酸锶钡(BST）与GaAs材料集成起来形成GaAs基的金属氧化物半导体场效应晶体管(MOSFET)。利用铁电材料极化、电光、压电、介电可调特性与GaAs高迁移率、直接带隙等特性，开发出具有电光耦合、光波导特性的多功能、一体化、高频率半导体器件。
目前，相对于半导体工业常用的SiO2/Si作为基片而言，GaAs半导体是二元化合物，其表面和界面具有更高的活性，GaAs不能自氧化形成天然的化学钝化层，因此在GaAs基片上生长铁电氧化物介电薄膜过程中，由界面反应或扩散会导致很高的界面态密度，这些高密度的界面态会使费米能级钉扎在带隙中央或导致铁电材料中电荷直接注入半导体内造成大的漏电流，阻碍GaAs相关器件技术的发展。同时，这些界面态大大增强表面复合中心的非辐射复合速率，破坏GaAs的固有半导体特性，严重限制GaAs器件的运行。
由此可见，铁电材料钛酸锶钡与二元化合物GaAs之间界面生长不兼容的问题，导致在GaAs上无法生长高质量的功能氧化物钛酸锶钡介电薄膜，制约半导体器件工业的发展。
发明内容
本发明要解决的技术问题在于，针对现有技术的上述铁电材料钛酸锶钡与二元化合物砷化镓之间存在界面生长不兼容，导致在砷化镓上无法生长高质量的功能氧化物钛酸锶钡介电薄膜的缺陷，提供一种在砷化镓基片上制备钛酸锶钡介电薄膜的化学方法。
本发明解决其技术问题所采用的技术方案是：构造一种在砷化镓基片上制备钛酸锶钡介电薄膜的化学方法，包括如下步骤：
S1、砷化镓基片的预处理：首先依次用三氯乙烯溶液、丙酮溶液和酒精溶液对砷化镓基片进行超声振荡清洗，然后依次用去离子水和氢氟酸溶液对砷化镓基片进行清洗以除去砷化镓基片表面的氧化层，最后吹干砷化镓基片；
S2、钛酸锶钡溶胶的配制：以乙酸钡、乙酸锶和钛酸丁酯为起始原料，冰醋酸和乙酰丙酮为溶剂配制钛酸锶钡溶胶；
S3、甩胶成膜：将经过上述步骤S1处理的砷化镓基片放在匀胶机上，然后将经过上述步骤S2配制得到的钛酸锶钡溶胶溶液滴加在该砷化镓基片上，进行甩胶；甩胶结束后，将该砷化镓基片置于培养皿中，用酒精棉将被甩出基片的钛酸锶钡溶胶擦拭干，放置至使砷化镓基片上的钛酸锶钡溶胶凝固；
S4、干燥：将经上述步骤S3甩胶后的砷化镓基片置于真空干燥箱中进行干燥；
S5、烘烤预处理：将上述步骤S4干燥后的砷化镓基片置于马弗炉中进行烘烤预处理，然后将所述砷化镓基片自然冷却至室温。
S6、退火：将烘烤预处理后的砷化镓基片放置于石英管中，推送至管式炉的恒温区，在450～650℃下退火150～180分钟，整个过程通入含惰性气体与氧气的保护气体，所述保护气体的流速为600毫升/分钟，待管式炉温度降至室温后，将样品取出，放置于干燥箱中保存。
本发明所述的在砷化镓基片上制备钛酸锶钡介电薄膜的化学方法中，所述含惰性气体与氧气的保护气体中，所述惰性气体与氧气的体积比为90:10～98:2。
本发明所述的在砷化镓基片上制备钛酸锶钡介电薄膜的化学方法中，所述步骤S1还包括：将吹干的所述砷化镓基片送入RIE反应离子刻蚀机的真空腔体内，在氮气与氩气体积比为4:1的混合气体中进行离子刻蚀。
本发明所述的在砷化镓基片上制备钛酸锶钡介电薄膜的化学方法中，所述砷化镓基片在所述RIE反应离子刻蚀机的溅射功率为50毫瓦条件下进行离子刻蚀10分钟。
本发明所述的在砷化镓基片上制备钛酸锶钡介电薄膜的化学方法中，所述步骤S2的钛酸锶钡溶胶的配制，按以下步骤配制：
S21、按照8:2摩尔比称取一定量的乙酸钡和乙酸锶，加入冰醋酸加热并充分搅拌使其溶解；
S22、量取等摩尔比钛酸丁酯和乙酰丙酮混合；
S23、将上述步骤S21制得的溶液与步骤S22制得的溶液在50℃～70℃搅拌混合，加入质量比为2:1的乙二醇甲醚和乙二醇溶液将上述混合后的溶液稀释，最终得到0.01mol/L的钛酸锶钡溶胶溶液。
本发明所述的在砷化镓基片上制备钛酸锶钡介电薄膜的化学方法中，所述步骤S3中所述砷化镓基片在转速为2500～3500r/分钟条件下甩胶30s。
本发明所述的在砷化镓基片上制备钛酸锶钡介电薄膜的化学方法中，所述步骤S5中将马弗炉升温至300～380℃,将所述砷化镓基片在该温度条件下保温15～30分钟。
实施本发明的在砷化镓基片上制备钛酸锶钡介电薄膜的化学方法，具有以下有益效果：通过砷化镓基片做表面处理形成原子级平整的砷原子为终结面的清洁表面，并经过甩胶成膜、干燥、焙烤，将烘烤预处理后的砷化镓基片放在石英管中通入一定比例的保护气氛中，特定温度下进行退火处理，使砷化镓基片上生长高质量的钛酸锶钡介电薄膜，解决钛酸锶钡与砷化镓之间存在界面生长不兼容的问题。采用本发明方法制备得到的钛酸锶钡介电薄膜结晶质量良好，表面平整和介电性能随频率保持稳定，在100KHz-1MHz范围内，介电常数高于250，在结构上能满足金属氧化物半导体场效应晶体管器件的制作要求。此外，用溶胶凝胶法制备钛酸锶钡介电薄膜，制作设备简单，原料成本较低，不需要昂贵的真空设备如溅射、分子束外延等，而且适合大面积成膜，有利于商业应用。
附图说明
下面将结合附图及实施例对本发明作进一步说明，附图中：
图1是本发明一种在砷化镓基片上制备钛酸锶钡介电薄膜的化学方法的流程图；
图2是本发明经过步骤S6本发明工艺生长成的钛酸锶钡（BST）介电薄膜与其他退火条件制备的BST介电薄膜的X射线衍射对比图；
图3是本发明经过步骤S6生长成的BST介电薄膜表面局部区域AFM表面形貌图；
图4是本发明经过步骤S6生长成BST介电薄膜/GaAs基片样品的介电常数-频率测量曲线。
具体实施方式
为了对本发明的技术特征、目的和效果有更加清楚的理解，现对照附图详细说明本发明的具体实施方式。
如图1所示，为本发明提供的一种在砷化镓基片上制备钛酸锶钡（BST）介电薄膜的化学方法的流程图，主要包括以下步骤：S1：砷化镓基片的预处理→S2：钛酸锶钡溶胶的配制→S3：甩胶成膜→S4：干燥→S5：烘烤预处理→S6：退火。下面将以具体实施例加以说明。
实施例一：上述在砷化镓基片上制备钛酸锶钡介电薄膜的化学方法的具体步骤如下：
S1、砷化镓（GaAs）基片的预处理：
将GaAs基片做表面处理，首先依次用三氯乙烯溶液、丙酮溶液和酒精溶液对GaAs基片进行超声振荡清洗，每次清洗5分钟；然后用去离子水对GaAs基片清洗5分钟，再用氢氟酸（HF）溶液（HF:H2O=l:50）对GaAs基片清洗1分钟，除去GaAs基片表面的氧化层，用氮气（N2）吹干GaAs基片；然后将吹干的GaAs基片送入RIE反应离子刻蚀机的真空腔体内，在氮气与氩气体积比为4:1的混合气体中进行离子刻蚀10分钟，该RIE反应离子刻蚀机溅射功率为50毫瓦，经刻蚀的基片表面更加清洁，更接近原子级平整，从而在生长过程中获得优质的界面；
其中，GaAs基片的材料为2英寸的Si掺杂P型（浓度为1×1018cm-3）GaAs（100）为衬底，表面电阻约6欧。
S2、钛酸锶钡溶胶的配制：采用乙酸钡、乙酸锶和钛酸丁酯为起始原料，冰醋酸和乙酰丙酮为溶剂配制钛酸锶钡溶胶，按以下步骤配制：
S21、按照8:2摩尔比称取一定量的乙酸钡（2.0436克）和乙酸锶（0.4294克），加入冰醋酸在120℃下搅拌120分钟使其溶解；
S22、再量取等摩尔比钛酸丁酯（3.5毫升）和乙酰丙酮（1毫升）在60℃下搅拌60分钟充分混合；
S23、将上述步骤S21制得的溶液与步骤S22制得的溶液在50～70℃搅拌混合，得到黄色透明的混合溶液；为了促进上述混合溶液的水解聚合，加入少量的去离子水（含量不超过5%），并用孔径为200nm的PVDF微孔滤膜进行过滤，以除去该溶液中微小颗粒和尘埃，最后加入质量比为2:1的乙二醇甲醚（4克）和乙二醇（2克）溶液将其稀释，最终得到0.01mol/L的钛酸锶钡溶胶溶液，并将钛酸锶钡溶胶溶液放置在5～10℃下进行低温陈化48小时；
S3、甩胶成膜：
将经上述步骤S1表面处理后的砷化镓基片放于匀胶机上，然后将上述步骤S2配制得到的钛酸锶钡溶胶溶液滴加在上述步骤S1表面处理后的所述砷化镓基片上，启动匀胶机带动砷化镓基片转动，在转速3000转/分钟下，甩胶30秒；甩胶结束后，将基片置于培养皿中，用酒精棉将被甩出的钛酸锶钡溶胶擦拭干，放置15分钟，使砷化镓基片上的钛酸锶钡溶胶充分凝胶。
S4、干燥：
将上述步骤S3甩胶后的砷化镓基片置于真空干燥箱中,先在80℃温度下干燥20分钟；然后开启真空泵,在真空条件下，温度为150℃，干燥20分钟，最后自然冷却至室温。
S5、烘烤预处理：
将上述步骤S4制得的砷化镓基片置于马弗炉中,升温至380℃，保温30分钟，自然冷却至室温；
S6、将砷化镓基片放置于石英管中，放在管式炉的恒温区，设置升温工艺参数，整个过程通入含氩气和氧气的保护气体，氩气:氧气体积比为94:6，保护气体的流速为600毫升/分钟；退火温度550～600℃。
其中升温工艺参数具体为：
a.60分钟从室温升至500℃；
b.在500℃条件下保温90分钟；
c.经过15分钟，从550℃升温至600℃，再保温30分钟；
d.自然降温至室温附近。
以上所得的BST/GaAs介电薄膜的微结构和电性能分析运用以下仪器：
RIE反应离子刻蚀机，MRICO公司生产的FA2000Reactive Ion Etching；
X射线衍射，日本理学公司生产；
原子力显微镜，日本SEIKO公司生产的SPA300HV；
阻抗分析仪，美国HP公司生产的HP4284。
下面通过图2到图4所示的样品的结构与性能测试效果图来进一步本发明的可实施性和效果。
图2是经过本发明步骤S6的退火过程生长的BST介电薄膜，与其他退火条件下制备的BST介电薄膜X射线衍射对比图；其中，
（a）为未退火未沉积介电薄膜的GaAs基片XRD图谱，
（b）为纯氧气气氛中600℃退火处理的BST/GaAs样品XRD图谱，
（c）为纯氩气气氛中600℃退火处理的BST/GaAs样品XRD图谱，
（d）为氩气:氧气=94:6气氛中550℃退火处理的BST/GaAs样品XRD图谱；
（a）为未退火未沉积介电薄膜的GaAs基片XRD图谱，由图可见清晰的GaAs（200）的XRD特征峰；（b）为纯氧气气氛中600℃退火处理的BST/GaAs样品XRD图谱，由图可见BST介电薄膜的XRD特征峰（在图中用*标记），说明介电薄膜已结晶，与图（a）上的GaAs（200）XRD特征峰相比，图（b）中GaAs基片XRD特征峰展宽，说明GaAs基片受到破坏，表面被严重氧化；（c）图为为纯氩气气氛中600℃退火处理的BST/GaAs样品XRD图谱，由图可见清晰的GaAs（200）XRD特征峰，但图中未见BST介电薄膜的特征峰，这说明在这种气氛下退火BST介电薄膜为非晶，达不到退火晶化的目的；（d）为氩气:氧气=94:6气氛中550℃退火处理的BST/GaAs样品XRD图谱，由图可见，550℃在氩气氛中退火的BST/GaAs的衍射谱中仅出现BST介电薄膜的衍射峰：BST（100）、BST（110）、BST（111）、BST（200），而且沿（110）方向（晶面取向）的衍射最强烈，说明在GaAs基片上，BST介电薄膜沿（011）方向（晶轴取向）择优取向生长。总而言之，经过本发明制备方法制备的BST介电薄膜具有良好的结晶特性。
图3是本发明经过步骤S6生长成的BST介电薄膜表面局部区域AFM表面形貌图。由图可见介电薄膜表面均匀致密，表面粗糙度为12nm。均匀致密说明介电薄膜电学性能稳定，不易漏电或被击穿。粗糙度反映介电薄膜的平整度，粗糙度越小说明介电薄膜越平整，该样品介电薄膜的粗糙度仅为12nm，说明表面平整，已达到制备微纳电子器件对表面平整度的要求。
图4是本发明经过步骤S6生长成BST介电薄膜/GaAs基片结构的介电常数-频率（C-f）测量曲线。图中横坐标Frequence表示测试BST介电薄膜是所采用的测试频率，纵坐标Dieletric constant表示BST介电薄膜在测试频率下得到的介电常数。由图可见BST介电薄膜在100KHz到10MHz频谱内介电常数稳定，约为340，达到制做金属氧化物半导体场效应晶体管（MOSFET）器件的要求。
由上述图1到图3的所示，可以说明通过本发明的方法在砷化镓基片上制备取向生长的钛酸锶钡介电薄膜的可行性，所得钛酸锶介电薄膜的结晶质量良好，表面平整和介电性能随频率保持稳定，在100KHz-1MHz范围内，介电常数高于250。
实施例二：在砷化镓基片上制备钛酸锶钡介电介电薄膜的步骤如下：
S1、GaAs基片的预处理：同实施例一中步骤S1；
S2、钛酸锶钡溶胶的配制：同实施例一中步骤S2；
S3、甩胶成膜：
将经上述步骤S1表面处理后的砷化镓基片放于匀胶机上，然后将上述步骤S2配制得到的钛酸锶钡溶胶溶液滴加在上述步骤S1表面处理后的所述砷化镓基片上，启动匀胶机带动砷化镓基片转动，在转速2500转/分钟下，甩胶30秒；甩胶结束后，将基片置于培养皿中，用酒精棉将被甩出的钛酸锶钡溶胶擦拭干，放置15分钟，使砷化镓基片上的钛酸锶钡溶胶充分凝胶。
S4、干燥：同实施例一中步骤S4；
S5、烘烤预处理：
将上述步骤S4制得的砷化镓基片置于马弗炉中,升温至350℃，保温30分钟，自然冷却至室温；
S6、将砷化镓基片放置于石英管中，放在管式炉的恒温区，设置升温工艺参数，整个过程通入含氩气和氧气的保护气体，氪气:氧气体积比为90:10，保护气体的流速为600毫升/分钟；退火温度450～580℃；其中升温工艺参数具体为：
a.60分钟从室温升至450℃；
b.在500℃条件下保温90分钟；
c.经过15分钟,从550℃升温至580℃，再保温30分钟；
d.自然降温至室温附近。
经过本发明工艺处理过程制备的BST介电薄膜具有良好的结晶特性，介电薄膜表面平整、均匀致密，在100KHz到10MHz频谱内介电常数稳定，介电常数高于250，达到制做金属氧化物半导体场效应晶体管（MOSFET）器件的要求。可以说明通过本发明的方法在砷化镓基片上制备取向生长的钛酸锶钡介电薄膜的可行性，所得钛酸锶介电薄膜的微观结构和性能均达到了预期效果。
实施例三：在砷化镓基片上制备钛酸锶钡介电薄膜的步骤如下：
S1、GaAs基片的预处理：同实施例一中步骤S1；
S2、钛酸锶钡溶胶的配制：同实施例一中步骤S2；
S3、甩胶成膜：
将经上述步骤S1表面处理后的砷化镓基片放于匀胶机上，然后将上述步骤S2配制得到的钛酸锶钡溶胶溶液滴加在上述步骤S1表面处理后的所述砷化镓基片上，启动匀胶机带动砷化镓基片转动，在转速3500转/分钟下，甩胶30秒；甩胶结束后，将基片置于培养皿中，用酒精棉将被甩出的钛酸锶钡溶胶擦拭干，放置15分钟，使砷化镓基片上的钛酸锶钡溶胶充分凝胶。
S4、干燥：同实施例一中步骤S4；
S5、烘烤预处理：
将上述步骤S4制得的砷化镓基片置于马弗炉中,升温至300℃，保温15分钟，自然冷却至室温；
S6、将砷化镓基片放置于石英管中，放在管式炉的恒温区，设置升温工艺参数，整个过程通入含氩气和氧气的保护气体，氡气:氧气体积比为98:2，保护气体的流速为600毫升/分钟；退火温度500～650℃；其中升温工艺参数具体为：
a.60分钟从室温升至500℃；
b.在500℃条件下保温90分钟；
c.经过15分钟,从500℃升温至650℃，再保温30分钟；
d.自然降温至室温附近。
经过本发明工艺处理过程制备的BST介电薄膜具有良好的结晶特性，介电薄膜表面平整、均匀致密，在100KHz到10MHz频谱内介电常数稳定，介电常数高于250，达到制做金属氧化物半导体场效应晶体管（MOSFET）器件的要求。可以说明通过本发明的方法在砷化镓基片上制备取向生长的钛酸锶钡介电薄膜的可行性，所得钛酸锶介电薄膜的微观结构和性能均达到了预期效果。
上面结合附图对本发明的实施例进行了描述，但是本发明并不局限于上述的具体实施方式，上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本发明的启示下，在不脱离本发明宗旨和权利要求所保护的范围情况下，还可做出很多形式，这些均属于本发明的保护之内。

Claims (7)

1.一种在砷化镓基片上制备钛酸锶钡介电薄膜的化学方法，其特征在于，包括如下步骤：
S1、砷化镓基片的预处理：首先依次用三氯乙烯溶液、丙酮溶液和酒精溶液对砷化镓基片进行超声振荡清洗，然后依次用去离子水和氢氟酸溶液对砷化镓基片进行清洗以除去砷化镓基片表面的氧化层，最后吹干砷化镓基片；
S2、钛酸锶钡溶胶的配制：以乙酸钡、乙酸锶和钛酸丁酯为起始原料，冰醋酸和乙酰丙酮为溶剂配制钛酸锶钡溶胶；
S3、甩胶成膜：将经过上述步骤S1处理的砷化镓基片放在匀胶机上，然后将经过上述步骤S2配制得到的钛酸锶钡溶胶溶液滴加在该砷化镓基片上，进行甩胶；甩胶结束后，将该砷化镓基片置于培养皿中，用酒精棉将被甩出基片的钛酸锶钡溶胶擦拭干，放置至砷化镓基片上的钛酸锶钡溶胶凝固；
S4、干燥：将经上述步骤S3甩胶后的砷化镓基片置于真空干燥箱中进行干燥；
S5、烘烤预处理：将上述步骤S4干燥后的砷化镓基片置于马弗炉中进行烘烤预处理，然后将所述砷化镓基片自然冷却至室温；
S6、退火：将上述步骤S5烘烤预处理后的砷化镓基片放置于石英管中，推送至管式炉的恒温区，在450～650℃下退火150～180分钟，并在整个退火过程中持续通入含惰性气体与氧气的保护气体，且所述含惰性气体与氧气的保护气体通入时的流速为600毫升/分钟，待管式炉的恒温区温度降至室温后，将样品取出，放置于干燥箱中保存。
2.根据权利要求1所述的在砷化镓基片上制备钛酸锶钡介电薄膜的化学方法，其特征在于，所述含惰性气体与氧气的保护气体中，所述惰性气体与氧气的体积比为90:10～98:2。
3.根据权利要求1所述的在砷化镓基片上制备钛酸锶钡介电薄膜的化学方法，其特征在于，所述步骤S1还包括：将吹干的所述砷化镓基片送入RIE反应离子刻蚀机的真空腔体内，在氮气与氩气体积比为4:1的混合气体中进行离子刻蚀。
4.根据权利要求3所述的在砷化镓基片上制备钛酸锶钡介电薄膜的化学方法，其特征在于，所述砷化镓基片在所述RIE反应离子刻蚀机的真空腔体内进行离子刻蚀时的溅射功率为50毫瓦，进行离子刻蚀的持续时间为10分钟。
5.根据权利要求1所述的在砷化镓基片上制备钛酸锶钡介电薄膜的化学方法，其特征在于，所述步骤S2的钛酸锶钡溶胶的配制，按以下步骤配制：
S21、按照8:2摩尔比称取一定量的乙酸钡和乙酸锶，加入冰醋酸加热并充分搅拌使其溶解；
S22、量取等摩尔比钛酸丁酯和乙酰丙酮混合；
S23、将上述步骤S21制得的溶液与步骤S22制得的溶液在50℃～70℃搅拌混合，加入质量比为2:1的乙二醇甲醚和乙二醇溶液将上述混合后的溶液稀释，最终得到0.01摩尔/升的钛酸锶钡溶胶溶液。
6.根据权利要求1所述的在砷化镓基片上制备钛酸锶钡介电薄膜的化学方法，其特征在于，所述步骤S3中，所述砷化镓基片进行甩胶时的转速为2500～3500转/秒，甩胶时间为30秒。
7.根据权利要求1所述的在砷化镓基片上制备钛酸锶钡介电薄膜的化学方法，其特征在于，所述步骤S5中将马弗炉升温至300℃～380℃，并保温15～30分钟。
CN201310377507.4A 2013-08-26 2013-08-26 一种在砷化镓基片上制备钛酸锶钡介电薄膜的化学方法 Active CN104425213B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310377507.4A CN104425213B (zh) 2013-08-26 2013-08-26 一种在砷化镓基片上制备钛酸锶钡介电薄膜的化学方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310377507.4A CN104425213B (zh) 2013-08-26 2013-08-26 一种在砷化镓基片上制备钛酸锶钡介电薄膜的化学方法

Publications (2)

Publication Number Publication Date
CN104425213A CN104425213A (zh) 2015-03-18
CN104425213B true CN104425213B (zh) 2017-09-26

Family

ID=52973904

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310377507.4A Active CN104425213B (zh) 2013-08-26 2013-08-26 一种在砷化镓基片上制备钛酸锶钡介电薄膜的化学方法

Country Status (1)

Country Link
CN (1) CN104425213B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022141239A1 (zh) * 2020-12-30 2022-07-07 深圳清华大学研究院 基于倒序工艺的原子级粗糙表面制备工艺

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6327135B1 (en) * 1992-12-18 2001-12-04 Symetrix Corp Thin film capacitors on gallium arsenide substrate
US5792592A (en) * 1996-05-24 1998-08-11 Symetrix Corporation Photosensitive liquid precursor solutions and use thereof in making thin films
US5942376A (en) * 1997-08-14 1999-08-24 Symetrix Corporation Shelf-stable liquid metal arylketone alcoholate solutions and use thereof in photoinitiated patterning of thin films
CN100401109C (zh) * 2005-03-18 2008-07-09 中国科学院上海技术物理研究所 钛酸锶钡反射膜片及制备方法
CN101717067A (zh) * 2009-11-28 2010-06-02 桂林电子科技大学 钛酸锶钡与多孔硅复合材料及其制备方法
KR20120092184A (ko) * 2009-12-07 2012-08-20 어플라이드 머티어리얼스, 인코포레이티드 도핑된 영역을 세정하고 도핑된 영역 위에 음으로 대전된 패시베이션 층을 형성하는 방법
CN102181833A (zh) * 2011-06-10 2011-09-14 电子科技大学 一种在砷化镓基片上外延生长钛酸锶薄膜的方法

Also Published As

Publication number Publication date
CN104425213A (zh) 2015-03-18

Similar Documents

Publication Publication Date Title
CN102787309B (zh) 一种氧化铝薄膜及制备方法及其应用
CN104609856B (zh) 高度择优取向钛酸铋钠-钛酸钡无铅压电薄膜的制备方法
CN100463859C (zh) 一种垂直生长的氧化锌薄膜的制备工艺
TWI610336B (zh) 一種薄膜的製備方法
CN112080732B (zh) 一种硅集成的bt-bmz薄膜、电容器及其制造方法
CN109411328A (zh) 一种通过掺杂铁降低结晶温度的氧化镓薄膜制备方法
CN101805894B (zh) 一种低温下制备氢化纳米晶态碳化硅薄膜的方法
CN111933519A (zh) 一种非层状二维氧化镓薄膜的制备方法
CN113121221B (zh) 一种高介电性能钛酸铜钙外延薄膜的制备方法
CN104425213B (zh) 一种在砷化镓基片上制备钛酸锶钡介电薄膜的化学方法
CN115231917A (zh) 一种高介电性能的钛酸铜钙薄膜及其制备方法
CN107946459A (zh) 一种氧化物忆阻器的全溶液制备方法
CN103194798B (zh) 一种过渡金属掺杂ZnO基铁磁多晶薄膜及其制备方法
CN101691658A (zh) 一种制备沿c轴取向生长的五氧化二钒薄膜的方法
CN1295759C (zh) 氧气氛下等离子体氧化制备二氧化硅薄膜的方法
CN109721353A (zh) 一种巨介电常数ccto基薄膜材料的制备方法
CN114188362A (zh) 一种特殊结构的soi及其制备方法
CN115084322A (zh) 一种无错配非极性ZnO薄膜的制备方法
CN103872100A (zh) 一种低漏电流半导体薄膜异质结及其制备方法
CN114150296B (zh) 近室温红外成像用稀土锰氧化物薄膜制备方法
CN107012426B (zh) 基于脉冲电子束沉积技术制备钛酸钡纳米铁电薄膜的方法
CN115579424B (zh) 一种柔性铁酸铋薄膜的制备方法
Yang et al. Solution‐Processed Metal Oxide Thin‐Film Transistor at Low Temperature via A Combination Strategy of H2O2‐Inducement Technique and Infrared Irradiation Annealing
CN113690368B (zh) 一种图形化二氧化钒薄膜的制备方法
CN115584478B (zh) 一种低缺陷密度外延薄膜的制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant