CN104393865A - 一种快速启动数字输出缓冲器及其控制方法 - Google Patents

一种快速启动数字输出缓冲器及其控制方法 Download PDF

Info

Publication number
CN104393865A
CN104393865A CN201410386970.XA CN201410386970A CN104393865A CN 104393865 A CN104393865 A CN 104393865A CN 201410386970 A CN201410386970 A CN 201410386970A CN 104393865 A CN104393865 A CN 104393865A
Authority
CN
China
Prior art keywords
switching tube
capacitor array
switched
voltage
clock generator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410386970.XA
Other languages
English (en)
Other versions
CN104393865B (zh
Inventor
陈锋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HANGZHOU GUIXING TECHNOLOGY Co Ltd
Original Assignee
HANGZHOU GUIXING TECHNOLOGY Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HANGZHOU GUIXING TECHNOLOGY Co Ltd filed Critical HANGZHOU GUIXING TECHNOLOGY Co Ltd
Priority to CN201410386970.XA priority Critical patent/CN104393865B/zh
Publication of CN104393865A publication Critical patent/CN104393865A/zh
Priority to PCT/CN2015/086398 priority patent/WO2016019908A1/zh
Application granted granted Critical
Publication of CN104393865B publication Critical patent/CN104393865B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Dc-Dc Converters (AREA)

Abstract

本发明公开了一种快速启动数字输出缓冲器及其控制方法。该数字输出缓冲器包括时序产生器、电容失配探测器、电容阵列控制器、开关电容阵列、电流探测器、电感L、负载电容CL、第一开关管SW1、第二开关管SW2、第三开关管SW3、第四开关管SW4和第五开关管SW5，时序产生器、开关电容阵列、电感L、负载电容CL、第一开关管SW1、第二开关管SW2、第三开关管SW3、第四开关管SW4和第五开关管SW5组成了主电路，电流探测器给主电路提供负反馈，电容失配探测器和电容阵列控制器组成了快速启动开关电容阵列的控制电路。本发明降低了数字输出缓冲器的功耗，启动快速，对于负载电容的变化具有极快的响应能力。

Description

一种快速启动数字输出缓冲器及其控制方法
技术领域
本发明涉及数字输出缓冲器技术领域，尤其涉及一种快速启动数字输出缓冲器及其控制方法。
背景技术
随着传感器的兴起，传感器与主机间有线信号传输情况越来越复杂。在一些超低功耗应用场合，传感器大部分时间都是处于待机状态，只在极短时间内完成一次传感及数据输出。传感器通过数字输出缓冲器将数据输出，随着数字信号频率的上升，数字输出缓冲器对数据进行输出缓冲时需要消耗大量功率。因此，有必要设计一种降低功耗的数字输出缓冲器。
中国专利公开号CN103269217，公开日2013年8月28日，发明的名称为输出缓冲器，该申请案公开了一种输出缓冲器，它包括第一与第二晶体管及自偏压电路，第一晶体管具有控制电极、耦接输出端的输入电极及输出电极，第二晶体管具有控制电极、耦接第一晶体管的输出电极的输入电极及耦接参考电压的输出电极，自偏压电路耦接输出端及第一晶体管的控制电极。其不足之处是，该输出缓冲器的功耗较大。
发明内容
本发明的目的是克服现有数字输出缓冲器功耗较大的技术问题，提供了一种能够降低功耗的快速启动数字输出缓冲器及其控制方法。
为了解决上述问题，本发明采用以下技术方案予以实现：
本发明的一种快速启动数字输出缓冲器，包括时序产生器、电容失配探测器、电容阵列控制器、开关电容阵列、电流探测器、电感L、负载电容CL、第一开关管SW1、第二开关管SW2、第三开关管SW3、第四开关管SW4和第五开关管SW5，所述开关电容阵列的第一导通端与第三开关管SW3的第一导通端、第四开关管SW4的第一导通端和第五开关管SW5的第一导通端电连接，第四开关管SW4的第二导通端与电源VDD电连接，第五开关管SW5的第二导通端与开关电容阵列的第二导通端都接地，第三开关管SW3的第二导通端与电感L一端电连接，电感L另一端与负载电容CL的上极板、第一开关管SW1的第一导通端、第二开关管SW2的第一导通端和电容失配探测器的检测端电连接，所述负载电容CL的下极板和第二开关管SW2的第二导通端都接地，所述第一开关管SW1的第二导通端与电源VDD电连接，电容失配探测器的输出端与电容阵列控制器的输入端电连接，电容阵列控制器还与开关电容阵列的控制端电连接，所述第一开关管SW1的控制端、第二开关管SW2的控制端、第三开关管SW3的控制端、第四开关管SW4的控制端、第五开关管SW5的控制端、电容失配探测器和电流探测器分别与时序产生器电连接，所述电流探测器的两个检测端分别与第三开关管SW3的第一导通端和第二导通端电连接，所述时序产生器的输入端为数字输出缓冲器的信号输入端，所述负载电容CL的上极板为数字输出缓冲器的信号输出端。
在本技术方案中，时序产生器、开关电容阵列、电感L、负载电容CL、第一开关管SW1、第二开关管SW2、第三开关管SW3、第四开关管SW4和第五开关管SW5组成了快速启动数字输出缓冲器的主体电路，其功能是通过控制第一开关管SW1、第二开关管SW2、第三开关管SW3、第四开关管SW4和第五开关管SW5来控制LC振荡把开关电容阵列上的电荷按照输入信号Din无损地搬到负载电容CL上，并把负载电容CL的上极板加强到电源VDD的电压，或者是把CL上的电荷按照输入信号Din无损地搬到开关电容阵列上，并把负载电容CL的上极板加强到地，这样在输出口Dout可以实现从低电平到高电平的转换并加强及从高电平到低电平的转换并加强，实现了从Din到Dout的数据无损缓冲驱动。
第一开关管SW1及第二开关管SW2实现对数字输出口Dout的电平的加强，把Dout维持在低阻的高电平或低阻的低电平上。第四开关管SW4及第五开关管SW5实现对开关电容阵列的第一导通端的电平的加强，把开关电容阵列的第一导通端维持在低阻的高电平或低阻的低电平上。
在输入信号Din从低电平跳变到高电平，再由高电平跳变到低电平的过程中，快速启动数字输出缓冲器工作分为T1、T2、T3和T4四个阶段，时序产生器控制第一开关管SW1、第二开关管SW2、第三开关管SW3、第四开关管SW4和第五开关管SW5工作。
当输入信号Din从低电平跳变到高电平时，进入T1区间，第三开关管SW3导通，第一开关管SW1、第二开关管SW2、第四开关管SW4和第五开关管SW5断开，开关电容阵列中储存的电荷经由第三开关管SW3提供给电感L，由于电感L与负载电容CL组成串联共振电路，负载电容CL由于共振而充入电压，其上极板的电压可以自由振荡到VDD。在T1区间，电感L中的电流从0开始往正向增大，到达峰值后，在负载电容CL上极板的电压振荡到最高点，电感L中电流又回到0。
接着进入T2区间，电感L中的电流回到0点，是T1区间的结束点，同时是T2区间的开始点。第一开关管SW1、第五开关管SW5导通，第二开关管SW2、第三开关管SW3和第四开关管SW4断开，负载电容CL的上极板经由第一开关管SW1加强到VDD，负载电容CL的上极板的电压达到VDD，输出口Dout输出高电平，开关电容阵列的第一导通端经由第五开关管SW5加强到GND，开关电容阵列的第一导通端维持在低电平。
当输入信号Din从高电平跳变到低电平时，进入T3区间，第三开关管SW3导通，第一开关管SW1、第二开关管SW2、第四开关管SW4和第五开关管SW5断开。负载电容CL上的电荷经由电感L，第三开关管SW3被开关电容阵列回收。这一过程，负载电容CL上的电压从VDD自由振荡到0，电感L中的电流从0开始反向增大到最大点，然后又回到0。
接着进入T4区间，电感L中的电流回到0点，是T3区间的结束点，同时是T4区间的开始点。第二开关管SW2和第四开关管SW4导通，第一开关管SW1、第三开关管SW3和第五开关管SW5断开。负载电容CL上极板经由第二开关管SW2加强到GND，输出口Dout输出低电平，开关电容阵列的第一导通端经由第四开关管SW4加强到VDD，开关电容阵列的第一导通端维持在高电平。
电流探测器给主体电路提供负反馈，由于T1阶段和T3阶段需要在电感L中的电流恰好变为0时结束，从而降低功耗，同时避免电感L中残余电流高频振荡产生电路噪声。因此时序产生器控制T1阶段和T3阶段的持续时间很重要。
T1阶段和T3阶段的持续时间相同，都为时间T。时序产生器内预先设有时间T的初始数值，当时序产生器控制第三开关管SW3导通T时间结束，即第三开关管SW3断开时，电流探测器探测到电感L中的残余电流，输出Dcmp值到时序产生器，Dcmp值反应残余电流的方向，或者Dcmp值反应残余电流的方向及大小，时序产生器根据接收到的Dcmp值调整时间T的数值。第三开关管SW3断开时，如果电流探测器检测到有残余电流从电感L流向负载电容CL，则时间T值增大，如果电流探测器检测到有残余电流从负载电容CL流向电感L，则时间T值减小。
电容失配探测器和电容阵列控制器组成了快速启动开关电容阵列的辅助控制电路。在T2区间，当时序产生器控制第三开关管SW3导通T时间结束，即第三开关管SW3断开时，同时在第一开关管SW1、第五开关管SW5导通前，电容失配探测器检测负载电容CL上极板的电压V，比较电压V与电源VDD电压的大小，并将比较结果发送到电容阵列控制器，电容阵列控制器根据接收到的数据控制开关电容阵列内各个开关电容电路的导通和关断。如果电压V等于电源VDD电压，则开关电容阵列内各个开关电容电路的通断状态不变；如果电压V小于电源VDD电压，则调整开关电容阵列内相应开关电容电路的通断状态，使得开关电容阵列的有效电容量Ca增大；如果电压V大于电源VDD电压，则调整开关电容阵列内相应开关电容电路的通断状态，使得开关电容阵列的有效电容量Ca减小。
在T4区间，当时序产生器控制第三开关管SW3导通T时间结束，即第三开关管SW3断开时，同时在第二开关管SW2、第四开关管SW4导通前，电容失配探测器检测负载电容CL上极板的电压V，比较电压V与0的大小，并将比较结果发送到电容阵列控制器，电容阵列控制器根据接收到的数据控制开关电容阵列内各个开关电容电路的导通和关断。如果电压V等于0，则开关电容阵列内各个开关电容电路的通断状态不变；如果电压V小于0，则调整开关电容阵列内相应开关电容电路的通断状态，使得开关电容阵列的有效电容量Ca减小；如果电压V大于0，则调整开关电容阵列内相应开关电容电路的通断状态，使得开关电容阵列的有效电容量Ca增大。
通过实时调整各个开关电容电路的通断状态使开关电容阵列的有效电容量Ca与负载电容CL的电容量匹配，从而不需要使用巨大的储能电容，不用为了电路建立而对巨大的储能电容进行长时间充电，节省了功耗，同时由于对开关电容阵列的充电时间较少使得数字输出缓冲器能够快速启动。
作为优选，所述电容失配探测器包括数据处理模块和电压检测模块，所述电压检测模块的检测端与负载电容CL的上极板电连接，所述电压检测模块的数据输出端与数据处理模块的输入端电连接，所述数据处理模块还分别与时序产生器和电容阵列控制器电连接。电压检测模块检测负载电容CL上极板的电压，数据处理模块对电压检测模块检测到的数据进行处理，并且与时序产生器和电容阵列控制器进行信息交换。
作为优选，所述开关电容阵列包括若干个并联的开关电容电路，所述开关电容电路包括电容器以及受电容阵列控制器控制的开关模块，所述电容器和开关模块串联，所述开关模块的控制端与电容阵列控制器电连接。电容阵列控制器通过每个开关电容电路中的开关模块来控制该开关电容电路的通断，通过控制各个开关电容电路的导通和关断来调整开关电容阵列的有效电容量Ca。
本发明的一种快速启动数字输出缓冲器的控制方法，包括以下步骤：
S1：时序产生器读取输入信号Din，当输入信号Din由低电平跳变至高电平时，则执行步骤S2，当输入信号Din由高电平跳变至低电平时，则执行步骤S4；
S2：时序产生器控制第三开关管SW3导通T时间，控制第一开关管SW1、第二开关管SW2、第四开关管SW4和第五开关管SW5断开T时间；
S3：T时间结束时，时序产生器控制第二开关管SW2、第三开关管SW3和第四开关管SW4断开，控制电容失配探测器检测负载电容CL上极板在第三开关管SW3断开时的电压V，检测完成后，时序产生器控制第一开关管SW1和第五开关管SW5导通，电容失配探测器比较电压V与电源VDD电压的大小，并将比较结果发送到电容阵列控制器，电容阵列控制器根据接收到的数据控制开关电容阵列内各个开关电容电路的导通和关断，使开关电容阵列的有效电容量Ca与负载电容CL的电容量匹配；
S4：时序产生器控制第三开关管SW3导通T时间，控制第一开关管SW1、第二开关管SW2、第四开关管SW4和第五开关管SW5断开T时间；
S5：T时间结束时，时序控制器控制第一开关管SW1、第三开关管SW3和第五开关管SW5断开，控制第二开关管SW2和第四开关管SW4导通；
时序产生器内预先设有时间T的初始数值，当时序产生器控制第三开关管SW3导通T时间结束，即第三开关管SW3断开时，电流探测器探测到电感L中的残余电流，输出Dcmp值到时序产生器，Dcmp值反应残余电流的方向，或者Dcmp值反应残余电流的方向及大小，时序产生器根据接收到的Dcmp值调整时间T的数值。
作为优选，所述时序产生器根据接收到的Dcmp值调整时间T的数值的方法包括以下步骤：时序产生器设有一个与时间值对应的Dsgm值，Dsgm值的初始值对应的时间值为时间T的初始数值，时序产生器对Dsgm值和接收到的Dcmp值进行积分，得到最新的Dsgm值，将该最新的Dsgm值对应的时间值作为时间T的最新数值。
作为优选，所述步骤S3中电容阵列控制器根据接收到的数据控制开关电容阵列内各个开关电容电路的导通和关断的方法包括以下步骤：如果电压V等于电源VDD电压，则开关电容阵列内各个开关电容电路的通断状态不变；如果电压V小于电源VDD电压，则调整开关电容阵列内相应开关电容电路的通断状态，使得开关电容阵列的有效电容量Ca增大；如果电压V大于电源VDD电压，则调整开关电容阵列内相应开关电容电路的通断状态，使得开关电容阵列的有效电容量Ca减小。
作为优选，所述步骤S5包括以下步骤：T时间结束时，时序控制器控制第一开关管SW1、第三开关管SW3和第五开关管SW5断开，电容失配探测器检测负载电容CL上极板在第三开关管SW3断开时的电压V，检测完成后，时序产生器控制第二开关管SW2和第四开关管SW4导通，电容失配探测器比较电压V与0的大小，并将比较结果发送到电容阵列控制器，电容阵列控制器根据接收到的数据控制开关电容阵列内各个开关电容电路的导通和关断，使开关电容阵列的有效电容量Ca与负载电容CL的电容量匹配。
作为优选，所述步骤S5中电容阵列控制器根据接收到的数据控制开关电容阵列内各个开关电容电路的导通和关断的方法包括以下步骤：如果电压V等于0，则开关电容阵列内各个开关电容电路的通断状态不变；如果电压V小于0，则调整开关电容阵列内相应开关电容电路的通断状态，使得开关电容阵列的有效电容量Ca减小；如果电压V大于0，则调整开关电容阵列内相应开关电容电路的通断状态，使得开关电容阵列的有效电容量Ca增大。
本发明的实质性效果是：(1)有效降低了数字输出缓冲器的功耗。(2)启动快速，即刻建立起稳定传输路径，同时对于负载电容的变化具有极快的响应能力。(3)避免电感L中残余电流高频振荡产生电路噪声。(4)采用了电容匹配技术，从传输的第一个数据开始就是有效的，而采用大电容的话，在建立过程中，数据的完整性会得到破坏，要一个很长的时间数据才会有效。(5)由于开关电容阵列内的电容都是小电容，因此可以很方便把开关电容阵列集成到芯片内部。
附图说明
图1是本发明的一种电路原理连接框图；
图2是电容失配探测器的电路原理连接框图；
图3是本发明的一个工作周期的控制信号时序图；
图4是本发明的电容匹配时序图。
图中：1、时序产生器，2、电容失配探测器，3、电容阵列控制器，4、开关电容阵列，5、电流探测器，6、数据处理模块，7、电压检测模块，8、电容器，9、开关模块。
具体实施方式
下面通过实施例，并结合附图，对本发明的技术方案作进一步具体的说明。
实施例：本发明的一种快速启动数字输出缓冲器，如图1所示，包括时序产生器1、电容失配探测器2、电容阵列控制器3、开关电容阵列4、电流探测器5、电感L、负载电容CL、第一开关管SW1、第二开关管SW2、第三开关管SW3、第四开关管SW4和第五开关管SW5，开关电容阵列4的第一导通端与第三开关管SW3的第一导通端、第四开关管SW4的第一导通端和第五开关管SW5的第一导通端电连接，第四开关管SW4的第二导通端与电源VDD电连接，第五开关管SW5的第二导通端与开关电容阵列4的第二导通端都接地，第三开关管SW3的第二导通端与电感L一端电连接，电感L另一端与负载电容CL的上极板、第一开关管SW1的第一导通端、第二开关管SW2的第一导通端和电容失配探测器2的检测端电连接，负载电容CL的下极板和第二开关管SW2的第二导通端都接地，第一开关管SW1的第二导通端与电源VDD电连接，电容失配探测器2的输出端与电容阵列控制器3的输入端电连接，电容阵列控制器3还与开关电容阵列4的控制端电连接，第一开关管SW1的控制端、第二开关管SW2的控制端、第三开关管SW3的控制端、第四开关管SW4的控制端、第五开关管SW5的控制端、电容失配探测器2和电流探测器5分别与时序产生器1电连接，电流探测器5的两个检测端分别与第三开关管SW3的第一导通端和第二导通端电连接，时序产生器1的输入端为数字输出缓冲器的信号输入端，负载电容CL的上极板为数字输出缓冲器的信号输出端。
如图2所示，电容失配探测器2包括数据处理模块6和电压检测模块7，电压检测模块7的检测端与负载电容CL的上极板电连接，电压检测模块7的数据输出端与数据处理模块6的输入端电连接，数据处理模块6还分别与时序产生器1和电容阵列控制器3电连接。数据处理模块6为双向积分器，受时序产生器1控制，电压检测模块7检测负载电容CL上极板的电压，数据处理模块6对电压检测模块7检测到的数据进行处理，并将处理结果发送到电容阵列控制器3。
开关电容阵列4包括若干个并联的开关电容电路，开关电容电路包括电容器8以及受电容阵列控制器3控制的开关模块9，电容器8和开关模块9串联，开关模块9的控制端与电容阵列控制器3电连接。电容阵列控制器3通过每个开关电容电路中的开关模块9来控制该开关电容电路的通断，通过控制各个开关电容电路的导通和关断来调整开关电容阵列4的有效电容量Ca。
时序产生器1、开关电容阵列4、电感L、负载电容CL、第一开关管SW1、第二开关管SW2、第三开关管SW3、第四开关管SW4和第五开关管SW5组成了快速启动数字输出缓冲器的主体电路，其功能是通过控制第一开关管SW1、第二开关管SW2、第三开关管SW3、第四开关管SW4和第五开关管SW5来控制LC振荡把开关电容阵列4上的电荷按照输入信号Din无损地搬到负载电容CL上，并把负载电容CL的上极板加强到电源VDD的电压，或者是把CL上的电荷按照输入信号Din无损地搬到开关电容阵列4上，并把负载电容CL的上极板加强到地，这样在输出口Dout可以实现从低电平到高电平的转换并加强及从高电平到低电平的转换并加强，实现了从Din到Dout的数据无损缓冲驱动。
第一开关管SW1及第二开关管SW2实现对数字输出口Dout的电平的加强，把Dout维持在低阻的高电平或低阻的低电平上。第四开关管SW4及第五开关管SW5实现对开关电容阵列4的第一导通端的电平的加强，把开关电容阵列4的第一导通端维持在低阻的高电平或低阻的低电平上。
如图3所示，在输入信号Din从低电平跳变到高电平，再由高电平跳变到低电平的过程中，快速启动数字输出缓冲器工作分为T1、T2、T3和T4四个阶段，时序产生器1控制第一开关管SW1、第二开关管SW2、第三开关管SW3、第四开关管SW4和第五开关管SW5工作。
当输入信号Din从低电平跳变到高电平时，进入T1区间，第三开关管SW3导通，第一开关管SW1、第二开关管SW2、第四开关管SW4和第五开关管SW5断开，开关电容阵列4中储存的电荷经由第三开关管SW3提供给电感L，由于电感L与负载电容CL组成串联共振电路，负载电容CL由于共振而充入电压，其上极板的电压可以自由振荡到VDD。在T1区间，电感L中的电流从0开始往正向增大，到达峰值后，在负载电容CL上极板的电压振荡到最高点，电感L中电流又回到0。
接着进入T2区间，电感L中的电流回到0点，是T1区间的结束点，同时是T2区间的开始点。第一开关管SW1、第五开关管SW5导通，第二开关管SW2、第三开关管SW3和第四开关管SW4断开，负载电容CL的上极板经由第一开关管SW1加强到VDD，负载电容CL的上极板的电压达到VDD，输出口Dout输出高电平，开关电容阵列4的第一导通端经由第五开关管SW5加强到GND，开关电容阵列4的第一导通端维持在低电平。
当输入信号Din从高电平跳变到低电平时，进入T3区间，第三开关管SW3导通，第一开关管SW1、第二开关管SW2、第四开关管SW4和第五开关管SW5断开。负载电容CL上的电荷经由电感L，第三开关管SW3被开关电容阵列4回收。这一过程，负载电容CL上的电压从VDD自由振荡到0，电感L中的电流从0开始反向增大到最大点，然后又回到0。
接着进入T4区间，电感L中的电流回到0点，是T3区间的结束点，同时是T4区间的开始点。第二开关管SW2和第四开关管SW4导通，第一开关管SW1、第三开关管SW3和第五开关管SW5断开。负载电容CL上极板经由第二开关管SW2加强到GND，输出口Dout输出低电平，开关电容阵列4的第一导通端经由第四开关管SW4加强到VDD，开关电容阵列4的第一导通端维持在高电平。
电流探测器5给主体电路提供负反馈，由于T1阶段和T3阶段需要在电感L中的电流恰好变为0时结束，从而降低功耗，同时避免电感L中残余电流高频振荡产生电路噪声。因此时序产生器1控制T1阶段和T3阶段的持续时间很重要。
T1阶段和T3阶段的持续时间相同，都为时间T。时序产生器1内预先设有时间T的初始数值，当时序产生器控制第三开关管SW3导通T时间结束，即第三开关管SW3断开时，电流探测器5探测到电感L中的残余电流，输出Dcmp值到时序产生器，Dcmp值反应残余电流的方向，或者Dcmp值反应残余电流的方向及大小，时序产生器1根据接收到的Dcmp值调整时间T的数值。第三开关管SW3断开时，如果电流探测器5检测到有残余电流从电感L流向负载电容CL，则时间T值增大，如果电流探测器5检测到有残余电流从负载电容CL流向电感L，则时间T值减小。
电容失配探测器2和电容阵列控制器3组成了快速启动开关电容阵列4的辅助控制电路。开关电容阵列4包括电容器C1、C2……Cn，电容器Cn的电容量Cn＝A×2n-1，n＝1，2，3……，A为常数。
如图4所示，在T2区间，当时序产生器1控制第三开关管SW3导通T时间结束，即第三开关管SW3断开时，同时在第一开关管SW1、第五开关管SW5导通前，电压检测模块7检测负载电容CL上极板的电压V，数据处理模块6比较电压V与电源VDD电压的大小，并将比较结果发送到电容阵列控制器3，电容阵列控制器3根据接收到的数据控制开关电容阵列4内各个开关电容电路的导通和关断。如果电压V等于电源VDD电压，数据处理模块6输出到电容阵列控制器3的数值Ctrl保持不变，则开关电容阵列4内各个开关电容电路的通断状态不变，有效电容量Ca保持不变；如果电压V小于电源VDD电压，数据处理模块6输出到电容阵列控制器3的数值Ctrl增大，则调整开关电容阵列4内相应开关电容电路的通断状态，有效电容量Ca增大；如果电压V大于电源VDD电压，数据处理模块6输出到电容阵列控制器3的数值Ctrl减小，则调整开关电容阵列4内相应开关电容电路的通断状态，有效电容量Ca减小。
当时序产生器1控制第三开关管SW3导通T时间结束，即第三开关管SW3断开时，同时在第二开关管SW2、第四开关管SW4导通前，电压检测模块7检测负载电容CL上极板的电压V，数据处理模块6比较电压V与0的大小，并将比较结果发送到电容阵列控制器3，电容阵列控制器3根据接收到的数据控制开关电容阵列4内各个开关电容电路的导通和关断。如果电压V等于0，数据处理模块6输出到电容阵列控制器3的数值Ctrl保持不变，则开关电容阵列4内各个开关电容电路的通断状态不变，有效电容量Ca保持不变；如果电压V小于0，数据处理模块6输出到电容阵列控制器3的数值Ctrl减小，则调整开关电容阵列4内相应开关电容电路的通断状态，有效电容量Ca减小；如果电压V大于0，数据处理模块6输出到电容阵列控制器3的数值Ctrl增大，则调整开关电容阵列4内相应开关电容电路的通断状态，有效电容量Ca增大。
通过实时调整各个开关电容电路的通断状态使开关电容阵列4的有效电容量Ca与负载电容CL的电容量匹配，从而不需要使用巨大的储能电容，不用为了电路建立而对巨大的储能电容进行长时间充电，节省了功耗，同时由于对开关电容阵列4的充电时间较少使得数字输出缓冲器能够快速启动。
本发明的一种快速启动数字输出缓冲器的控制方法，适用于上述的一种快速启动数字输出缓冲器，包括以下步骤：
S1：时序产生器读取输入信号Din，当输入信号Din由低电平跳变至高电平时，则执行步骤S2，当输入信号Din由高电平跳变至低电平时，则执行步骤S4；
S2：时序产生器控制第三开关管SW3导通T时间，控制第一开关管SW1、第二开关管SW2、第四开关管SW4和第五开关管SW5断开T时间；
开关电容阵列中储存的电荷经由第三开关管SW3提供给电感L，由于电感L与负载电容CL组成串联共振电路，负载电容CL由于共振而充入电压，其上极板的电压可以自由振荡到VDD。这一过程，电感L中的电流从0开始往正向增大，到达峰值后，在负载电容CL上极板的电压振荡到最高点，电感L中电流又回到0。
S3：T时间结束时，时序产生器控制第二开关管SW2、第三开关管SW3和第四开关管SW4断开，控制电容失配探测器检测负载电容CL上极板在第三开关管SW3断开时的电压V，检测完成后，时序产生器控制第一开关管SW1和第五开关管SW5导通，电容失配探测器比较电压V与电源VDD电压的大小，并将比较结果发送到电容阵列控制器，电容阵列控制器根据接收到的数据控制开关电容阵列内各个开关电容电路的导通和关断，使开关电容阵列的有效电容量Ca与负载电容CL的电容量匹配；
负载电容CL的上极板经由第一开关管SW1加强到VDD，负载电容CL的上极板的电压达到VDD，输出口Dout输出高电平，开关电容阵列的第一导通端经由第五开关管SW5加强到GND，开关电容阵列的第一导通端维持在低电平。
S4：时序产生器控制第三开关管SW3导通T时间，控制第一开关管SW1、第二开关管SW2、第四开关管SW4和第五开关管SW5断开T时间；
负载电容CL上的电荷经由电感L，第三开关管SW3被开关电容阵列4回收。这一过程，负载电容CL上的电压从VDD自由振荡到0，电感L中的电流从0开始反向增大到最大点，然后又回到0。
S5：T时间结束时，时序控制器控制第一开关管SW1、第三开关管SW3和第五开关管SW5断开，电容失配探测器检测负载电容CL上极板在第三开关管SW3断开时的电压V，检测完成后，时序产生器控制第二开关管SW2和第四开关管SW4导通，电容失配探测器比较电压V与0的大小，并将比较结果发送到电容阵列控制器，电容阵列控制器根据接收到的数据控制开关电容阵列内各个开关电容电路的导通和关断，使开关电容阵列的有效电容量Ca与负载电容CL的电容量匹配；
负载电容CL上极板经由第二开关管SW2加强到GND，输出口Dout输出低电平，开关电容阵列的第一导通端经由第四开关管SW4加强到VDD，开关电容阵列的第一导通端维持在高电平。
时序产生器内预先设有时间T的初始数值，当时序产生器控制第三开关管SW3导通T时间结束，即第三开关管SW3断开时，电流探测器探测到电感L中的残余电流，输出Dcmp值到时序产生器，Dcmp值反应残余电流的方向，或者Dcmp值反应残余电流的方向及大小，时序产生器根据接收到的Dcmp值调整时间T的数值。
第三开关管SW3断开时，如果电流探测器检测到有残余电流从电感L流向负载电容CL，则时间T值增大，如果电流探测器检测到有残余电流从负载电容CL流向电感L，则时间T值减小。
时序产生器根据接收到的Dcmp值调整时间T的数值包括以下步骤：时序产生器设有一个与时间值对应的Dsgm值，Dsgm值的初始值对应的时间值为时间T的初始数值，时序产生器对Dsgm值和接收到的Dcmp值进行积分，得到最新的Dsgm值，将该最新的Dsgm值对应的时间值作为时间T的最新数值。
步骤S3中电容阵列控制器根据接收到的数据控制开关电容阵列内各个开关电容电路的导通和关断的方法包括以下步骤：如果电压V等于电源VDD电压，则开关电容阵列内各个开关电容电路的通断状态不变；如果电压V小于电源VDD电压，则调整开关电容阵列内相应开关电容电路的通断状态，使得开关电容阵列的有效电容增大；如果电压V大于电源VDD电压，则调整开关电容阵列内相应开关电容电路的通断状态，使得开关电容阵列的有效电容减小。
步骤S5中电容阵列控制器根据接收到的数据控制开关电容阵列内各个开关电容电路的导通和关断的方法包括以下步骤：如果电压V等于0，则开关电容阵列内各个开关电容电路的通断状态不变；如果电压V小于0，则调整开关电容阵列内相应开关电容电路的通断状态，使得开关电容阵列的有效电容减小；如果电压V大于0，则调整开关电容阵列内相应开关电容电路的通断状态，使得开关电容阵列的有效电容增大。

Claims (8)

1.一种快速启动数字输出缓冲器，其特征在于：包括时序产生器(1)、电容失配探测器(2)、电容阵列控制器(3)、开关电容阵列(4)、电流探测器(5)、电感L、负载电容CL、第一开关管SW1、第二开关管SW2、第三开关管SW3、第四开关管SW4和第五开关管SW5，所述开关电容阵列(4)的第一导通端与第三开关管SW3的第一导通端、第四开关管SW4的第一导通端和第五开关管SW5的第一导通端电连接，第四开关管SW4的第二导通端与电源VDD电连接，第五开关管SW5的第二导通端与开关电容阵列(4)的第二导通端都接地，第三开关管SW3的第二导通端与电感L一端电连接，电感L另一端与负载电容CL的上极板、第一开关管SW1的第一导通端、第二开关管SW2的第一导通端和电容失配探测器(3)的检测端电连接，所述负载电容CL的下极板和第二开关管SW2的第二导通端都接地，所述第一开关管SW1的第二导通端与电源VDD电连接，电容失配探测器(2)的输出端与电容阵列控制器(3)的输入端电连接，电容阵列控制器(3)还与开关电容阵列(4)的控制端电连接，所述第一开关管SW1的控制端、第二开关管SW2的控制端、第三开关管SW3的控制端、第四开关管SW4的控制端、第五开关管SW5的控制端、电容失配探测器(2)和电流探测器(5)分别与时序产生器(1)电连接，所述电流探测器(5)的两个检测端分别与第三开关管SW3的第一导通端和第二导通端电连接，所述时序产生器(1)的输入端为数字输出缓冲器的信号输入端，所述负载电容CL的上极板为数字输出缓冲器的信号输出端。
2.根据权利要求1所述的一种快速启动数字输出缓冲器，其特征在于：所述电容失配探测器(2)包括数据处理模块(6)和电压检测模块(7)，所述电压检测模块(7)的检测端与负载电容CL的上极板电连接，所述电压检测模块(7)的数据输出端与数据处理模块(6)的输入端电连接，所述数据处理模块(6)还分别与时序产生器(1)和电容阵列控制器(3)电连接。
3.根据权利要求1或2所述的一种快速启动数字输出缓冲器，其特征在于：所述开关电容阵列(4)包括若干个并联的开关电容电路，所述开关电容电路包括电容器(8)以及受电容阵列控制器(3)控制的开关模块(9)，所述电容器(8)和开关模块(9)串联，所述开关模块(9)的控制端与电容阵列控制器(3)电连接。
4.一种快速启动数字输出缓冲器的控制方法，其特征在于，包括以下步骤：
S1：时序产生器读取输入信号Din，当输入信号Din由低电平跳变至高电平时，则执行步骤S2，当输入信号Din由高电平跳变至低电平时，则执行步骤S4；
S2：时序产生器控制第三开关管SW3导通T时间，控制第一开关管SW1、第二开关管SW2、第四开关管SW4和第五开关管SW5断开T时间；
S3：T时间结束时，时序产生器控制第二开关管SW2、第三开关管SW3和第四开关管SW4断开，控制电容失配探测器检测负载电容CL上极板在第三开关管SW3断开时的电压V，检测完成后，时序产生器控制第一开关管SW1和第五开关管SW5导通，电容失配探测器比较电压V与电源VDD电压的大小，并将比较结果发送到电容阵列控制器，电容阵列控制器根据接收到的数据控制开关电容阵列内各个开关电容电路的导通和关断，使开关电容阵列的有效电容量Ca与负载电容CL的电容量匹配；
S4：时序产生器控制第三开关管SW3导通T时间，控制第一开关管SW1、第二开关管SW2、第四开关管SW4和第五开关管SW5断开T时间；
S5：T时间结束时，时序控制器控制第一开关管SW1、第三开关管SW3和第五开关管SW5断开，控制第二开关管SW2和第四开关管SW4导通；
时序产生器内预先设有时间T的初始数值，当时序产生器控制第三开关管SW3导通T时间结束，即第三开关管SW3断开时，电流探测器探测到电感L中的残余电流，输出Dcmp值到时序产生器，Dcmp值反应残余电流的方向，或者Dcmp值反应残余电流的方向及大小，时序产生器根据接收到的Dcmp值调整时间T的数值。
5.根据权利要求4所述的一种快速启动数字输出缓冲器的控制方法，其特征在于，所述时序产生器根据接收到的Dcmp值调整时间T的数值的方法包括以下步骤：时序产生器设有一个与时间值对应的Dsgm值，Dsgm值的初始值对应的时间值为时间T的初始数值，时序产生器对Dsgm值和接收到的Dcmp值进行积分，得到最新的Dsgm值，将该最新的Dsgm值对应的时间值作为时间T的最新数值。
6.根据权利要求4或5所述的一种快速启动数字输出缓冲器的控制方法，其特征在于，所述步骤S3中电容阵列控制器根据接收到的数据控制开关电容阵列内各个开关电容电路的导通和关断的方法包括以下步骤：如果电压V等于电源VDD电压，则开关电容阵列内各个开关电容电路的通断状态不变；如果电压V小于电源VDD电压，则调整开关电容阵列内相应开关电容电路的通断状态，使得开关电容阵列的有效电容量Ca增大；如果电压V大于电源VDD电压，则调整开关电容阵列内相应开关电容电路的通断状态，使得开关电容阵列的有效电容量Ca减小。
7.根据权利要求4或5所述的一种快速启动数字输出缓冲器的控制方法，其特征在于，所述步骤S5包括以下步骤：T时间结束时，时序控制器控制第一开关管SW1、第三开关管SW3和第五开关管SW5断开，电容失配探测器检测负载电容CL上极板在第三开关管SW3断开时的电压V，检测完成后，时序产生器控制第二开关管SW2和第四开关管SW4导通，电容失配探测器比较电压V与0的大小，并将比较结果发送到电容阵列控制器，电容阵列控制器根据接收到的数据控制开关电容阵列内各个开关电容电路的导通和关断，使开关电容阵列的有效电容量Ca与负载电容CL的电容量匹配。
8.根据权利要求7所述的一种快速启动数字输出缓冲器的控制方法，其特征在于，所述步骤S5中电容阵列控制器根据接收到的数据控制开关电容阵列内各个开关电容电路的导通和关断的方法包括以下步骤：如果电压V等于0，则开关电容阵列内各个开关电容电路的通断状态不变；如果电压V小于0，则调整开关电容阵列内相应开关电容电路的通断状态，使得开关电容阵列的有效电容量Ca减小；如果电压V大于0，则调整开关电容阵列内相应开关电容电路的通断状态，使得开关电容阵列的有效电容量Ca增大。
CN201410386970.XA 2014-08-07 2014-08-07 一种快速启动数字输出缓冲器及其控制方法 Active CN104393865B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201410386970.XA CN104393865B (zh) 2014-08-07 2014-08-07 一种快速启动数字输出缓冲器及其控制方法
PCT/CN2015/086398 WO2016019908A1 (zh) 2014-08-07 2015-08-07 一种快速启动数字输出缓冲器及其控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410386970.XA CN104393865B (zh) 2014-08-07 2014-08-07 一种快速启动数字输出缓冲器及其控制方法

Publications (2)

Publication Number Publication Date
CN104393865A true CN104393865A (zh) 2015-03-04
CN104393865B CN104393865B (zh) 2017-07-18

Family

ID=52611714

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410386970.XA Active CN104393865B (zh) 2014-08-07 2014-08-07 一种快速启动数字输出缓冲器及其控制方法

Country Status (2)

Country Link
CN (1) CN104393865B (zh)
WO (1) WO2016019908A1 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016019908A1 (zh) * 2014-08-07 2016-02-11 王玮冰 一种快速启动数字输出缓冲器及其控制方法
CN106033962A (zh) * 2015-03-11 2016-10-19 杭州硅星科技有限公司 具有直流电源功能的数据发送器及数据发送方法
CN106033950A (zh) * 2015-03-11 2016-10-19 杭州硅星科技有限公司 多路快速数据发送器及数据发送方法
CN106033949A (zh) * 2015-03-11 2016-10-19 杭州硅星科技有限公司 快速数据发送器及数据发送方法
CN106647915A (zh) * 2016-12-05 2017-05-10 清华大学 一种采用数字电路补偿电容的低压差线性稳压器
CN106774588A (zh) * 2016-12-05 2017-05-31 清华大学 一种采用模拟电路补偿电容的低压差线性稳压器
CN112803930A (zh) * 2020-12-30 2021-05-14 合肥市芯海电子科技有限公司 边沿调节电路、集成电路以及电子设备

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112332649B (zh) * 2019-08-05 2023-10-31 无锡旭康微电子有限公司 电源切换电路及其控制方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0529914A (ja) * 1991-07-25 1993-02-05 Nec Corp 出力バツフア回路
CN1557047A (zh) * 2002-05-31 2004-12-22 索尼株式会社 模拟缓冲电路、显示设备和便携式终端
CN101162568A (zh) * 2006-10-10 2008-04-16 统宝光电股份有限公司 模拟缓冲器及其补偿操作方法和具有模拟缓冲器的显示器
US20110204930A1 (en) * 2010-02-24 2011-08-25 Texas Instruments Incorporated Source follower input buffer
CN102638221A (zh) * 2012-04-26 2012-08-15 南京航空航天大学 用于大功率高速电动机控制的前端Buck变换器无损缓冲电路

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1232038C (zh) * 2002-03-20 2005-12-14 威盛电子股份有限公司 可降低电源/接地弹跳噪声的输出缓冲器及其方法
JP2010193246A (ja) * 2009-02-19 2010-09-02 Seiko Instruments Inc 出力バッファ回路
CN103546140B (zh) * 2012-07-16 2017-05-03 联咏科技股份有限公司 输出缓冲器
US9018986B2 (en) * 2013-01-21 2015-04-28 Via Technologies, Inc. Output buffers
CN104393865B (zh) * 2014-08-07 2017-07-18 杭州硅星科技有限公司 一种快速启动数字输出缓冲器及其控制方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0529914A (ja) * 1991-07-25 1993-02-05 Nec Corp 出力バツフア回路
CN1557047A (zh) * 2002-05-31 2004-12-22 索尼株式会社 模拟缓冲电路、显示设备和便携式终端
CN101162568A (zh) * 2006-10-10 2008-04-16 统宝光电股份有限公司 模拟缓冲器及其补偿操作方法和具有模拟缓冲器的显示器
US20110204930A1 (en) * 2010-02-24 2011-08-25 Texas Instruments Incorporated Source follower input buffer
CN102638221A (zh) * 2012-04-26 2012-08-15 南京航空航天大学 用于大功率高速电动机控制的前端Buck变换器无损缓冲电路

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016019908A1 (zh) * 2014-08-07 2016-02-11 王玮冰 一种快速启动数字输出缓冲器及其控制方法
CN106033962A (zh) * 2015-03-11 2016-10-19 杭州硅星科技有限公司 具有直流电源功能的数据发送器及数据发送方法
CN106033950A (zh) * 2015-03-11 2016-10-19 杭州硅星科技有限公司 多路快速数据发送器及数据发送方法
CN106033949A (zh) * 2015-03-11 2016-10-19 杭州硅星科技有限公司 快速数据发送器及数据发送方法
CN106033962B (zh) * 2015-03-11 2019-01-04 杭州硅星科技有限公司 具有直流电源功能的数据发送器及数据发送方法
CN106033949B (zh) * 2015-03-11 2019-06-28 杭州硅星科技有限公司 快速数据发送器及数据发送方法
CN106647915A (zh) * 2016-12-05 2017-05-10 清华大学 一种采用数字电路补偿电容的低压差线性稳压器
CN106774588A (zh) * 2016-12-05 2017-05-31 清华大学 一种采用模拟电路补偿电容的低压差线性稳压器
CN112803930A (zh) * 2020-12-30 2021-05-14 合肥市芯海电子科技有限公司 边沿调节电路、集成电路以及电子设备

Also Published As

Publication number Publication date
WO2016019908A1 (zh) 2016-02-11
CN104393865B (zh) 2017-07-18

Similar Documents

Publication Publication Date Title
CN104393865A (zh) 一种快速启动数字输出缓冲器及其控制方法
CN101662271B (zh) 一种开关电容电路及其负反馈电路
CN103401406B (zh) 用于dc-dc转换器轻负载跳脉冲模式的纹波减小电路
WO2019076280A1 (zh) 一种开关电容变换电路、充电控制***及控制方法
CN104319996A (zh) 一种具有高精度电流检测的同步整流降压转换器芯片
CN103731031A (zh) 电源及电源调压方法
TWI629862B (zh) 功率轉換電路及其操作方法
CN108365750B (zh) 具有抗振铃模块电路的Buck型DC/DC转换器电路
US7851941B2 (en) Method and system for a multiple output capacitive buck/boost converter
CN2884287Y (zh) 一种电流源或电压源的启动电路
CN107947539B (zh) 开关电源驱动供电电路及开关电源
KR102519512B1 (ko) 무선 충전 수신 회로, 제어 방법, 및 단말 장치
CN110311562A (zh) 一种直流-直流变换器
CN103825451A (zh) 直流转换电路
CN104184319A (zh) 电荷泵电路及其控制电路及控制方法
TW201723718A (zh) 用於能量採集設備之功率最佳化裝置及方法
TW201521345A (zh) 電子系統、電壓轉換電路及其電壓轉換方法
TW201705661A (zh) 電源供應模組與其電源供應方法
CN203951440U (zh) 晶体振荡器
CN103279162B (zh) 基于流水线adc的低功耗基准电压缓冲器
CN203014666U (zh) 快速启动栅极驱动装置及其控制模块
CN110109501A (zh) 负载跳变快速响应电路及快速响应方法
CN103631298A (zh) 线性稳压源
CN104038156A (zh) 晶体振荡器
CN103683914B (zh) 电源转换器及其操作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant