CN104393763A - 用于调节电源变换***的***和方法 - Google Patents

用于调节电源变换***的***和方法 Download PDF

Info

Publication number
CN104393763A
CN104393763A CN201410729533.3A CN201410729533A CN104393763A CN 104393763 A CN104393763 A CN 104393763A CN 201410729533 A CN201410729533 A CN 201410729533A CN 104393763 A CN104393763 A CN 104393763A
Authority
CN
China
Prior art keywords
signal
input signal
threshold
controller
moment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410729533.3A
Other languages
English (en)
Other versions
CN104393763B (zh
Inventor
曹亚明
夏正兰
林元
罗强
方烈义
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
On Bright Electronics Shanghai Co Ltd
Original Assignee
On Bright Electronics Shanghai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by On Bright Electronics Shanghai Co Ltd filed Critical On Bright Electronics Shanghai Co Ltd
Priority to CN201410729533.3A priority Critical patent/CN104393763B/zh
Priority to TW104101330A priority patent/TWI589110B/zh
Priority to US14/602,944 priority patent/US9595874B2/en
Publication of CN104393763A publication Critical patent/CN104393763A/zh
Priority to US15/204,324 priority patent/US10411604B2/en
Priority to US15/353,426 priority patent/US10411605B2/en
Application granted granted Critical
Publication of CN104393763B publication Critical patent/CN104393763B/zh
Priority to US15/665,264 priority patent/US10622902B2/en
Priority to US15/719,283 priority patent/US10622903B2/en
Priority to US16/503,916 priority patent/US11588405B2/en
Priority to US16/786,372 priority patent/US11764684B2/en
Priority to US16/787,869 priority patent/US11581815B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33507—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Power Conversion In General (AREA)
  • Dc-Dc Converters (AREA)

Abstract

本发明公开了一种用于调节电源变换***的***和方法。一种用于调节电源变换***的***控制器包括第一控制器端子和第二控制器端子。此外，该***控制器被配置为在第一控制器端子接收输入信号，并且至少部分基于该输入信号，在第二控制器端子生成驱动信号以接通或关断晶体管从而影响与电源变换***的次级绕组相关联的电流。此外，该***控制器还被配置为确定该输入信号在第一时刻是否大于第一阈值，响应于该输入信号被确定为在第一时刻大于第一阈值，确定该输入信号在第二时刻是否小于第二阈值。

Description

用于调节电源变换***的***和方法
技术领域
本发明针对集成电路。更具体地，本发明提供了具有输出检测和同步整流机制的***和方法。仅作为示例，本发明已被应用于电源变换***。但应认识到，本发明具有更广泛的适用范围。
背景技术
图1是示出了传统反激式电源变换***的简化图。该电源变换***100包括：初级绕组110、次级绕组112、功率开关120、电流感测电阻器122、整流二极管124、电容器126、隔离反馈组件128、以及控制器102。控制器102包括：欠压锁定组件104、脉冲宽度调制发生器106、栅极驱动器108、前沿消隐(LEB)组件116、以及过流保护(OCP)组件114。例如，功率开关120是双极型晶体管。在另一示例中，功率开关120是场效应晶体管。
电源变换***100实现了包括初级绕组110和次级绕组112的变压器以使初级侧上的AC输入电压190和次级侧上的输出电压192相隔离。隔离反馈组件128处理关于输出电压192的信息并生成反馈信号136。控制器102接收反馈信号136并生成栅极驱动信号(Gate)130，以接通和关断开关120，从而调节输出电压192。例如，隔离反馈组件128包括：误差放大器、补偿网络、和光耦合器。
虽然反激式电源变换***100可被用于输出电压调节，但是在没有高成本的附加电路的情况下，电源变换***100经常不能获得好的输出电流控制。此外，在次级侧中所需的输出电流感测电阻器通常降低了电源变换***100的效率。
图2(A)是示出了另一传统反激式电源变换***的简化图。该电源变换***200包括：***控制器202、初级绕组210、次级绕组212、辅助绕组214、功率开关220、电流感测电阻器230、两个整流二极管260和262、两个电容器264和266、以及两个电阻器268和270。例如，功率开关220是双极型晶体管。在另一示例中，功率开关220是MOS晶体管。
关于输出电压250的信息可通过辅助绕组214提取以便调节输出电压250。当功率开关220闭合(例如，接通)时，能量被存储在包括初级绕组210和次级绕组212的变压器中。然后，当功率开关220断开(例如，关断)时，存储的能量被释放到次级侧，并且辅助绕组214的电压映射次级侧上的输出电压。***控制器202接收指示流过初级绕组210的初级电流276的电流感测信号272，和关于次级侧的退磁过程的反馈信号274。例如，开关220的开关周期包括开关220闭合(例如，接通)的接通时间段和开关220断开(例如，关断)的关断时间段。
图2(B)是以断续传导模式(DCM)操作的反激式电源变换***200的简化传统时序图。波形292将辅助绕组214的电压254表示为时间的函数，而波形294将流过次级绕组212的第二电流278表示为时间的函数。
例如，如图2(B)所示，开关220的开关周期Ts开始于时刻t0，结束于时刻t3，接通时间段Ton开始于时刻t0，结束于时刻t1，退磁时段Tdemag开始于时刻t1，结束于时刻t2，关断时间段Toff开始于时刻t1，结束于时刻t3。在另一示例中，t0≤t1≤t2≤t3。在DCM中，关断时间段Toff大大长于退磁时段Tdemag。
在退磁时段Tdemag期间，开关220保持断开，初级电流276保持在低值(例如，接近零)。次级电流278从值296(例如，在t1处)下降，如波形294所示。退磁过程在次级电流278具有低值298(例如，接近零)的时刻t2结束。次级电流278在开关周期的剩余部分保持在值298处。下一个开关周期直到退磁过程完成之后的一段时间(例如，在t3处)才开始。
如图1和图2(A)所示，电源变换***100和电源变换***200的每个电源变换***在次级侧使用整流二极管(例如，图1中的二极管124和图2中的二极管260)来整流。整流二极管的正向电压通常在0.3V-0.8V的范围内。该正向电压在操作中经常导致显著的功率损耗，从而导致电源变换***的低效。例如，当电源变换***具有5V/1A的输出电平时，具有0.3V-0.4V的正向电压的整流二极管在满载(例如，1A)下导致大约0.3W-0.4W的功率损耗。***效率的降低大约是4％-6％。
此外，为了使电源变换***200获得较低的待机功率损耗，开关频率经常保持较低以降低无载或轻载条件下的开关损耗。但是，当电源变换***200从无载/轻载条件变为满载条件时，输出电压250可能突然下降，并且该电压下降可能不会被***控制器202立刻检测到，因为***控制器202只在每个开关周期的退磁过程中能够经常检测输出电压。因此，电源变换***200的动态性能在无载/轻载条件下的低开关频率处经常不能令人满意。例如，电源变换***200具有5V/1A的输出电平，并且输出电容器264具有1000μF的电容。在无载/轻载条件下，开关频率是1kHz，对应于1ms的开关周期。如果输出负载从无载/轻载条件(例如，0A)变为满载条件(例如，1A)，则输出电压250下降1V(例如，从5V到4V)，这在某些应用中经常是不能接受的。
因此，提高用于电源变换***的整流和输出检测的技术是高度渴求的。
发明内容
本发明针对集成电路。更具体地，本发明提供了具有输出检测和同步整流机制的***和方法。仅作为示例，本发明已被应用于电源变换***。但应认识到，本发明具有更广泛的适用范围。
根据一个实施例，用于调节电源变换***的***控制器包括第一控制器端子和第二控制器端子。该***控制器被配置为在第一控制器端子接收至少输入信号，并且基于至少与该输入信号相关联的信息，在第二控制器端子生成栅极驱动信号以接通或关断晶体管从而影响与电源变换***的次级绕组相关联的电流。该***控制器还被配置为：如果输入信号大于第一阈值，则生成处于第一逻辑电平的栅极驱动信号以关断晶体管，而如果输入信号从大于第二阈值的第一值变为小于第二阈值的第二值，则将栅极驱动信号从第一逻辑电平变为第二逻辑电平以接通晶体管。
根据另一实施例，用于调节电源变换***的***控制器包括第一控制器端子和第二控制器端子。该***控制器被配置为在第一控制器端子接收至少输入信号，该输入信号正比于与电源变换***的次级绕组相关联的输出电压，并且基于至少与输入信号相关联的信息，在第二控制器端子生成栅极驱动信号以接通或关断晶体管从而影响与电源变换***的次级绕组相关联的电流。该***控制器还被配置为：只有输入信号从大于第一阈值的第一值变为小于第一阈值的第二值时，才生成栅极驱动信号的脉冲以在与该脉冲相关联的脉冲时段期间接通晶体管。
根据另一实施例，用于调节电源变换***的***控制器包括第一比较器、信号检测器和驱动组件。第一比较器被配置为接收输入信号，并基于至少与输入信号相关联的信息输出第一比较信号。信号检测器被配置为接收输入信号，并基于至少与输入信号相关联的信息输出第一检测信号。驱动组件被配置为基于至少与第一比较信号和第一检测信号相关联的信息输出栅极驱动信号以接通或关断晶体管从而影响与电源变换***的次级绕组相关联的电流。比较器还被配置为确定输入信号是否大于第一阈值。信号检测器还被配置为确定输入信号是否从大于第二阈值的第一值变为小于第二阈值的第二值。驱动组件还被配置为：如果第一比较信号指示输入信号大于第一阈值，则生成处于第一逻辑电平的栅极驱动信号以关断晶体管，而如果第一检测信号指示输入信号从大于第二阈值的第一值变为小于第二阈值的第二值，则将栅极驱动信号从第一逻辑电平变为第二逻辑电平以接通晶体管。
在一个实施例中，用于调节电源变换***的***控制器包括比较器、脉冲信号发生器和驱动组件。比较器被配置为接收输入信号，并基于至少与输入信号相关联的信息输出比较信号。脉冲信号发生器被配置为接收至少比较信号，并基于至少与该比较信号相关联的信息生成脉冲信号。驱动组件被配置为接收脉冲信号，并基于至少与该脉冲信号相关联的信息生成栅极驱动信号以接通或关断晶体管从而影响与电源变换***的次级绕组相关联的电流。比较器还被配置为确定输入信号是大于还是小于阈值。脉冲信号发生器还被配置为：只有在比较信号指示输入信号从大于阈值的第一值变为小于阈值的第二值时，才生成脉冲信号的第一脉冲。驱动组件还被配置为：响应于脉冲信号的第一脉冲，生成栅极驱动信号的第二脉冲以在与第二脉冲相关联的脉冲时段中接通晶体管。
在另一实施例中，用于调节电源变换***的方法包括：接收至少输入信号，处理与该输入信号相关联的信息，并基于至少与该输入信号相关联的信息生成栅极驱动信号以接通或关断晶体管从而影响与电源变换***的次级绕组相关联的电流。基于至少与该输入信号相关联的信息生成栅极驱动信号以接通或关断晶体管从而影响与电源变换***的次级绕组相关联的电流的过程包括：如果输入信号大于第一阈值，则生成处于第一逻辑电平的栅极驱动信号以关断晶体管，而如果输入信号从大于第二阈值的第一值变为小于第二阈值的第二值，则将栅极驱动信号从第一逻辑电平变为第二逻辑电平以接通晶体管。
在另一实施例中，用于调节电源变换***的方法包括：接收至少输入信号，该输入信号正比于与电源变换***的次级绕组相关联的输出电压，处理与该输入信号相关联的信息，并基于至少与该输入信号相关联的信息生成栅极驱动信号以接通或关断晶体管从而影响与电源变换***的次级绕组相关联的电流。基于至少与该输入信号相关联的信息生成栅极驱动信号以接通或关断晶体管从而影响与电源变换***的次级绕组相关联的电流的过程包括：只有在输入信号从大于第一阈值的第一值变为小于第一阈值的第二值时，才生成栅极驱动信号的脉冲以在与该脉冲相关联的脉冲时段期间接通晶体管。
在另一实施例中，用于调节电源变换***的方法包括：接收输入信号，处理与输入信号相关联的信息，并确定输入信号是否大于第一阈值。该方法还包括：基于至少与输入信号相关联的信息生成比较信号，确定输入信号是否从大于第二阈值的第一值变为小于第二阈值的第二值，并基于至少与输入信号相关联的信息生成检测信号。此外，该方法包括：基于至少与比较信号和检测信号相关联的信息输出栅极驱动信号以接通或关断晶体管从而影响与电源变换***的次级绕组相关联的电流。基于至少与比较信号和检测信号相关联的信息输出栅极驱动信号以接通或关断晶体管从而影响与电源变换***的次级绕组相关联的电流的过程包括：如果比较信号指示输入信号大于第一阈值，则生成处于第一逻辑电平的栅极驱动信号以关断晶体管，而如果检测信号指示输入信号从大于第二阈值的第一值变为小于第二阈值的第二值，则将栅极驱动信号从第一逻辑电平变为第二逻辑电平以接通晶体管。
在另一实施例中，用于调节电源变换***的方法包括：接收输入信号，处理与输入信号相关联的信息，并确定输入信号是大于还是小于阈值。该方法还包括：基于至少与第一输入信号相关联的信息生成比较信号，接收比较信号，并处理与比较信号相关联的信息。此外，该方法包括：基于至少与比较信号相关联的信息生成脉冲信号，接收脉冲信号，处理与该脉冲信号相关联的信息，并基于至少与该脉冲信号相关联的信息生成栅极驱动信号以接通或关断晶体管从而影响与电源变换***的次级绕组相关联的电流。基于至少与比较信号相关联的信息生成脉冲信号的过程包括：只有比较信号指示输入信号从大于阈值的第一值变为小于阈值的第二值时，才生成脉冲信号的第一脉冲。基于至少与该脉冲信号相关联的信息生成栅极驱动信号以接通或关断晶体管从而影响与电源变换***的次级绕组相关联的电流的过程包括：响应于脉冲信号的第一脉冲，生成栅极驱动信号的第二脉冲以在与第二脉冲相关联的脉冲时段期间接通晶体管。
根据另一实施例，用于调节电源变换***的***控制器包括第一控制器端子和第二控制器端子。此外，该***控制器被配置为在第一控制器端子接收输入信号，并且至少部分基于该输入信号，在第二控制器端子生成驱动信号以接通或关断晶体管从而影响与电源变换***的次级绕组相关联的电流。此外，该***控制器还被配置为：确定该输入信号在第一时刻是否大于第一阈值；响应于该输入信号被确定为在第一时刻大于第一阈值，确定该输入信号在第二时刻是否小于第二阈值；并且响应于该输入信号被确定为在第二时刻小于第二阈值，将第二控制器端子处的驱动信号从第一逻辑电平变为第二逻辑电平。此外，第二时刻在第一时刻之后。
根据另一实施例，用于调节电源变换***的***控制器包括第一控制器端子和第二控制器端子。此外，该***控制器被配置为在第一控制器端子接收输入信号，并且至少部分基于该输入信号，在第二控制器端子生成驱动信号以接通或关断晶体管，以影响与电源变换***的次级绕组相关联的电流。此外，该***控制器还被配置为：确定该输入信号是否在比预定持续时间更长的时间段内保持大于第一阈值，并且响应于该输入信号被确定为在比预定持续时间更长的时间段内保持大于第一阈值，确定该输入信号在该时间段之后的某时刻是否小于第二阈值。此外，该***控制器还被配置为：响应于该输入信号被确定为在该时刻小于第二阈值，将第二控制器端子处的驱动信号从第一逻辑电平变为第二逻辑电平。
根据另一实施例，用于调节电源变换***的***控制器包括第一控制器端子和第二控制器端子。此外，该***控制器被配置为在第一控制器端子接收输入信号，并且至少部分基于该输入信号，在第二控制器端子生成驱动信号以接通或关断晶体管从而影响与电源变换***的次级绕组相关联的电流。此外，该***控制器还被配置为：确定从该输入信号变得大于第一阈值的第一时刻到该输入信号变得小于第二阈值的第二时刻的时间间隔是否比预定持续时间长，并且响应于该时间间隔被确定为比预定持续时间长，确定该输入信号在该时间间隔之后的某时刻是否小于第三阈值。此外，该***控制器还被配置为：响应于该输入信号被确定为在该时刻小于第三阈值，将第二控制器端子处的驱动信号从第一逻辑电平变为第二逻辑电平。
根据另一实施例，用于调节电源变换***的***控制器包括第一控制器端子和第二控制器端子。此外，该***控制器被配置为在第一控制器端子接收输入信号，并且至少部分基于该输入信号，在第二控制器端子生成驱动信号以接通或关断晶体管从而影响与电源变换***的次级绕组相关联的电流。此外，该***控制器还被配置为：确定该输入信号是否大于第一阈值；确定该输入信号是否在比第一预定持续时间更长的时间段内保持大于第二阈值；并且确定从该输入信号变得大于第三阈值的第一时刻到该输入信号变得小于第四阈值的第二时刻的时间间隔是否比第二预定持续时间长。此外，该***控制器还被配置为：响应于该输入信号被确定为大于第一阈值、该输入信号被确定为在比第一预定持续时间更长的时间段内保持大于第二阈值、或该时间间隔被确定为比第二预定持续时间长，确定该输入信号是否小于第五阈值，并且响应于该输入信号被确定为小于第五阈值，将第二控制器端子处的驱动信号从第一逻辑电平变为第二逻辑电平。
根据另一实施例，用于调节电源变换***的方法包括：接收输入信号，处理与该输入信号相关联的信息，并至少部分基于该输入信号生成驱动信号以接通或关断晶体管从而影响与电源变换***的次级绕组相关联的电流。此外，处理与该输入信号相关联的信息包括：确定该输入信号在第一时刻是否大于第一阈值。此外，至少部分基于该输入信号生成驱动信号以接通或关断晶体管从而影响与电源变换***的次级绕组相关联的电流包括：响应于该输入信号被确定为在第一时刻大于第一阈值，确定该输入信号在第二时刻是否小于第二阈值，并且响应于该输入信号被确定为在第二时刻小于第二阈值，将驱动信号从第一逻辑电平变为第二逻辑电平。此外，第二时刻在第一时刻之后。
根据另一实施例，用于调节电源变换***的方法包括：接收输入信号，处理与该输入信号相关联的信息，并至少部分基于该输入信号生成驱动信号以接通或关断晶体管从而影响与电源变换***的次级绕组相关联的电流。此外，处理与该输入信号相关联的信息包括：确定该输入信号是否在比预定持续时间更长的时间段内保持大于第一阈值。此外，至少部分基于该输入信号生成驱动信号以接通或关断晶体管从而影响与电源变换***的次级绕组相关联的电流包括：响应于该输入信号被确定为在比预定持续时间更长的时间段内保持大于第一阈值，确定该输入信号在该时间段之后的某时刻是否小于第二阈值，并且响应于该输入信号被确定为在该时刻小于第二阈值，将驱动信号从第一逻辑电平变为第二逻辑电平。
根据另一实施例，用于调节电源变换***的方法包括：接收输入信号，处理与该输入信号相关联的信息，并至少部分基于该输入信号生成驱动信号以接通或关断晶体管从而影响与电源变换***的次级绕组相关联的电流。此外，处理与该输入信号相关联的信息包括：确定从该输入信号变得大于第一阈值的第一时刻到该输入信号变得小于第二阈值的第二时刻的时间间隔是否比预定持续时间长。此外，至少部分基于该输入信号生成驱动信号以接通或关断晶体管从而影响与电源变换***的次级绕组相关联的电流包括：响应于该时间间隔被确定为比预定持续时间长，确定该输入信号在该时间间隔之后的某时刻是否小于第三阈值，并且响应于该输入信号被确定为在该时刻小于第三阈值，将驱动信号从第一逻辑电平变为第二逻辑电平。
根据另一实施例，用于调节电源变换***的方法包括：接收输入信号，处理与该输入信号相关联的信息，并至少部分基于该输入信号生成驱动信号以接通或关断晶体管从而影响与电源变换***的次级绕组相关联的电流。此外，处理与该输入信号相关联的信息包括：确定该输入信号是否大于第一阈值；确定该输入信号是否在比第一预定持续时间更长的时间段内保持大于第二阈值；以及确定从该输入信号变得大于第三阈值的第一时刻到该输入信号变得小于第四阈值的第二时刻的时间间隔是否比第二预定持续时间长。此外，至少部分基于该输入信号生成驱动信号以接通或关断晶体管从而影响与电源变换***的次级绕组相关联的电流包括：响应于该输入信号被确定为大于第一阈值，该输入信号被确定为在比第一预定持续时间更长的时间段内保持大于第二阈值，或该时间间隔被确定为比第二预定持续时间长，确定该输入信号是否小于第五阈值，并且响应于该输入信号被确定为小于第五阈值，将驱动信号从第一逻辑电平变为第二逻辑电平。
取决于实施例，可以实现一个或多个有益效果。参考以下的具体描述和附图能够全面地领会本发明的这些有益效果和各种附加的目的、特征以及优点。
附图说明
图1是示出了传统反激式电源变换***的简化图。
图2(A)是示出了另一传统反激式电源变换***的简化图。
图2(B)是以断续传导模式(DCM)操作的、如图2(A)所示的反激式电源变换***的简化传统时序图。
图3(A)是根据本发明的实施例示出了具有整流电路的电源变换***的简化图。
图3(B)是根据本发明的另一实施例示出了具有整流电路的电源变换***的简化图。
图4是根据本发明的实施例，以断续传导模式(DCM)操作的、如图3(A)所示的电源变换***的简化时序图。
图5是根据本发明的实施例，示出了作为如图3(A)所示的电源变换***的一部分的次级控制器的某些组件的简化图。
图6是根据本发明的实施例，包括如图5所示的次级控制器并且以断续传导模式(DCM)进行操作的、如图3(A)所示的电源变换***的简化时序图。
图7是根据本发明的另一实施例，以断续传导模式(DCM)操作的、如图3(A)所示的电源变换***300的简化时序图。
图8是根据本发明的另一实施例，以断续传导模式(DCM)操作的、如图3(A)所示的电源变换***300的简化时序图。
图9是根据本发明的另一实施例，以断续传导模式(DCM)操作的、如图3(A)所示的电源变换***300的简化时序图。
图10是根据本发明的另一实施例，示出了作为电源变换***300的一部分的次级控制器308的某些组件的简化图。
图11是根据本发明的一个实施例，示出了用于使能作为电源变换***300的一部分的次级控制器308的下降沿检测组件1110的方法的简化图。
具体实施方式
本发明针对集成电路。更具体地，本发明提供了具有输出检测和同步整流机制的***和方法。仅作为示例，本发明已被应用于电源变换***。但应认识到，本发明具有更广泛的适用范围。
图3(A)是根据本发明的实施例示出了具有整流电路的电源变换***的简化图。该图仅仅是示例，其不应该过度地限制权利要求的范围。本领域的普通技术人员将认识到许多变更、替换和修改。电源变换***300包括：控制器302，初级绕组304，次级绕组306，辅助绕组324，整流电路301，二极管320，电流感测电阻器328，电容器312和380，电阻器314、316、322和326，以及功率开关330。整流电路301包括：次级控制器308、电阻器318和晶体管310。次级控制器308包括端子390、392、394、396和398。例如，晶体管310是MOSFET。在另一示例中，功率开关330是晶体管。
根据一个实施例，当功率开关330闭合(例如，接通)时，能量被存储在包括初级绕组304和次级绕组306的变压器中。例如，当功率开关330断开(例如，关断)时，存储的能量被转移到次级侧，并且辅助绕组324的电压映射次级侧上的输出电压350。在另一示例中，控制器302从包括电阻器322和326的分压器接收用于输出电压调节的反馈信号360。在另一示例中，在能量转移的过程(例如，退磁过程)中，晶体管310被接通，并且次级电流352的至少一部分流过晶体管310。在另一示例中，晶体管310的导通电阻非常小(例如，在几十毫欧的范围内)。在另一示例中，当导通时，晶体管310上的电压下降远远小于整流二极管(例如，二极管124或二极管260)上的电压下降，因此电源变换***300的功率损耗与***100或***200相比大大降低。
根据另一实施例，在能量转移过程(例如，退磁过程)的结束处，次级电流352具有低值(例如，几乎为零)。例如，晶体管310被关断以防止剩余电流从输出端351通过晶体管310流到地。在另一示例中，当晶体管310接通时，功率开关330保持关断(例如，断开)。在另一示例中，次级控制器308接收指示晶体管310的端子364(例如，晶体管310的漏极端)处的电压的电压信号362(例如，VDR)，并且(例如，在端子G2处)提供信号366以驱动晶体管310。
如上面所讨论的和在这里进一步强调的那样，图3(A)仅仅是示例，其不应该过度地限制权利要求的范围。本领域的普通技术人员将认识到许多变更、替换和修改。例如，控制器302和次级控制器308在不同的芯片上。在另一示例中，次级控制器308和晶体管310在不同的芯片上，该不同芯片是多芯片封装的部分。在另一示例中，次级控制器308和晶体管310集成在同一芯片上。
图3(B)是根据本发明的另一实施例示出了具有整流电路的电源变换***的简化图。该图仅仅是示例，其不应该过度地限制权利要求的范围。本领域的普通技术人员将认识到许多变更、替换和修改。电源变换***400包括：控制器402，初级绕组404，次级绕组406，第一辅助绕组424，第二辅助绕组425，整流电路401，二极管420和474，电容器412、476和478，电流感测电阻器428，电阻器414、416、470和472，以及功率开关430。整流电路401包括：次级控制器408、电阻器418和晶体管410。例如，晶体管410是MOSFET。在另一示例中，功率开关430是晶体管。在另一示例中，整流电路401与整流电路301相同。
根据一个实施例，当功率开关430闭合(例如，接通)时，能量被存储在包括初级绕组404和次级绕组406的变压器中。例如，当功率开关430断开(例如，关断)时，存储的能量被转移到次级侧，并且第二辅助绕组425的电压映射次级侧上的输出电压450。在另一示例中，控制器402从包括电阻器470和472的分压器接收用于输出电压调节的反馈信号460。在另一示例中，在能量转移的过程(例如，退磁过程)中，晶体管410被接通，并且次级电流452的至少一部分流过晶体管410。在另一示例中，晶体管410的导通电阻非常小(例如，在几十毫欧的范围内)。
根据另一实施例，在能量转移过程(例如，退磁过程)的结束处，次级电流452具有低值(例如，几乎为零)。例如，晶体管410被关断以防止反向电流从输出端通过晶体管410流到地。在另一示例中，当晶体管410接通时，功率开关430保持关断(例如，断开)。在另一示例中，次级控制器408(例如，在端子DR处)接收指示晶体管410的端子464(例如，晶体管410的漏极端)处的电压的电压信号462，并且(例如，在端子G2处)提供信号466以驱动晶体管410。
如上面所讨论的和在这里进一步强调的那样，图3(B)仅仅是示例，其不应该过度地限制权利要求的范围。本领域的普通技术人员将认识到许多变更、替换和修改。例如，控制器402和次级控制器408在不同的芯片上。在另一示例中，次级控制器408和晶体管410在不同的芯片上，该不同芯片是多芯片封装的部分。在另一示例中，次级控制器408和晶体管410集成在同一芯片上。
图4是根据本发明的实施例，以断续传导模式(DCM)操作的、如图3(A)所示的电源变换***300的简化时序图。该图仅仅是示例，其不应该过度地限制权利要求的范围。本领域的普通技术人员将认识到许多变更、替换和修改。例如，波形502将功率开关330接通或关断表示为时间的函数，波形504将次级电流352表示为时间的函数，而波形506将反馈信号360表示为时间的函数。此外，波形508将电压信号362(例如，在端子DR处)表示为时间的函数，波形510将电压信号366(例如，在端子G2处)表示为时间的函数，波形512将流过晶体管310的沟道电流368表示为时间的函数，而波形514将流过晶体管310的体二极管(例如，寄生二极管)的体二极管电流370表示为时间的函数。
例如，开关330的开关周期包括开关330闭合(例如，接通)的接通时间段和开关330断开(例如，关断)的关断时间段。在另一示例中，如图4所示，开关330的接通时间段(例如，Ton)开始于时刻t4，结束于时刻t5，开关330的关断时间段(例如，Toff)开始于时刻t5，结束于时刻t9。与包括初级绕组304和次级绕组306相关联的退磁时段(例如，Tdemag)开始于时刻t5，结束于时刻t8。在另一示例中，t4≤t5≤t6≤t7≤t8≤t9。
根据一个实施例，在接通时间段(例如，Ton)期间，开关330闭合(例如，接通)，如波形502所示，能量被存储在包括初级绕组304和次级绕组306的变压器中。例如，次级电流352具有低值516(例如，几乎为零)，如波形504所示。在另一示例中，由次级控制器308接收的电压信号362(例如，VDR)具有高于零的值518(例如，如波形508所示)。在另一示例中，信号366处于逻辑低电平(例如，如波形510所示)，并且晶体管310关断。在另一示例中，在接通时间段(例如，Ton)期间，沟道电流368具有低值520(例如，几乎为零，如波形512所示)，并且体二极管电流370具有低值522(例如，几乎为零，如波形514所示)。
根据另一实施例，在接通时间段的结束处(例如，在t5处)，开关330断开(例如，关断)，如波形502所示，并且能量被转移到次级侧。例如，次级电流352从值516增大到值524(例如，在t5处)，如波形504所示。在另一示例中，电压信号362(例如，VDR)从值518减小到值526(例如，如波形508所示)。在另一示例中，值526低于第一阈值电压528(例如，Vth1)和第二阈值电压530(例如，Vth2)二者。在另一示例中，第一阈值电压528(例如，Vth1)和第二阈值电压530(例如，Vth2)二者均低于地电压372(例如，零伏)。在另一示例中，晶体管310的体二极管开始导通，并且体二极管电流370从值522增加到值529(例如，如波形514所示)。此后，信号366从逻辑低电平变为逻辑高电平(例如，在t6处，如波形510所示)，并且在某些实施例中，晶体管310被接通。例如，沟道电流368从值520增加到值525(例如，在t6处，如波形512所示)。在另一示例中，在电压信号362(例如，VDR)从值518减小到值526的时刻与信号366从逻辑低电平变为逻辑高电平的时刻之间存在延时(例如，Td)。在另一示例中，该延时(例如，Td)为零。
根据另一实施例，在退磁时段(例如，Tdemag)中，开关330保持断开(例如，关断)，如波形502所示。例如，次级电流352从值524下降，如波形504所示。在另一示例中，如果电压信号362(例如，VDR)大于第一阈值电压528(例如，在t7处，如波形508所示)，则信号366从逻辑高电平变为逻辑低电平(例如，如波形510所示)。在另一示例中，电压信号362(例如，VDR)再次下降为变得低于第一阈值信号528(例如，在t8处，如波形508所示)。在另一示例中，晶体管310被关断，并且沟道电流368减小到低值534(例如，几乎为零，如波形512所示)。在另一示例中，体二极管电流370流过晶体管310的体二极管，并减小到低值(例如，在t9处几乎为零，如波形514所示)。在另一示例中，退磁时段在时刻t9结束。在另一示例中，紧接时刻t9，电压信号362增加，如波形508的上升沿所示，并且该上升沿即使被检测到也不会被用于确定电源变换***300的开关频率(例如，负载条件)。在另一示例中，次级电流352等于沟道电流368和体二极管电流370的和。因此，在某些实施例中，波形512(例如，在t5和t9之间)的一部分和波形514(例如，在t5和t9之间)的一部分的结合等于波形504(例如，在t5和t9之间)的一部分。
根据本发明的另一实施例，图4是以断续传导模式(DCM)操作的示于图3(B)中的电源变换***400的简化时序图。例如，波形502将功率开关430接通或关断表示为时间的函数，波形504将次级电流452表示为时间的函数，而波形506将反馈信号460表示为时间的函数。此外，波形508将电压信号462(例如，在端子DR处)表示为时间的函数，波形510将电压信号466(例如，在端子G2处)表示为时间的函数，波形512将流过晶体管310的沟道电流468表示为时间的函数，而波形514将流过晶体管410的体二极管(例如，寄生二极管)的体二极管电流480表示为时间的函数。
如上面所讨论的和在这里进一步强调的那样，图4仅仅是示例，其不应该过度地限制权利要求的范围。本领域的普通技术人员将认识到许多变更、替换和修改。例如，以其他模式(例如，准谐振模式)操作的、示于图3(A)中的电源变换***300或示于图3(B)中的电源变换***400也能够实现图4所示的方案。
在某些实施例中，如图4所示的方案是以连续传导模式实现的。例如，如果次级控制器308检测到信号362(例如，VDR)的下降沿，则次级控制器308改变信号366以接通晶体管310。在另一示例中，控制器302在退磁时段结束(例如，次级电流352大于零)之前接通晶体管310，并且作为响应，信号362(例如，VDR)增大。在另一示例中，次级控制器308检测到信号362的上升沿，并且改变信号366以关断晶体管310。
图5是根据本发明的实施例，示出了作为电源变换***300的一部分的次级控制器308的某些组件的简化图。该图仅仅是示例，其不应该过度地限制权利要求的范围。本领域的普通技术人员将认识到许多变更、替换和修改。次级控制器308包括：钳位组件602、补偿组件(offsetcomponent)604、上升沿检测组件606、比较器608和624、下降沿检测组件610、时序控制器612、逻辑控制组件614、栅极驱动器616、轻载检测器618、信号发生器620、振荡器622、欠压锁定组件628、以及参考信号发生器626。例如，次级控制器308的一些组件被用于同步整流，包括：钳位组件602、补偿组件604、上升沿检测组件606、比较器608、下降沿检测组件610、时序控制器612、逻辑控制组件614、以及栅极驱动器616。在另一示例中，次级控制器308的某些组件被用于输出电压检测和控制，包括：轻载检测器618、信号发生器620、振荡器622、参考信号发生器626、逻辑控制组件614、以及栅极驱动器616。在另一示例中，次级控制器308中用于输出电压检测和控制的组件和次级控制器308中用于同步整流的组件被集成在同一芯片上。
图6是根据本发明的实施例，包括如图5所示的次级控制器308并且以断续传导模式(DCM)进行操作的电源变换***300的简化时序图。该图仅仅是示例，其不应该过度地限制权利要求的范围。本领域的普通技术人员将认识到许多变更、替换和修改。例如，波形702将功率开关330接通或关断表示为时间的函数，波形704将反馈信号360表示为时间的函数，而波形706将电压信号362(例如，在端子390处)表示为时间的函数。此外，波形708将信号366(例如，在端子392处)表示为时间的函数，波形710将流过晶体管310的沟道电流368表示为时间的函数，而波形712将指示输出电压350的电压信号388(例如，在端子398处)表示为时间的函数。
根据一个实施例，钳位组件602从端子390(例如，端子DR)接收电压信号362(例如，VDR)。例如，上升沿检测组件606、比较器608和下降沿检测组件610接收信号658，该信号658等于由补偿组件604修改的电压信号362。在另一示例中，上升沿检测组件606、比较器608和下降沿检测组件610基于至少与信号658相关联的信息分别输出信号670、660和650。在另一示例中，时序控制器612接收信号670、660和650，并向逻辑控制器614输出信号672以便驱动晶体管310。在一些实施例中，补偿组件604被省去。
根据另一实施例，在时刻t16之前，电源变换***300在无载/轻载条件下，并且***300的开关频率保持较低(例如，低于阈值)。例如，在接通时间段(例如，在时刻t11和时刻t12之间)中，开关330闭合(例如，接通)，如波形702所示，并且能量被存储在包括初级绕组304和次级绕组306的变压器中。在另一示例中，电压信号362(例如，在端子DR处)具有值714(例如，如波形706所示)，并且被钳位组件602钳位。在另一示例中，信号366(例如，在端子G2处)处于逻辑低电平(例如，如波形708所示)，并且晶体管310关断。在另一示例中，在接通时间段(例如，Ton)中，沟道电流368具有低值716(例如，几乎为零，如波形710所示)。在另一示例中，电压信号388(例如，Vs)具有值718(例如，如波形712所示)。
根据另一实施例，在接通时间段的结束处(例如，在t12处)，开关330断开(例如，关断)，如波形702所示，并且能量被转移到次级侧。例如，电压信号362从值714减小到值720(例如，如波形706所示)。在另一示例中，值720低于第三阈值电压722(例如，Vth3)和第四阈值电压724(例如，Vth4)二者。在另一示例中，第三阈值电压722(例如，Vth3)和第四阈值电压724(例如，Vth4)二者均低于地电压372。在另一示例中，晶体管310的体二极管开始导通，并且体二极管电流370在大小上增加。此后，信号366从逻辑低电平变为逻辑高电平(例如，在t13处，如波形708所示)，并且在某些实施例中，晶体管310被接通。例如，第三阈值电压722(例如，Vth3)和第四阈值电压724(例如，Vth4)分别与第一阈值电压528和第二阈值电压530相同。
根据另一实施例，当电压信号362从值714减小到值720(例如，如波形706所示)时，下降沿检测组件610检测到电压信号362的下降，并且改变信号650以接通晶体管310。例如，作为响应，沟道电流368从值716增大到值726(例如，在t13处，如波形710所示)。在另一示例中，晶体管310的漏极端和源极端之间的电压下降基于以下公式确定：
VDS_M2＝-Isec×Rds_on   (公式1)
其中，VDS_M2表示晶体管310的漏极端和源极端之间的电压下降，Isec表示次级电流352，而Rds_on表示晶体管310的导通电阻。
根据某些实施例，因为晶体管310的导通电阻非常小，所以晶体管310的漏极端和源极端之间的电压下降的大小远远小于整流二极管(例如，二极管124或二极管260)的正向电压。例如，当次级电流352变得很小(例如，接近零)时，晶体管310的漏极端和源极端之间的电压下降在大小上变得非常小，并且电压信号362在大小上非常小。在另一示例中，如果信号658在大小上大于参考信号652，则比较器608改变信号660以关断晶体管310。在另一示例中，信号366从逻辑高电平变为逻辑低电平(例如，在t14处，如波形708所示)，并且晶体管310关断。在另一示例中，晶体管310的体二极管再次开始导通，并且体二极管电流370在大小上减小(例如，最终在t15处达到几乎为零)。因此，在一些实施例中，能量被完全传递到输出。
在一个实施例中，次级控制器308通过信号388(例如，Vs)连续监测输出电压350。例如，比较器624接收参考信号680和信号388(例如，Vs)，并且输出信号682。在另一示例中，轻载检测器618从振荡器622接收时钟信号并且从时序控制器612接收信号676。在另一示例中，信号676指示信号362中的某些开关事件(例如，上升沿或下降沿)。在另一示例中，轻载检测器618输出指示电源变换***300的开关频率的信号678。在另一示例中，信号发生器620接收信号678和信号682，并向逻辑控制组件614输出信号684以影响晶体管310的状态。
在另一实施例中，如果输出电压350在任意条件下(例如，当输出负载条件从无载/轻载条件变为满载条件时(例如，在t16和t17之间))下降到低于阈值电平，则输出电压350减小(例如，低于阈值电平)。例如，如果信号388(例如，Vs)从在大小上大于参考信号680的第一值变为在大小上低于参考信号680的第二值(例如，在t16处，如波形712所示)，则比较器624在信号682中生成脉冲以便在短时间段内接通晶体管310。在一些实施例中，如果信号678指示电源变换***300在无载/轻载条件下，则信号发生器620在信号684中输出脉冲，并且作为响应，栅极驱动器616在信号366中生成脉冲730(例如，如波形708所示)。例如，信号362(例如，在端子DR处)减小到值728(例如，在t16和t17之间，如波形706所示)。在另一示例中，在与信号366中的脉冲730相关联的脉冲时段期间，晶体管310被接通，并且沟道电流368以不同方向(例如，从输出电容器312通过晶体管310到地)流动，如波形710所示。在另一示例中，反馈信号360在大小上增加，并形成脉冲(例如，在t16和t17之间，如波形704所示)。根据某些实施例，控制器302检测到反馈信号360的脉冲，并且作为响应，增大初级绕组304的峰值电流和开关频率以便向次级侧传递更多的能量。例如，输出电压350和电压信号388最终在大小上增加(例如，在t18处，如波形712所示)。
如上面所讨论的和在这里进一步强调的那样，图5和图6仅仅是示例，其不应该过度地限制权利要求的范围。本领域的普通技术人员将认识到许多变更、替换和修改。例如，次级控制器408与图5所示的次级控制器308相同。
在某些实施例中，图6是包括次级控制器408并且以断续传导模式(DCM)进行操作的电源变换***400的简化时序图。例如，波形702将功率开关430接通或关断表示为时间的函数，波形704将反馈信号460表示为时间的函数，而波形706将电压信号462表示为时间的函数。此外，波形708将信号466表示为时间的函数，波形710将流过晶体管410的沟道电流468表示为时间的函数，而波形712将指示输出电压450的电压信号488表示为时间的函数。
在一些实施例中，以其他模式(例如，连续传导模式和临界传导模式(例如，准谐振模式))操作的作为电源变换***300的一部分的次级控制器308或作为电源变换***400的一部分的次级控制器408也可实现如图5和图6所示的方案。
根据另一实施例，用于调节电源变换***的***控制器包括第一控制器端子和第二控制器端子。该***控制器被配置为在第一控制器端子接收至少输入信号，并且基于至少与该输入信号相关联的信息，在第二控制器端子生成栅极驱动信号以接通或关断晶体管从而影响与电源变换***的次级绕组相关联的电流。该***控制器还被配置为：如果输入信号大于第一阈值，则生成处于第一逻辑电平的栅极驱动信号以关断晶体管，而如果输入信号从大于第二阈值的第一值变为小于第二阈值的第二值，则将栅极驱动信号从第一逻辑电平变为第二逻辑电平以接通晶体管。例如，该***根据图3(A)、图3(B)、图4、图5、和/或图6实现。
根据另一实施例，用于调节电源变换***的***控制器包括第一控制器端子和第二控制器端子。该***控制器被配置为在第一控制器端子接收至少输入信号，该输入信号正比于与电源变换***的次级绕组相关联的输出电压，并且基于至少与输入信号相关联的信息，在第二控制器端子生成栅极驱动信号以接通或关断晶体管从而影响与电源变换***的次级绕组相关联的电流。该***控制器还被配置为：只有输入信号从大于第一阈值的第一值变为小于第一阈值的第二值时，才生成栅极驱动信号的脉冲以在与该脉冲相关联的脉冲时段期间接通晶体管。例如，至少根据图3(A)、图3(B)、图5、和/或图6来实现该***。
根据另一实施例，用于调节电源变换***的***控制器包括第一比较器、信号检测器和驱动组件。第一比较器被配置为接收输入信号，并基于至少与输入信号相关联的信息输出第一比较信号。信号检测器被配置为接收输入信号，并基于至少与输入信号相关联的信息输出第一检测信号。驱动组件被配置为基于至少与第一比较信号和第一检测信号相关联的信息输出栅极驱动信号以接通或关断晶体管从而影响与电源变换***的次级绕组相关联的电流。比较器还被配置为确定输入信号是否大于第一阈值。信号检测器还被配置为确定输入信号是否从大于第二阈值的第一值变为小于第二阈值的第二值。驱动组件还被配置为：如果第一比较信号指示输入信号大于第一阈值，则生成处于第一逻辑电平的栅极驱动信号以关断晶体管，而如果第一检测信号指示输入信号从大于第二阈值的第一值变为小于第二阈值的第二值，则将栅极驱动信号从第一逻辑电平变为第二逻辑电平以接通晶体管。例如，该***根据图3(A)、图3(B)、图4、图5、和/或图6实现。
在一个实施例中，用于调节电源变换***的***控制器包括比较器、脉冲信号发生器和驱动组件。比较器被配置为接收输入信号，并基于至少与输入信号相关联的信息输出比较信号。脉冲信号发生器被配置为接收至少比较信号，并基于至少与该比较信号相关联的信息生成脉冲信号。驱动组件被配置为接收脉冲信号，并基于至少与该脉冲信号相关联的信息生成栅极驱动信号以接通或关断晶体管从而影响与电源变换***的次级绕组相关联的电流。比较器还被配置为确定输入信号是大于还是小于阈值。脉冲信号发生器还被配置为：只有在比较信号指示输入信号从大于阈值的第一值变为小于阈值的第二值时，才生成脉冲信号的第一脉冲。驱动组件还被配置为：响应于脉冲信号的第一脉冲，生成栅极驱动信号的第二脉冲以在与第二脉冲相关联的脉冲时段中接通晶体管。例如，至少根据图3(A)、图3(B)、图5、和/或图6来实现该***。
在另一实施例中，用于调节电源变换***的方法包括：接收至少输入信号，处理与该输入信号相关联的信息，并基于至少与该输入信号相关联的信息生成栅极驱动信号以接通或关断晶体管从而影响与电源变换***的次级绕组相关联的电流。基于至少与该输入信号相关联的信息生成栅极驱动信号以接通或关断晶体管从而影响与电源变换***的次级绕组相关联的电流的过程包括：如果输入信号大于第一阈值，则生成处于第一逻辑电平的栅极驱动信号以关断晶体管，而如果输入信号从大于第二阈值的第一值变为小于第二阈值的第二值，则将栅极驱动信号从第一逻辑电平变为第二逻辑电平以接通晶体管。例如，该方法根据图3(A)、图3(B)、图4、图5、和/或图6实现。
在另一实施例中，用于调节电源变换***的方法包括：接收至少输入信号，该输入信号正比于与电源变换***的次级绕组相关联的输出电压，处理与该输入信号相关联的信息，并基于至少与该输入信号相关联的信息生成栅极驱动信号以接通或关断晶体管从而影响与电源变换***的次级绕组相关联的电流。基于至少与该输入信号相关联的信息生成栅极驱动信号以接通或关断晶体管从而影响与电源变换***的次级绕组相关联的电流的过程包括：只有在输入信号从大于第一阈值的第一值变为小于第一阈值的第二值时，才生成栅极驱动信号的脉冲以在与该脉冲相关联的脉冲时段期间接通晶体管。例如，至少根据图3(A)、图3(B)、图5、和/或图6来实现该方法。
在另一实施例中，用于调节电源变换***的方法包括：接收输入信号，处理与输入信号相关联的信息，并确定输入信号是否大于第一阈值。该方法还包括：基于至少与输入信号相关联的信息生成比较信号，确定输入信号是否从大于第二阈值的第一值变为小于第二阈值的第二值，并基于至少与输入信号相关联的信息生成检测信号。此外，该方法包括：基于至少与比较信号和检测信号相关联的信息输出栅极驱动信号以接通或关断晶体管从而影响与电源变换***的次级绕组相关联的电流。基于至少与比较信号和检测信号相关联的信息输出栅极驱动信号以接通或关断晶体管从而影响与电源变换***的次级绕组相关联的电流的过程包括：如果比较信号指示输入信号大于第一阈值，则生成处于第一逻辑电平的栅极驱动信号以关断晶体管，而如果检测信号指示输入信号从大于第二阈值的第一值变为小于第二阈值的第二值，则将栅极驱动信号从第一逻辑电平变为第二逻辑电平以接通晶体管。例如，该方法根据图3(A)、图3(B)、图4、图5、和/或图6实现。
在另一实施例中，用于调节电源变换***的方法包括：接收输入信号，处理与输入信号相关联的信息，并确定输入信号是大于还是小于阈值。该方法还包括：基于至少与第一输入信号相关联的信息生成比较信号，接收比较信号，并处理与比较信号相关联的信息。此外，该方法包括：基于至少与比较信号相关联的信息生成脉冲信号，接收脉冲信号，处理与该脉冲信号相关联的信息，并基于至少与该脉冲信号相关联的信息生成栅极驱动信号以接通或关断晶体管从而影响与电源变换***的次级绕组相关联的电流。基于至少与比较信号相关联的信息生成脉冲信号的过程包括：只有比较信号指示输入信号从大于阈值的第一值变为小于阈值的第二值时，才生成脉冲信号的第一脉冲。基于至少与该脉冲信号相关联的信息生成栅极驱动信号以接通或关断晶体管从而影响与电源变换***的次级绕组相关联的电流的过程包括：响应于脉冲信号的第一脉冲，生成栅极驱动信号的第二脉冲以在与第二脉冲相关联的脉冲时段期间接通晶体管。例如，至少根据图3(A)、图3(B)、图5、和/或图6来实现该方法。
图7是根据本发明的另一实施例，以断续传导模式(DCM)操作的、如图3(A)所示的电源变换***300的简化时序图。该图仅仅是示例，其不应该过度地限制权利要求的范围。本领域的普通技术人员将认识到许多变更、替换和修改。例如，波形802将功率开关330接通或关断表示为时间的函数，波形808将电压信号362(例如，在端子DR处的VDR)表示为时间的函数，而波形810将信号366(例如，在端子G2处)表示为时间的函数。
如图7所示，根据一些实施例，次级控制器308在端子390处接收电压信号362(例如，VDR)，并确定电压信号362是否超出第一参考电压829(例如，Vref1)。例如，第一参考电压829(例如，Vref1)高于第一阈值电压828(例如，Vth1)，并且第一阈值电压828(例如，Vth1)高于第二阈值电压830(例如，Vth2)。在另一示例中，第一参考电压829(例如，Vref1)高于地电压372(例如，零伏)，并且第一阈值电压828(例如，Vth1)和第二阈值电压830(例如，Vth2)二者均低于地电压372(例如，零伏)。在另一示例中，第一参考电压829(例如，Vref1)大约等于15V。
在一个实施例中，如果电压信号362被次级控制器308确定为超出第一参考电压829，则次级控制器308响应于电压信号362(例如，VDR)从高于第一参考电压829的值减小到低于第一阈值电压828(例如，Vth1)和第二阈值电压830(例如，Vth2)二者的值，将信号366从逻辑低电平变为逻辑高电平以便接通晶体管310。在另一实施例中，如果电压信号362未被次级控制器308确定为超出第一参考电压829，则即使电压信号362(例如，VDR)减小到低于第一阈值电压828(例如，Vth1)和第二阈值电压830(例如，Vth2)二者的值，次级控制器308也不会将信号366从逻辑低电平变为逻辑高电平，从而晶体管310保持关断。
例如，开关330的开关周期包括开关330闭合(例如，接通)的接通时间段和开关330断开(例如，关断)的关断时间段。在另一示例中，如图7所示，开关330的接通时间段(例如，Ton)开始于时刻t24，结束于时刻t25，开关330的关断时间段(例如，Toff)开始于时刻t25，结束于时刻t30。在另一示例中，与包括初级绕组304和次级绕组306的变压器相关联的退磁时段(例如，Tdemag)开始于时刻t25，结束于时刻t30或时刻t30之前。在另一示例中，t24≤t25≤t30。
在一个实施例中，在接通时间段(例如，Ton)中，开关330闭合(例如，接通)，如波形802所示，并且能量被存储在包括初级绕组304和次级绕组306的变压器中。例如，次级电流352具有低值(例如，几乎为零)。在另一示例中，由次级控制器308接收的电压信号362(例如，VDR)具有高于零的值818(例如，如波形808所示)。在另一示例中，信号366处于逻辑低电平(例如，如波形810所示)，并且晶体管310关断。在另一示例中，在接通时间段(例如，Ton)中，晶体管310的沟道电流368具有低值(例如，几乎为零)，并且晶体管310的体二极管电流370具有低值(例如，几乎为零)。
在另一实施例中，在接通时间段的结束处(例如，在时刻t25处)，开关330断开(例如，关断)，如波形802所示，并且能量被转移到次级侧。例如，次级电流352增大(例如，在时刻t25处)。在另一示例中，电压信号362(例如，VDR)从值818减小到值826(例如，如波形808所示)。在另一示例中，值826低于第一阈值电压828(例如，Vth1)和第二阈值电压830(例如，Vth2)二者。在另一示例中，第一阈值电压828(例如，Vth1)和第二阈值电压830(例如，Vth2)二者均低于地电压372(例如，零伏)。在另一示例中，第一阈值电压828(例如，Vth1)大约等于-300mV，并且第二阈值电压830(例如，Vth2)大约等于-10mV。在另一示例中，晶体管310的体二极管374开始导通，并且体二极管374的体二极管电流370增大。
根据某些实施例，次级控制器308在端子390处接收电压信号362(例如，VDR)，并确定电压信号362是否超出第一参考电压829(例如，Vref1)。在一个实施例中，第一参考电压829(例如，Vref1)高于第一阈值电压828(例如，Vth1)，并且第一阈值电压828(例如，Vth1)高于第二阈值电压830(例如，Vth2)。例如，第一参考电压829(例如，Vref1)大约等于15V。在另一实施例中，如果电压信号362(例如，值818)已被确定为超出第一参考电压829(例如，在时刻t24和时刻t25之间，如波形808所示)，则次级控制器308响应于电压信号362(例如，VDR)从高于第一参考电压829的值(例如，值818)减小到低于第一阈值电压828(例如，Vth1)和第二阈值电压830(例如，Vth2)二者的值(例如，值826)，将信号366从逻辑低电平变为逻辑高电平(例如，在时刻t25处，如波形810所示，或在时刻t25之后的时刻)以便接通晶体管310。在另一实施例中，如果电压信号362(例如，值818)已被确定为超出第一参考电压829(例如，在时刻t24和时刻t25之间，如波形808所示)，则次级控制器308响应于电压信号362(例如，VDR)从高于第一参考电压829的值(例如，值818)减小到低于第二阈值电压830(例如，Vth2)的值(例如，值826)，将信号366从逻辑低电平变为逻辑高电平(例如，在时刻t25处，如波形810所示，或在时刻t25之后的时刻)以便接通晶体管310。
例如，在电压信号362(例如，VDR)从值818减小到值826的时刻与信号366从逻辑低电平变为逻辑高电平的时刻之间存在延时(例如，Td)。在另一示例中，该延时(例如，Td)为零。在另一示例中，在晶体管接通之后，晶体管310的沟道电流368增大。在另一示例中，次级电流352等于沟道电流368和体二极管电流370的和。
在另一实施例中，如果电压信号362未被确定为超出第一参考电压829，则不管电压信号362(例如，VDR)是否减小到低于第一阈值电压828(例如，Vth1)和第二阈值电压830(例如，Vth2)二者的值，次级控制器308都将信号366保持在逻辑低电平以保持晶体管310关断。在另一实施例中，如果电压信号362未被确定为超出第一参考电压829，则不管电压信号362(例如，VDR)是否减小到低于第二阈值电压830(例如，Vth2)的值，次级控制器308都将信号366保持在逻辑低电平以保持晶体管310关断。
根据一个实施例，在退磁时段期间，开关330保持断开(例如，关断)，如波形802所示。例如，次级电流352减小。在另一示例中，如果电压信号362(例如，VDR)变得大于第一阈值电压828(例如，如波形808所示)，则信号366从逻辑高电平变为逻辑低电平(例如，如波形810所示)。在另一示例中，晶体管310被关断，并且晶体管310的沟道电流368减小到低值(例如，几乎为零)。在另一示例中，晶体管310的体二极管电流370流过晶体管310的体二极管374，然后减小到低值。在另一示例中，退磁时段在时刻t30之前结束。在另一示例中，紧接退磁时段的结束，电压信号362增大到值819，如波形808的上升沿所示。
根据一些实施例，次级控制器308在端子390处接收电压信号362(例如，VDR)，并确定电压信号362是否超出第一参考电压829(例如，Vref1)。在一个实施例中，第一参考电压829(例如，Vref1)高于第一阈值电压828(例如，Vth1)，并且第一阈值电压828(例如，Vth1)高于第二阈值电压830(例如，Vth2)。例如，第一参考电压829(例如，Vref1)大约等于15V。在另一实施例中，如果电压信号362(例如，值819)未被确定为超出第一参考电压829(例如，在时刻t25之后但在时刻t30之前，如波形808所示)，则即使电压信号362(例如，VDR)减小到低于第一阈值电压828(例如，Vth1)和第二阈值电压830(例如，Vth2)二者的值(例如，值827)，次级控制器308也不会将信号366从逻辑低电平变为逻辑高电平，从而晶体管310保持关断。
根据本发明的另一实施例，图7是以断续传导模式(DCM)操作的如图3(B)所示的电源变换***400的简化时序图。例如，波形802将功率开关430接通或关断表示为时间的函数，波形808将电压信号462(例如，在端子DR处)表示为时间的函数，而波形810将信号466(例如，在端子G2处)表示为时间的函数。
如先前讨论的那样，在一个实施例中，如果电压信号362(例如，VDR)变得大于第一阈值电压828(例如，如波形808所示)，则信号366从逻辑高电平变为逻辑低电平(例如，如波形810所示)，以便关断晶体管310。例如，晶体管310这样的硬关断(hard turn-off)经常在晶体管310的漏极处产生振铃(ringing)，因为包括初级绕组304和次级绕组306的变压器中剩余的能量通过晶体管310的寄生体二极管374散出，并与晶体管310的寄生电容器及变压器的电感器产生共振。在另一示例中，这些共振振铃(例如，如波形808所示在时刻t30之前的振铃)可达到低于第一阈值电压828(例如，Vth1)和第二阈值电压830(例如，Vth2)二者的值(例如，值827)。
同样如先前讨论的那样，在另一实施例中，次级控制器308确定电压信号362(例如，VDR)是否超出第一参考电压829(例如，Vref1)，并基于该确定的结果，还决定是否响应于电压信号362(例如，VDR)减小到低于第一阈值电压828(例如，Vth1)和第二阈值电压830(例如，Vth2)二者的值而关断晶体管310。例如，如果初级侧上的AC输入电压具有大的振幅，则电压信号362的值818高于电压信号362的值819，如波形808所示；因此，第一参考电压829(例如，Vref1)可被选择为小于值818但大于值819，以便避免通过共振振铃(例如，如波形808所示在时刻t30之前的振铃)误触发次级控制器308。在另一示例中，该误触发可导致次级侧整流器的不同步和输出电压350的不稳定性。
如上面所讨论的和在这里进一步强调的那样，图7仅仅是示例，其不应该过度地限制权利要求的范围。本领域的普通技术人员将认识到许多变更、替换和修改。例如，以其他模式(例如，连续传导模式和临界传导模式(例如，准谐振模式))操作的、如图3(A)所示的电源变换***300或如图3(B)所示的电源变换***400也可实现如图7所示的方案。
根据某些实施例，如图7所示的方案在连续传导模式下实现。在一个实施例中，如果电压信号362被次级控制器308确定为超出第一参考电压829，则次级控制器308响应于电压信号362(例如，VDR)从高于第一参考电压829的值减小到低于第一阈值电压828(例如，Vth1)和第二阈值电压830(例如，Vth2)二者的值，将信号366从逻辑低电平变为逻辑高电平以便接通晶体管310。在另一实施例中，如果电压信号362未被次级控制器308确定为超出第一参考电压829，则即使电压信号362(例如，VDR)减小到低于第一阈值电压828(例如，Vth1)和第二阈值电压830(例如，Vth2)二者的值，次级控制器308也不会将信号366从逻辑低电平变为逻辑高电平，从而晶体管310保持关断。在另一实施例中，控制器302在退磁时段结束之前接通晶体管310(例如，控制器302在次级电流352下降到零之前接通晶体管310)，并且作为响应，信号362(例如，VDR)增大。在另一示例中，次级控制器308检测到信号362的上升沿，并改变信号366以关断晶体管310。
图8是根据本发明的另一实施例，以断续传导模式(DCM)操作的、如图3(A)所示的电源变换***300的简化时序图。该图仅仅是示例，其不应该过度地限制权利要求的范围。本领域的普通技术人员将认识到许多变更、替换和修改。例如，波形902将功率开关330接通或关断表示为时间的函数，波形908将电压信号362(例如，在端子DR处的VDR)表示为时间的函数，而波形910将信号366(例如，在端子G2处)表示为时间的函数。
如图8所示，根据一些实施例，次级控制器308在端子390处接收电压信号362(例如，VDR)，并确定电压信号362是否超出第二参考电压929(例如，Vref2)。在一个实施例中，如果电压信号362被确定为超出第二参考电压929(例如，Vref2)，则次级控制器308进一步确定电压信号362保持超出第二参考电压929(例如，Vref2)的持续时间，并确定该持续时间是否比第一阈值时间段(例如，Tth1)长。例如，第二参考电压929(例如，Vref2)低于图7所示的第一参考电压829(例如，Vref1)。在另一示例中，第二参考电压929(例如，Vref2)高于地电压372(例如，零伏)，并且第一阈值电压928(例如，Vth1)和第二阈值电压930(例如，Vth2)二者均低于地电压372(例如，零伏)。
在另一实施例中，如果电压信号362保持超出第二参考电压929(例如，Vref2)的持续时间被确定为比第一阈值时间段(例如，Tth1)长，则次级控制器308响应于电压信号362(例如，VDR)从高于第二参考电压929的值减小到低于第一阈值电压928(例如，Vth1)和第二阈值电压930(例如，Vth2)二者的值，将信号366从逻辑低电平变为逻辑高电平以接通晶体管310。在另一实施例中，如果电压信号362保持超出第二参考电压929(例如，Vref2)的持续时间未被确定为比第一阈值时间段(例如，Tth1)长，则即使电压信号362(例如，VDR)减小到低于第一阈值电压928(例如，Vth1)和第二阈值电压930(例如，Vth2)二者的值，次级控制器308也不会将信号366从逻辑低电平变为逻辑高电平，从而晶体管310保持关断。
例如，开关330的开关周期包括开关330闭合(例如，接通)的接通时间段和开关330断开(例如，关断)的关断时间段。在另一示例中，如图8所示，开关330的接通时间段(例如，Ton)开始于时刻t34，结束于时刻t35，开关330的关断时间段(例如，Toff)开始于时刻t35，结束于时刻t40。在另一示例中，与包括初级绕组304和次级绕组306的变压器相关联的退磁时段(例如，Tdemag)开始于时刻t35，结束于时刻t40或时刻t40之前。在另一示例中，t34≤t35≤t40。
在一个实施例中，在接通时间段(例如，Ton)期间，开关330闭合(例如，接通)，如波形902所示，并且能量被存储在包括初级绕组304和次级绕组306的变压器中。例如，次级电流352具有低值(例如，几乎为零)。在另一示例中，由次级控制器308接收的电压信号362(例如，VDR)具有高于零的值918(例如，如波形908所示)。在另一示例中，信号366处于逻辑低电平(例如，如波形910所示)，并且晶体管310关断。在另一示例中，在接通时间段(例如，Ton)期间，晶体管310的沟道电流368具有低值(例如，几乎为零)，并且晶体管310的体二极管电流370具有低值(例如，几乎为零)。
在另一实施例中，在接通时间段的结束处(例如，在时刻t35处)，开关330断开(例如，关断)，如波形902所示，并且能量被转移到次级侧。例如，次级电流352增大(例如，在时刻t35处)。在另一示例中，电压信号362(例如，VDR)从值918减小到值926(例如，如波形908所示)。在另一示例中，值926低于第一阈值电压928(例如，Vth1)和第二阈值电压930(例如，Vth2)二者。在另一示例中，第一阈值电压928(例如，Vth1)和第二阈值电压930(例如，Vth2)二者均低于地电压372(例如，零伏)。在另一示例中，第一阈值电压928(例如，Vth1)大约等于-300mV，并且第二阈值电压930(例如，Vth2)大约等于-10mV。在另一示例中，晶体管310的体二极管374开始导通，并且体二极管374的体二极管电流370增大。
根据某些实施例，次级控制器308在端子390处接收电压信号362(例如，VDR)，并确定电压信号362是否超出第二参考电压929(例如，Vref2)。在一个实施例中，如果电压信号362被确定为超出(例如，在时刻t34处)第二参考电压929(例如，Vref2)，则次级控制器308进一步确定电压信号362保持超出第二参考电压929(例如，Vref2)的持续时间(例如，从时刻t34到时刻t35的持续时间TA)，并确定该持续时间(例如，持续时间TA)是否比第一阈值时间段(例如，Tth1)长。例如，第二参考电压929(例如，Vref2)低于图7所示的第一参考电压829(例如，Vref1)。在另一实施例中，如果该持续时间(例如，持续时间TA)被确定为比第一阈值时间段(例如，Tth1)长，则次级控制器308响应于电压信号362(例如，VDR)从高于第二参考电压929的值(例如，值918)减小到低于第一阈值电压928(例如，Vth1)和第二阈值电压930(例如，Vth2)二者的值(例如，值926)，将信号366从逻辑低电平变为逻辑高电平(例如，在时刻t35处，如波形910所示，或在t35之后的某个时刻)以便接通晶体管310。在另一实施例中，如果该持续时间(例如，持续时间TA)被确定为比第一阈值时间段(例如，Tth1)长，则次级控制器308响应于电压信号362(例如，VDR)从高于第二参考电压929的值(例如，值918)减小到低于第二阈值电压930(例如，Vth2)的值(例如，值926)，将信号366从逻辑低电平变为逻辑高电平(例如，在时刻t35处，如波形910所示，或在t35之后的某个时刻)以便接通晶体管310。
例如，持续时间TA比第一阈值时间段Tth1长。在另一示例中，第一阈值电压928(例如，Vth1)与图7所示的第一阈值电压828(例如，Vth1)相同，并且第二阈值电压930(例如，Vth2)与图7所示的第二阈值电压830(例如，Vth2)相同。在另一示例中，在电压信号362(例如，VDR)从值918减小到值926的时刻与信号366从逻辑低电平变为逻辑高电平的时刻之间存在延时(例如，Td)。在另一示例中，该延时(例如，Td)为零。
在另一示例中，在晶体管310接通以后，晶体管310的沟道电流368增大。在另一实施例中，次级电流352等于沟道电流368和体二极管电流370的和。
在另一实施例中，如果持续时间(例如，持续时间TA)未被确定为比第一阈值时间段(例如，Tth1)长，则不管电压信号362(例如，VDR)是否减小到低于第一阈值电压928(例如，Vth1)和第二阈值电压930(例如，Vth2)二者的值，次级控制器308都将信号366保持在逻辑低电平以保持晶体管310关断。在另一实施例中，如果持续时间(例如，持续时间TA)未被确定为比第一阈值时间段(例如，Tth1)长，则不管电压信号362(例如，VDR)是否减小到低于第二阈值电压930(例如，Vth2)的值，次级控制器308都将信号366保持在逻辑低电平以保持晶体管310关断。
根据一个实施例，在退磁时段期间，开关330保持断开(例如，关断)，如波形902所示。例如，次级电流352减小。在另一示例中，如果电压信号362(例如，VDR)变为大于第一阈值电压928(例如，如波形908所示)，则信号366从逻辑高电平变为逻辑低电平(例如，如波形910所示)。在另一示例中，晶体管310被关断，并且晶体管310的沟道电流368减小到低值(例如，几乎为零)。在另一示例中，晶体管310的体二极管电流370流过晶体管310的体二极管374，然后减小到低值。在另一示例中，退磁时段在时刻t40之前结束。在另一示例中，紧接退磁时段的结束，电压信号362增大到值919，如波形908的上升沿所示。
根据某些实施例，次级控制器308在端子390处接收电压信号362(例如，VDR)，并确定电压信号362是否超出第二参考电压929(例如，Vref2)。在一个实施例中，如果电压信号362被确定为超出(例如，在时刻t36处)第二参考电压929(例如，Vref2)，则次级控制器308进一步确定电压信号362保持超出第二参考电压929(例如，Vref2)的持续时间(例如，从时刻t36到时刻t37的持续时间TB)，并确定该持续时间(例如，持续时间TB)是否比第一阈值时间段(例如，Tth1)长。在另一实施例中，如果持续时间(例如，持续时间TB)未被确定为比第一阈值时间段(例如，Tth1)长，则即使电压信号362(例如，VDR)减小到低于第一阈值电压928(例如，Vth1)和第二阈值电压930(例如，Vth2)二者的值(例如，值927)，次级控制器308也不会将信号366从逻辑低电平变为逻辑高电平，从而晶体管310保持关断。例如，持续时间TB比第一阈值时间段Tth1短。
根据本发明的另一实施例，图8是以断续传导模式(DCM)操作的如图3(B)所示的电源变换***400的简化时序图。例如，波形902将功率开关430接通或关断表示为时间的函数，波形908将电压信号462(例如，在端子DR处)表示为时间的函数，而波形910将信号466(例如，在端子G2处)表示为时间的函数。
如先前讨论的那样，在一个实施例中，如果电压信号362(例如，VDR)变得大于第一阈值电压928(例如，如波形908所示)，则信号366从逻辑高电平变为逻辑低电平(例如，如波形910所示)，以便关断晶体管310。例如，晶体管310这样的硬关断经常在晶体管310的漏极处产生振铃，因为包括初级绕组304和次级绕组306的变压器中剩余的能量通过晶体管310的寄生体二极管374散出，并与晶体管310的寄生电容器及变压器的电感器产生共振。在另一示例中，这些共振振铃(例如，如波形908所示在时刻t40之前的振铃)可达到低于第一阈值电压928(例如，Vth1)和第二阈值电压930(例如，Vth2)二者的值(例如，值927)。
同样如先前讨论的那样，在另一实施例中，次级控制器308确定电压信号362保持超出第二参考电压929(例如，Vref2)的持续时间是否比第一阈值时间段(例如，Tth1)长。例如，基于该确定的结果，次级控制器308还决定是否响应于电压信号362(例如，VDR)减小到低于第一阈值电压928(例如，Vth1)和第二阈值电压930(例如，Vth2)二者的值而关断晶体管310。
在另一示例中，如果初级侧上的AC输入电压具有小的振幅，则电压信号362的值918和电压信号362的值919近似相等，如波形908所示；因此，选择小于值918但大于值919的第一参考电压829(例如，Vref1)的值是困难的，但是第二参考电压929(例如，Vref2)的值可被选择为使得电压信号362保持超出第二参考电压929(例如，Vref2)的持续时间可被用于避免被共振振铃(例如，如波形908所示在时刻t40之前的振铃)误触发次级控制器308。在另一示例中，该误触发可导致次级侧整流器的不同步和输出电压350的不稳定性。
如上面所讨论的和在这里进一步强调的那样，图8仅仅是示例，其不应该过度地限制权利要求的范围。本领域的普通技术人员将认识到许多变更、替换和修改。例如，以其他模式(例如，连续传导模式和临界传导模式(例如，准谐振模式))操作的、如图3(A)所示的电源变换***300或如图3(B)所示的电源变换***400也可实现如图8所示的方案。
根据某些实施例，如图8所示的方案在连续传导模式下实现。在一个实施例中，如果电压信号362保持超出第二参考电压929(例如，Vref2)的持续时间被确定为比第一阈值时间段(例如，Tth1)长，则次级控制器308响应于电压信号362(例如，VDR)从高于第二参考电压929的值减小到低于第一阈值电压928(例如，Vth1)和第二阈值电压930(例如，Vth2)二者的值，将信号366从逻辑低电平变为逻辑高电平以便接通晶体管310。在另一实施例中，如果电压信号362保持超出第二参考电压929(例如，Vref2)的持续时间未被确定为比第一阈值时间段(例如，Tth1)长，则即使电压信号362(例如，VDR)减小到低于第一阈值电压928(例如，Vth1)和第二阈值电压930(例如，Vth2)二者的值，次级控制器308也不会将信号366从逻辑低电平变为逻辑高电平，从而晶体管310保持关断。在另一实施例中，控制器302在退磁时段结束之前接通晶体管310(例如，控制器302在次级电流352下降到零之前接通晶体管310)，并且作为响应，信号362(例如，VDR)增大。在另一示例中，次级控制器308检测到信号362的上升沿，并改变信号366以关断晶体管310。
根据一些实施例，如图8所示，次级控制器308在端子390处接收电压信号362(例如，VDR)，并确定电压信号362是否低于第一参考电压829(例如，Vref1)但超出第二参考电压929(例如，Vref2)。在一个实施例中，如果电压信号362被确定为低于第一参考电压829(例如，Vref1)但超出第二参考电压929(例如，Vref2)，则次级控制器308进一步确定电压信号362保持低于第一参考电压829(例如，Vref1)但超出第二参考电压929(例如，Vref2)的持续时间，并确定该持续时间是否比第一阈值时间段(例如，Tth1)长。在另一实施例中，如果电压信号362保持低于第一参考电压829(例如，Vref1)但超出第二参考电压929(例如，Vref2)的持续时间被确定为比第一阈值时间段(例如，Tth1)长，则次级控制器308响应于电压信号362(例如，VDR)从高于第二参考电压929的值减小到低于第一阈值电压928(例如，Vth1)和第二阈值电压930(例如，Vth2)二者的值，将信号366从逻辑低电平变为逻辑高电平以便接通晶体管310。在另一实施例中，如果电压信号362保持低于第一参考电压829(例如，Vref1)但超出第二参考电压929(例如，Vref2)的持续时间未被确定为比第一阈值时间段(例如，Tth1)长，则即使电压信号362(例如，VDR)减小到低于第一阈值电压928(例如，Vth1)和第二阈值电压930(例如，Vth2)二者的值，次级控制器308也不会将信号366从逻辑低电平变为逻辑高电平，从而晶体管310保持关断。
图9是根据本发明的另一实施例，以断续传导模式(DCM)操作的、如图3(A)所示的电源变换***300的简化时序图。该图仅仅是示例，其不应该过度地限制权利要求的范围。本领域的普通技术人员将认识到许多变更、替换和修改。例如，波形1002将功率开关330接通或关断表示为时间的函数，波形1008将电压信号362(例如，在端子DR处的VDR)表示为时间的函数，而波形1010将信号366(例如，在端子G2处)表示为时间的函数。
如图9所示，次级控制器308在端子390处接收电压信号362(例如，VDR)，并确定从电压信号362超出第三参考电压1029(例如，Vref3)的时刻到电压信号362下降到低于第四参考电压1031(例如，Vref4)的时刻的持续时间，并进一步确定该持续时间是否比第二阈值时间段(例如，Tth2)长。在一个实施例中，如果该持续时间被确定为比第二阈值时间段(例如，Tth2)长，则次级控制器308响应于电压信号362(例如，VDR)从高于第三参考电压1029的值减小到低于第一阈值电压1028(例如，Vth1)和第二阈值电压1030(例如，Vth2)二者的值，将信号366从逻辑低电平变为逻辑高电平以便接通晶体管310。在另一实施例中，如果该持续时间未被确定为比第二阈值时间段(例如，Tth2)长，则即使电压信号362(例如，VDR)减小到低于第一阈值电压1028(例如，Vth1)和第二阈值电压1030(例如，Vth2)二者的值，次级控制器308也不会将信号366从逻辑低电平变为逻辑高电平，从而晶体管310保持关断。
例如，开关330的开关周期包括开关330闭合(例如，接通)的接通时间段和开关330断开(例如，关断)的关断时间段。在另一示例中，如图9所示，开关330的接通时间段(例如，Ton)开始于时刻t44，结束于时刻t45，或开始于时刻t50，结束于时刻t51。在另一示例中，如图9所示，开关330的关断时间段(例如，Toff)开始于时刻t45，结束于时刻t50。在另一示例中，与包括初级绕组304和次级绕组306的变压器相关联的退磁时段(例如，Tdemag)开始于时刻t45，结束于时刻t50或时刻t50之前。在另一示例中，t44≤t45≤t50≤t51。
在一个实施例中，在接通时间段(例如，Ton)期间，开关330闭合(例如，接通)，如波形1002所示，并且能量被存储在包括初级绕组304和次级绕组306的变压器中。例如，次级电流352具有低值(例如，几乎为零)。在另一示例中，由次级控制器308接收的电压信号362(例如，VDR)具有高于零的值1018(例如，如波形1008所示)。在另一示例中，信号366处于逻辑低电平(例如，如波形1010所示)，并且晶体管310关断。在另一示例中，在接通时间段(例如，Ton)期间，晶体管310的沟道电流368具有低值(例如，几乎为零)，并且晶体管310的体二极管电流370具有低值(例如，几乎为零)。
在另一实施例中，在接通时间段的结束处(例如，在时刻t45处或在时刻t51处)，开关330断开(例如，关断)，如波形1002所示，并且能量被转移到次级侧。例如，次级电流352增大(例如，在时刻t45处或在时刻t51处)。在另一示例中，电压信号362(例如，VDR)从值1018减小到值1026(例如，如波形1008所示)。在另一示例中，值1026低于第一阈值电压1028(例如，Vth1)和第二阈值电压1030(例如，Vth2)二者。在另一示例中，第一阈值电压1028(例如，Vth1)和第二阈值电压1030(例如，Vth2)二者均低于地电压372(例如，零伏)。在另一示例中，第一阈值电压1028(例如，Vth1)大约等于-300mV，并且第二阈值电压1030(例如，Vth2)大约等于-10mV。在另一示例中，晶体管310的体二极管374开始导通，并且体二极管374的体二极管电流370增大。
根据一些实施例，次级控制器308在端子390处接收电压信号362(例如，VDR)，并确定从电压信号362超出第三参考电压1029(例如，Vref3)的时刻(例如，时刻t46)到电压信号362下降到低于第四参考电压1031(例如，Vref4)的时刻(例如，时刻t47)的持续时间(例如，持续时间TC)，并进一步确定该持续时间(例如，持续时间TC)是否比第二阈值时间段(例如，Tth2)长。例如，第四参考电压1031(例如，Vref4)低于第三参考电压1029(例如，Vref3)，第三参考电压1029(例如，Vref3)低于图7所示的第一参考电压829(例如，Vref1)，也低于图8所示的第二参考电压929(例如，Vref2)。在另一示例中，第三参考电压1029(例如，Vref3)高于第四参考电压1031(例如，Vref4)，第四参考电压1031(例如，Vref4)高于第一阈值电压1028(例如，Vth1)，而第一阈值电压1028(例如，Vth1)高于第二阈值电压1030(例如，Vth2)。在另一示例中，第三参考电压1029(例如，Vref3)和第四参考电压1031(例如，Vref4)二者均高于地电压372(例如，零伏)，而第一阈值电压1028(例如，Vth1)和第二阈值电压1030(例如，Vth2)二者均低于地电压372(例如，零伏)。在另一示例中，持续时间TC比第二阈值时间段Tth2短。
在一个实施例中，如果持续时间(例如，持续时间TC)未被确定为比第二阈值时间段(例如，Tth2)长，则即使电压信号362(例如，VDR)减小到低于第一阈值电压1028(例如，Vth1)和第二阈值电压1030(例如，Vth2)二者的值(例如，值1027)，次级控制器308也不会将信号366从逻辑低电平变为逻辑高电平，从而晶体管310保持关断。例如，第一阈值电压1028(例如，Vth1)与已经在图8中示出的第一阈值电压928(例如，Vth1)相同，也与图7所示的第一阈值电压828(例如，Vth1)相同。在另一示例中，第二阈值电压1030(例如，Vth2)与图8所示的第二阈值电压930(例如，Vth2)相同，也与图7所示的第二阈值电压830(例如，Vth2)相同。
根据某些实施例，次级控制器308在端子390处接收电压信号362(例如，VDR)，并确定从电压信号362超出第三参考电压1029(例如，Vref3)的时刻(例如，时刻t48)到电压信号362下降到低于第四参考电压1031(例如，Vref4)的时刻(例如，时刻t51)的持续时间(例如，持续时间TD)，并进一步确定该持续时间(例如，持续时间TD)是否比第二阈值时间段(例如，Tth2)长。在一个实施例中，如果持续时间(例如，持续时间TD)被确定为比第二阈值时间段(例如，Tth2)长，则次级控制器308响应于电压信号362(例如，VDR)从高于第三参考电压1029的值(例如，值1018)减小到低于第一阈值电压1028(例如，Vth1)和第二阈值电压1030(例如，Vth2)二者的值(例如，值1026)，将信号366从逻辑低电平变为逻辑高电平(例如，在时刻t51处，如波形1010所示，或在t51之后的某个时刻)以便接通晶体管310。在另一实施例中，如果持续时间(例如，持续时间TD)被确定为比第二阈值时间段(例如，Tth2)长，则次级控制器308响应于电压信号362(例如，VDR)从高于第三参考电压1029的值(例如，值1018)减小到低于第二阈值电压1030(例如，Vth2)的值(例如，值1026)，将信号366从逻辑低电平变为逻辑高电平(例如，在时刻t51处，如波形1010所示，或在t51之后的某个时刻)以便接通晶体管310。
例如，持续时间TD比第二阈值时间段Tth2长。在另一示例中，在电压信号362(例如，VDR)从值1018减小到值1026的时刻与信号366从逻辑低电平变为逻辑高电平的时刻之间存在延时(例如，Td)。在另一示例中，该延时(例如，Td)为零。在另一实施例中，在晶体管310接通以后，晶体管310的沟道电流368增大。在另一实施例中，次级电流352等于沟道电流368和体二极管电流370的和。
在另一实施例中，如果持续时间(例如，持续时间TD)未被确定为比第二阈值时间段(例如，Tth2)长，则不管电压信号362(例如，VDR)是否减小到低于第一阈值电压1028(例如，Vth1)和第二阈值电压1030(例如，Vth2)二者的值，次级控制器308都将信号366保持在逻辑低电平以保持晶体管310关断。在另一实施例中，如果持续时间(例如，持续时间TD)未被确定为比第二阈值时间段(例如，Tth2)长，则不管电压信号362(例如，VDR)是否减小到低于第二阈值电压1030(例如，Vth2)的值，次级控制器308都将信号366保持在逻辑低电平以保持晶体管310关断。
根据一个实施例，在退磁时段期间，开关330保持断开(例如，关断)，如波形1002所示。例如，次级电流352减小。在另一示例中，如果电压信号362(例如，VDR)变得大于第一阈值电压1028(例如，如波形1008所示)，则信号366从逻辑高电平变为逻辑低电平(例如，如波形1010所示)。在另一示例中，晶体管310被关断，并且晶体管310的沟道电流368减小到低值(例如，几乎为零)。在另一示例中，晶体管310的体二极管电流370流过晶体管310的体二极管374，然后减小到低值。在另一示例中，退磁时段开始于时刻t45，而在时刻t50之前结束，或开始于时刻t51。在另一示例中，紧接退磁时段的结束，电压信号362增大到值1019，如波形1008的上升沿所示。
根据本发明的另一实施例，图9是以断续传导模式(DCM)操作的如图3(B)所示的电源变换***400的简化时序图。例如，波形1002将功率开关430接通或关断表示为时间的函数，波形1008将电压信号462(例如，在端子DR处)表示为时间的函数，而波形1010将信号466(例如，在端子G2处)表示为时间的函数。
如先前讨论的那样，在一个实施例中，如果电压信号362(例如，VDR)变得大于第一阈值电压1028(例如，如波形1008所示)，则信号366从逻辑高电平变为逻辑低电平(例如，如波形1010所示)从而关断晶体管310。例如，晶体管310这样的硬关断经常在晶体管310的漏极处产生振铃，因为包括初级绕组304和次级绕组306的变压器中剩余的能量通过晶体管310的寄生体二极管374散出，并与晶体管310的寄生电容器及变压器的电感器产生共振。在另一示例中，这些共振振铃(例如，如波形1008所示在时刻t50之前的振铃)可达到低于第一阈值电压1028(例如，Vth1)和第二阈值电压1030(例如，Vth2)二者的值(例如，值1027)。
同样如先前讨论的那样，在另一实施例中，次级控制器308确定从电压信号362超出第三参考电压1029(例如，Vref3)的时刻到电压信号362下降到低于第四参考电压1031(例如，Vref4)的时刻的持续时间是否比第二阈值时间段(例如，Tth2)长。例如，基于该确定的结果，次级控制器308进一步决定是否响应于电压信号362(例如，VDR)减小到低于第一阈值电压1028(例如，Vth1)和第二阈值电压1030(例如，Vth2)二者的值而关断晶体管310。在另一示例中，如果电源变换***300处于轻载或无载条件下，则持续时间TA(例如，Ton)可变得比第一阈值时间段(例如，Tth1)短，从而导致错过脉冲触发(pulse firing)和/或不同步，但是这样的共振振铃模式可被检测，如图9所示。
如上面所讨论的和在这里进一步强调的那样，图9仅仅是示例，其不应该过度地限制权利要求的范围。本领域的普通技术人员将认识到许多变更、替换和修改。例如，以其他模式(例如，连续传导模式和临界传导模式(例如，准谐振模式))操作的、如图3(A)所示的电源变换***300或如图3(B)所示的电源变换***400也可实现如图9所示的方案。
根据某些实施例，如图9所示的方案在连续传导模式下实现。在一个实施例中，如果从电压信号362超出第三参考电压1029(例如，Vref3)的时刻到电压信号362下降到低于第四参考电压1031(例如，Vref4)的时刻的持续时间被确定为比第二阈值时间段(例如，Tth2)长，则次级控制器308响应于电压信号362(例如，VDR)从高于第二参考电压1029的值减小到低于第一阈值电压1028(例如，Vth1)和第二阈值电压1030(例如，Vth2)二者的值，将信号366从逻辑低电平变为逻辑高电平以便接通晶体管310。在另一实施例中，如果从电压信号362超出第三参考电压1029(例如，Vref3)的时刻到电压信号362下降到低于第四参考电压1031(例如，Vref4)的时刻的持续时间未被确定为比第二阈值时间段(例如，Tth2)长，则即使电压信号362(例如，VDR)减小到低于第一阈值电压1028(例如，Vth1)和第二阈值电压1030(例如，Vth2)二者的值，次级控制器308也不会将信号366从逻辑低电平变为逻辑高电平，从而晶体管310保持关断。在另一实施例中，控制器302在退磁时段结束之前接通晶体管310(例如，控制器302在次级电流352下降到零之前接通晶体管310)，并且作为响应，信号362(例如，VDR)增大。在另一示例中，次级控制器308检测到信号362的上升沿，并改变信号366以关断晶体管310。
根据某些实施例，如图9所示，次级控制器308在端子390处接收电压信号362(例如，VDR)，确定从电压信号362低于第一参考电压829(例如，Vref1)和第二参考电压929(例如，Vref1)二者但超出第三参考电压1029(例如，Vref3)的时刻到电压信号362下降到低于第四参考电压1031(例如，Vref4)的时刻的持续时间，并进一步确定该持续时间是否比第二阈值时间段(例如，Tth2)长。例如，Vref1>Vref2>Vref3>Vref4。在一个实施例中，如果该持续时间被确定为比第二阈值时间段(例如，Tth2)长，则次级控制器308响应于电压信号362(例如，VDR)从高于第三参考电压1029的值减小到低于第一阈值电压1028(例如，Vth1)和第二阈值电压1030(例如，Vth2)二者的值，将信号366从逻辑低电平变为逻辑高电平以便接通晶体管310。在另一实施例中，如果该持续时间未被确定为比第二阈值时间段(例如，Tth2)长，则即使电压信号362(例如，VDR)减小到低于第一阈值电压1028(例如，Vth1)和第二阈值电压1030(例如，Vth2)二者的值，次级控制器308也不会将信号366从逻辑低电平变为逻辑高电平，从而晶体管310保持关断。
图10是根据本发明的另一实施例，示出了作为电源变换***300的一部分的次级控制器308的某些组件的简化图。该图仅仅是示例，其不应该过度地限制权利要求的范围。本领域的普通技术人员将认识到许多变更、替换和修改。次级控制器308包括：钳位组件1102，补偿组件1104，上升沿检测组件1106，比较器1124、1210、1220、1230和1240，下降沿检测组件1110，时序控制器1112，逻辑控制组件1114，栅极驱动器1116，轻载检测器1118，信号发生器1120，振荡器1122，欠压锁定组件1128，参考信号发生器1126，或门1250，消抖组件1224，以及定时器组件1234。例如，次级控制器308的一些组件被用于同步整流，包括：钳位组件1102，补偿组件1104，上升沿检测组件1106，比较器1124、1210、1220、1230和1240，下降沿检测组件1110、时序控制器1112、逻辑控制组件1114、栅极驱动器1116，或门1250，消抖组件1224，以及定时器组件1234。在另一示例中，次级控制器308的某些组件被用于输出电压检测和控制，包括：轻载检测器1118、信号发生器1120、振荡器1122、参考信号发生器1126、逻辑控制组件1114、以及栅极驱动器1116。在另一示例中，次级控制器308中用于同步整流的组件和次级控制器308中用于输出电压检测和控制的组件被集成在同一芯片上。
在一个实施例中，钳位组件1102从端子390(例如，端子DR)接收电压信号362(例如，VDR)。例如，电压信号362(例如，VDR)被钳位组件1102钳位。在另一示例中，钳位组件1102从次级控制器308中移除。在另一实施例中，上升沿检测组件1106，比较器1210、1220、1230和1240，以及下降沿检测组件1110接收信号1158，该信号1158等于由补偿组件1104修改的电压信号362。例如，补偿组件1104被省去，并且信号1158与信号362相同。在另一示例中，上升沿检测组件1106包括比较器，且下降沿检测组件1110包括比较器。
在另一实施例中，比较器1210接收信号1158和第一参考电压1218(例如，第一参考电压829)，并向或门输出信号1216。例如，如果信号1158大于第一参考电压1218(例如，第一参考电压829)，则信号1216处于逻辑高电平。在另一示例中，如果信号1158小于第一参考电压1218(例如，第一参考电压829)，则信号1216处于逻辑低电平。在另一实施例中，比较器1220接收信号1158和第二参考电压1228(例如，第二参考电压929)，并向消抖组件1224输出信号1222。例如，如果信号1158大于第二参考电压1228(例如，第二参考电压929)，则信号1222处于逻辑高电平。在另一示例中，如果信号1158小于第二参考电压1228(例如，第二参考电压929)，则信号1222处于逻辑低电平。
在另一实施例中，比较器1230接收信号1158和第三参考电压1238(例如，第三参考电压1029)，并向定时器组件1234输出信号1232。例如，如果信号1158大于第三参考电压1238(例如，第三参考电压1029)，则信号1232处于逻辑高电平。在另一示例中，如果信号1158小于第三参考电压1238(例如，第三参考电压1029)，则信号1232处于逻辑低电平。在另一实施例中，比较器1240接收信号1158和第四参考电压1248(例如，第四参考电压1031)，并向定时器组件1234输出信号1242。例如，如果信号1158大于第四参考电压1248(例如，第四参考电压1031)，则信号1242处于逻辑高电平。在另一示例中，如果信号1158小于第四参考电压1248(例如，第四参考电压1031)，则信号1242处于逻辑低电平。
根据一个实施例，消抖组件1224从比较器1220接收信号1222，确定信号1222是否指示信号1158在比第一阈值时间段(例如，Tth1)更长的持续时间内保持大于第二参考电压1228(例如，第二参考电压929)，并向或门1250输出信号1226。例如，如果消抖组件1224确定信号1222指示信号1158在比第一阈值时间段(例如，Tth1)更长的持续时间内保持大于第二参考电压1228(例如，第二参考电压929)，则消抖组件1224生成处于逻辑高电平的信号1226。在另一示例中，如果消抖组件1224确定信号1222未指示信号1158在比第一阈值时间段(例如，Tth1)更长的持续时间内保持大于第二参考电压1228(例如，第二参考电压929)，则消抖组件1224生成处于逻辑低电平的信号1226。
根据另一实施例，定时器组件1234从比较器1230接收信号1232，以及从比较器1240接收信号1242，并向或门1250输出信号1236。例如，定时器组件1234确定从电压信号1158超出第三参考电压1238(例如，第三参考电压1029)的时刻到电压信号1158下降到低于第四参考电压1248(例如，第四参考电压1031)的时刻的持续时间。在另一示例中，如果所确定的持续时间比第二阈值时间段(例如，Tth2)长，则定时器组件1234生成处于逻辑高电平的信号1236。在另一示例中，如果所确定的持续时间不比第二阈值时间段(例如，Tth2)长，则定时器组件1234生成处于逻辑低电平的信号1236。
根据另一实施例，或门1250分别从比较器1210、消抖组件1224和定时器组件1234接收信号1216、1226和1236，并向下降沿检测组件1110(例如，比较器)输出信号1252。例如，如果信号1216、1226和1236中的任意一个处于逻辑高电平，则或门生成处于逻辑高电平的信号1252。在另一示例中，如果信号1216、1226和1236都不处于逻辑高电平，则或门生成处于逻辑低电平的信号1252。
在一个实施例中，下降沿检测组件1110(例如，比较器)从或门1250接收信号1252，并向时序控制器1112输出信号1111。例如，如果信号1252处于逻辑高电平，则下降沿检测组件1110(例如，比较器)被使能用于下降沿检测；而如果信号1252处于逻辑低电平，则下降沿检测组件1110(例如，比较器)未被使能(例如，在待机中)用于下降沿检测。在另一示例中，如果下降沿检测组件1110(例如，比较器)被使能，则如果信号1158变得小于第二阈值电压1113(例如，第二阈值电压830、第二阈值电压930、和/或第二阈值电压1030)，那么下降沿检测组件1110将信号1111从逻辑高电平变为逻辑低电平。在另一示例中，如果下降沿检测组件1110(例如，比较器)未被使能，则下降沿检测组件1110将信号1111保持在逻辑高电平而不管信号1158是否变得小于第二阈值电压1113。
在另一实施例中，上升沿检测组件1106(例如，比较器)向时序控制器1112输出信号1107。例如，如果信号1158变得大于第一阈值电压1109(例如，第一阈值电压828、第一阈值电压928、和/或第一阈值电压1028)，则上升沿检测组件1106将信号1107从逻辑高电平变为逻辑低电平。在另一示例中，第一阈值电压1109在大小上大于第二阈值电压1113。
在另一实施例中，时序控制器1112接收信号1107和1111，并向逻辑控制器1114输出信号1172。例如，逻辑控制器1114向栅极驱动器1116输出信号1115。在另一示例中，栅极驱动器1116提供信号366(例如，在端子G2处)以驱动晶体管310。例如，响应于信号1107从逻辑高电平变为逻辑低电平，栅极驱动器1116将信号366从逻辑高电平变为逻辑低电平以关断晶体管310。在另一示例中，如果信号1111从逻辑高电平变为逻辑低电平，则栅极驱动器1116将信号366从逻辑低电平变为逻辑高电平以接通晶体管310。
根据一个实施例，次级控制器308通过信号388(例如，Vs)连续监测输出电压350。例如，比较器1124接收参考信号1180和信号388(例如，Vs)，并且输出信号1182。在另一示例中，轻载检测器1118从振荡器1122接收时钟信号1174并且从时序控制器1112接收信号1176。在另一示例中，信号1176指示信号362中的某些开关事件(例如，上升沿或下降沿)。在另一示例中，轻载检测器1118输出指示电源变换***300的开关频率的信号1178。在另一示例中，信号发生器1120接收信号1178和信号1182，并向逻辑控制组件1114输出信号1184以影响晶体管310的状态。
在另一实施例中，如果输出电压350在任意条件下(例如，当输出负载条件从无载/轻载条件变为满载条件时)下降到低于某阈值电平，则输出电压350减小(例如，低于某阈值电平)。例如，如果信号388(例如，Vs)从在大小上大于参考信号1180的第一值变为在大小上低于参考信号1180的第二值，则信号发生器1120在信号1184中生成脉冲以便在短时间段内接通晶体管310。
根据一些实施例，如果信号1178指示电源变换***300在无载/轻载条件下，则信号发生器1120响应于信号388(例如，Vs)从在大小上大于参考信号1180的第一值变为在大小上低于参考信号1180的第二值，在信号1184中输出脉冲。例如，响应于信号1184中的脉冲，栅极驱动器1116在信号366中生成脉冲730。在另一示例中，在与信号366中的脉冲730相关联的脉冲时段中，晶体管310被接通，并且沟道电流368以不同方向(例如，从输出电容器312通过晶体管310到地)流动。在另一示例中，反馈信号360在大小上增加，并形成脉冲。根据某些实施例，控制器302检测到反馈信号360的脉冲，并且作为响应，增大初级绕组304的峰值电流和开关频率以便向次级侧传递更多的能量。例如，输出电压350和电压信号388最终在大小上增加。
如上面所讨论的和在这里进一步强调的那样，图10仅仅是示例，其不应该过度地限制权利要求的范围。本领域的普通技术人员将认识到许多变更、替换和修改。例如，比较器1230和1240以及定时器组件1234从次级控制器308中移除，并且或门1250接收信号1216和1226并向下降沿检测组件1110(例如，比较器)输出信号1252。在另一示例中，比较器1220和消抖组件1224从次级控制器308中移除，并且或门1250接收信号1216和1236并向下降沿检测组件1110(例如，比较器)输出信号1252。在另一示例中，比较器1210从次级控制器308中移除，并且或门1250接收信号1226和1236并向下降沿检测组件1110(例如，比较器)输出信号1252。
在另一示例中，比较器1220、1230和1240，消抖组件1224，定时器组件1234，以及或门1250从次级控制器308中移除，并且信号1216被用作信号1252并由下降沿检测组件1110(例如，比较器)接收。在另一示例中，比较器1210、1230和1240，定时器组件1234，以及或门1250从次级控制器308中移除，并且信号1226被用作信号1252并由下降沿检测组件1110(例如，比较器)接收。在另一示例中，比较器1210和1220，消抖组件1224，以及或门1250从次级控制器308中移除，并且信号1236被用作信号1252并由下降沿检测组件1110(例如，比较器)接收。
图11是根据本发明的一个实施例，示出了用于使能作为电源变换***300的一部分的次级控制器308的下降沿检测组件1110的方法的简化图。该图仅仅是示例，其不应该过度地限制权利要求的范围。本领域的普通技术人员将认识到许多变更、替换和修改。方法1300包括：用于保持下降沿检测组件1110未使能的过程1310，用于确定条件A是否满足的过程1320，用于确定条件B是否满足的过程1322，用于确定条件C是否满足的过程1324，用于确定条件A、条件B、或条件C中的至少一个是否满足的过程1330，以及用于使能下降沿检测组件1110的过程1340。
在过程1310，下降沿检测组件1110保持未使能(例如，保持待机)。例如，如果信号1252处于逻辑低电平，则下降沿检测组件1110(例如，比较器)不被使能(例如，在待机中)用于下降沿检测。在另一示例中，如果下降沿检测组件1110(例如，比较器)未被使能，则下降沿检测组件1110将信号1111保持在逻辑高电平而不管信号1158是否变为小于第二阈值电压1113。
在过程1320，确定条件A是否满足，其中条件A要求信号1158大于第一参考电压1218(例如，第一参考电压829)。例如，如果信号1158大于第一参考电压1218(例如，第一参考电压829)，则条件A被确定为满足。在另一示例中，过程1320由比较器1210执行。
在过程1322，确定条件B是否满足，其中条件B要求信号1158在比第一阈值时间段(Tth1)更长的持续时间内保持大于第二参考电压1228(例如，第一参考电压929)。例如，如果信号1158在比第一阈值时间段(Tth1)更长的持续时间内保持大于第二参考电压1228(例如，第一参考电压929)，则条件B被确定为满足。在另一示例中，过程1322由比较器1220和消抖组件1224执行。
在过程1324，确定条件C是否满足，其中条件C要求从电压信号1158超出第三参考电压1238(例如，第三参考电压1029)的时刻到电压信号1158下降到低于第四参考电压1248(例如，第四参考电压1031)的时刻的持续时间比第二阈值时间段(Tth2)长。例如，如果从电压信号1158超出第三参考电压1238(例如，第三参考电压1029)的时刻到电压信号1158下降到低于第四参考电压1248(例如，第四参考电压1031)的时刻的持续时间比第二阈值时间段(Tth2)长，则条件C被确定为满足。在另一示例中，过程1324由比较器1230和1240以及定时器组件1234执行。
根据某些实施例，第二参考电压1228(例如，第一参考电压929)小于第一参考电压1218(例如，第一参考电压829)，第三参考电压1238(例如，第三参考电压1029)小于第二参考电压1228(例如，第一参考电压929)，第四参考电压1248(例如，第四参考电压1031)小于第三参考电压1238(例如，第三参考电压1029)，并且第二阈值电压1113(例如，第二阈值电压830、第二阈值电压930、和/或第二阈值电压1030)小于第四参考电压1248(例如，第四参考电压1031)。根据一些实施例，第一参考电压1218(例如，第一参考电压829)、第二参考电压1228(例如，第一参考电压929)、第三参考电压1238(例如，第三参考电压1029)、第四参考电压1248(例如，第四参考电压1031)每个都大于零，并且第二阈值电压1113(例如，第二阈值电压830、第二阈值电压930、和/或第二阈值电压1030)小于零。
在过程1330，确定条件A、条件B、或条件C中的至少一个是否满足。例如，如果条件A满足，则条件A、条件B、或条件C中的至少一个满足。在另一示例中，如果条件A和条件B满足，则条件A、条件B、或条件C中的至少一个满足。在另一示例中，过程1330由或门1250执行。
根据一个实施例，如果条件A、条件B、或条件C都不满足，则执行过程1310，使得下降沿检测组件1110保持未使能(例如，保持待机)。根据另一实施例，如果条件A、条件B、或条件C中的至少一个满足，则执行过程1340。
例如，如果下降沿检测组件1110(例如，比较器)未被使能，则下降沿检测组件1110将信号1111保持在逻辑高电平而不管信号1158是否变为小于第二阈值电压1113(例如，第二阈值电压830、第二阈值电压930、和/或第二阈值电压1030)。在另一示例中，如果下降沿检测组件1110(例如，比较器)未被使能，则栅极驱动器1116将信号366保持在逻辑低电平从而保持晶体管310关断而不管信号1158是否变为小于第二阈值电压1113(例如，第二阈值电压830、第二阈值电压930、和/或第二阈值电压1030)。
在步骤1340，下降沿检测组件1110被使能。例如，如果下降沿检测组件1110(例如，比较器)被使能，则如果信号1158变得小于第二阈值电压1113(例如，第二阈值电压830、第二阈值电压930、和/或第二阈值电压1030)，那么下降沿检测组件1110将信号1111从逻辑高电平变为逻辑低电平。在另一示例中，如果信号1111从逻辑高电平变为逻辑低电平，则栅极驱动器1116将信号366从逻辑低电平变为逻辑高电平，以接通晶体管310。在另一示例中，如果下降沿检测组件1110(例如，比较器)被使能且如果信号1158变得小于第二阈值电压1113(例如，第二阈值电压830、第二阈值电压930、和/或第二阈值电压1030)，则栅极驱动器1116将信号366从逻辑低电平变为逻辑高电平，以接通晶体管310。
如上面所讨论的和在这里进一步强调的那样，图11仅仅是示例，其不应该过度地限制权利要求的范围。本领域的普通技术人员将认识到许多变更、替换和修改。例如，如果下降沿检测组件1110在过程1340被使能，则在下降沿检测组件1110检测到信号1158变为小于第二阈值电压1113之后，下降沿检测组件1110再次变为未使能，从而重复过程1310。在另一示例中，信号1158与信号362相同。
在一个实施例中，次级控制器408与图10所示的次级控制器308相同。在另一实施例中，图11是示出了用于使能作为电源变换***400的一部分的次级控制器408的下降沿检测组件1110的方法的简化图。
根据一些实施例，以其他模式(例如，连续传导模式和临界传导模式(例如，准谐振模式))操作的、作为电源变换***300的一部分的次级控制器308或作为电源变换***400的一部分的次级控制器408也可实现如图10和图11所示的方案。
本发明的某些实施例提供了可避免开关脉冲由于寄生电容器和变压器电感引起的共振振荡而导致开关脉冲的错误触发的整流电路。例如，开关脉冲的错误触发可引起次级侧开关控制和初级侧开关控制之间的不同步。在另一示例中，该不同步可引起可能导致电源变换***损坏的可靠性问题。本发明的一些实施例提供了提高次级侧开关与初级侧开关的同步性并且也提高电源变换***的可靠性的***和方法。例如，本发明的次级控制器可识别负脉冲是真的接通信号还是只是共振振铃或毛刺。
根据另一实施例，用于调节电源变换***的***控制器包括第一控制器端子和第二控制器端子。此外，该***控制器被配置为在第一控制器端子接收输入信号，并且至少部分基于该输入信号，在第二控制器端子生成驱动信号以接通或关断晶体管从而影响与电源变换***的次级绕组相关联的电流。此外，该***控制器还被配置为：确定该输入信号在第一时刻是否大于第一阈值；响应于该输入信号被确定为在第一时刻大于第一阈值，确定该输入信号在第二时刻是否小于第二阈值；并且响应于该输入信号被确定为在第二时刻小于第二阈值，将第二控制器端子处的驱动信号从第一逻辑电平变为第二逻辑电平。此外，第二时刻在第一时刻之后。例如，至少根据图7和/或图10来实现该***控制器。
根据另一实施例，用于调节电源变换***的***控制器包括第一控制器端子和第二控制器端子。此外，该***控制器被配置为在第一控制器端子接收输入信号，并且至少部分基于该输入信号，在第二控制器端子生成驱动信号以接通或关断晶体管，以影响与电源变换***的次级绕组相关联的电流。此外，该***控制器还被配置为：确定该输入信号是否在比预定持续时间更长的时间段内保持大于第一阈值，并且响应于该输入信号被确定为在比预定持续时间更长的时间段内保持大于第一阈值，确定该输入信号在该时间段之后的某时刻是否小于第二阈值。此外，该***控制器还被配置为：响应于该输入信号被确定为在该时刻小于第二阈值，将第二控制器端子处的驱动信号从第一逻辑电平变为第二逻辑电平。例如，至少根据图8和/或图10来实现该***控制器。
根据另一实施例，用于调节电源变换***的***控制器包括第一控制器端子和第二控制器端子。此外，该***控制器被配置为在第一控制器端子接收输入信号，并且至少部分基于该输入信号，在第二控制器端子生成驱动信号以接通或关断晶体管从而影响与电源变换***的次级绕组相关联的电流。此外，该***控制器还被配置为：确定从该输入信号变得大于第一阈值的第一时刻到该输入信号变得小于第二阈值的第二时刻的时间间隔是否比预定持续时间长，并且响应于该时间间隔被确定为比预定持续时间长，确定该输入信号在该时间间隔之后的某时刻是否小于第三阈值。此外，该***控制器还被配置为：响应于该输入信号被确定为在该时刻小于第三阈值，将第二控制器端子处的驱动信号从第一逻辑电平变为第二逻辑电平。例如，至少根据图9和/或图10来实现该***控制器。
根据另一实施例，用于调节电源变换***的***控制器包括第一控制器端子和第二控制器端子。此外，该***控制器被配置为在第一控制器端子接收输入信号，并且至少部分基于该输入信号，在第二控制器端子生成驱动信号以接通或关断晶体管从而影响与电源变换***的次级绕组相关联的电流。此外，该***控制器还被配置为：确定该输入信号是否大于第一阈值；确定该输入信号是否在比第一预定持续时间更长的时间段内保持大于第二阈值；并且确定从该输入信号变得大于第三阈值的第一时刻到该输入信号变得小于第四阈值的第二时刻的时间间隔是否比第二预定持续时间长。此外，该***控制器还被配置为：响应于该输入信号被确定为大于第一阈值、该输入信号被确定为在比第一预定持续时间更长的时间段内保持大于第二阈值、或该时间间隔被确定为比第二预定持续时间长，确定该输入信号是否小于第五阈值，并且响应于该输入信号被确定为小于第五阈值，将第二控制器端子处的驱动信号从第一逻辑电平变为第二逻辑电平。例如，至少根据图10和/或图11来实现该***控制器。
根据另一实施例，用于调节电源变换***的方法包括：接收输入信号，处理与该输入信号相关联的信息，并至少部分基于该输入信号生成驱动信号以接通或关断晶体管从而影响与电源变换***的次级绕组相关联的电流。此外，处理与该输入信号相关联的信息包括：确定该输入信号在第一时刻是否大于第一阈值。此外，至少部分基于该输入信号生成驱动信号以接通或关断晶体管从而影响与电源变换***的次级绕组相关联的电流包括：响应于该输入信号被确定为在第一时刻大于第一阈值，确定该输入信号在第二时刻是否小于第二阈值，并且响应于该输入信号被确定为在第二时刻小于第二阈值，将驱动信号从第一逻辑电平变为第二逻辑电平。此外，第二时刻在第一时刻之后。例如，至少根据图7和/或图10来实现该方法。
根据另一实施例，用于调节电源变换***的方法包括：接收输入信号，处理与该输入信号相关联的信息，并至少部分基于该输入信号生成驱动信号以接通或关断晶体管从而影响与电源变换***的次级绕组相关联的电流。此外，处理与该输入信号相关联的信息包括：确定该输入信号是否在比预定持续时间更长的时间段内保持大于第一阈值。此外，至少部分基于该输入信号生成驱动信号以接通或关断晶体管从而影响与电源变换***的次级绕组相关联的电流包括：响应于该输入信号被确定为在比预定持续时间更长的时间段内保持大于第一阈值，确定该输入信号在该时间段之后的某时刻是否小于第二阈值，并且响应于该输入信号被确定为在该时刻小于第二阈值，将驱动信号从第一逻辑电平变为第二逻辑电平。例如，至少根据图8和/或图10来实现该方法。
根据另一实施例，用于调节电源变换***的方法包括：接收输入信号，处理与该输入信号相关联的信息，并至少部分基于该输入信号生成驱动信号以接通或关断晶体管从而影响与电源变换***的次级绕组相关联的电流。此外，处理与该输入信号相关联的信息包括：确定从该输入信号变得大于第一阈值的第一时刻到该输入信号变得小于第二阈值的第二时刻的时间间隔是否比预定持续时间长。此外，至少部分基于该输入信号生成驱动信号以接通或关断晶体管从而影响与电源变换***的次级绕组相关联的电流包括：响应于该时间间隔被确定为比预定持续时间长，确定该输入信号在该时间间隔之后的某时刻是否小于第三阈值，并且响应于该输入信号被确定为在该时刻小于第三阈值，将驱动信号从第一逻辑电平变为第二逻辑电平。例如，至少根据图9和/或图10来实现该方法。
根据另一实施例，用于调节电源变换***的方法包括：接收输入信号，处理与该输入信号相关联的信息，并至少部分基于该输入信号生成驱动信号以接通或关断晶体管从而影响与电源变换***的次级绕组相关联的电流。此外，处理与该输入信号相关联的信息包括：确定该输入信号是否大于第一阈值；确定该输入信号是否在比第一预定持续时间更长的时间段内保持大于第二阈值；以及确定从该输入信号变得大于第三阈值的第一时刻到该输入信号变得小于第四阈值的第二时刻的时间间隔是否比第二预定持续时间长。此外，至少部分基于该输入信号生成驱动信号以接通或关断晶体管从而影响与电源变换***的次级绕组相关联的电流包括：响应于该输入信号被确定为大于第一阈值，该输入信号被确定为在比第一预定持续时间更长的时间段内保持大于第二阈值，或该时间间隔被确定为比第二预定持续时间长，确定该输入信号是否小于第五阈值，并且响应于该输入信号被确定为小于第五阈值，将驱动信号从第一逻辑电平变为第二逻辑电平。例如，至少根据图10和/或图11来实现该方法。
例如，本发明的各种实施例的一些或全部组件每个都通过使用一个或多个软件组件、一个或多个硬件组件和/或软件和硬件组件的一个或多个组合，单独地和/或与至少另一组件相结合地实现。在另一示例中，本发明的各种实施例的一些或全部组件每个都单独地和/或与至少另一组件相结合地实现在一个或多个电路中，该一个或多个电路例如是一个或多个模拟电路和/或一个或多个数字电路。在又一个示例中，能够组合本发明的各种实施例和/或示例。
尽管已经对本发明的具体实施例进行了描述，但是本领域的技术人员应该理解，存在与所描述的实施例等同的其它实施例。因此，应当理解的是，本发明不由具体图示的实施例来限制，而是仅由所附权利要求的范围来限制。

Claims (60)

1.一种用于调节电源变换***的***控制器，所述***控制器包括：
第一控制器端子；以及
第二控制器端子；
其中，所述***控制器被配置为：
在所述第一控制器端子处接收输入信号；并且
至少部分基于所述输入信号，在所述第二控制器端子处生成驱动信号以接通或关断晶体管从而影响与所述电源变换***的次级绕组相关联的电流；
其中，所述***控制器还被配置为：
确定所述输入信号在第一时刻是否大于第一阈值；
响应于所述输入信号被确定为在第一时刻大于第一阈值，
确定所述输入信号在第二时刻是否小于第二阈值，所述第二时刻在所述第一时刻之后；
响应于所述输入信号被确定为在第二时刻小于第二阈值，将所述第二控制器端子处的驱动信号从第一逻辑电平变为第二逻辑电平。
2.如权利要求1所述的***控制器，还被配置为：响应于所述输入信号未被确定为在所述第一时刻大于所述第一阈值，将所述驱动信号保持在所述第一逻辑电平而不管所述输入信号在所述第二时刻是否小于所述第二阈值。
3.如权利要求1所述的***控制器，其中所述第二阈值小于所述第一阈值。
4.如权利要求3所述的***控制器，其中所述第一阈值大于零。
5.如权利要求4所述的***控制器，其中所述第二阈值小于零。
6.如权利要求1所述的***控制器，还被配置为：响应于所述输入信号被确定为在所述第二时刻小于所述第二阈值，在一段延时后将所述驱动信号从所述第一逻辑电平变为所述第二逻辑电平以接通所述晶体管。
7.如权利要求1所述的***控制器，还被配置为：响应于所述输入信号被确定为在所述第二时刻小于所述第二阈值，没有延时地将所述驱动信号从所述第一逻辑电平变为所述第二逻辑电平以接通所述晶体管。
8.如权利要求1所述的***控制器，其中：
所述第一逻辑电平是逻辑低电平；并且
所述第二逻辑电平是逻辑高电平。
9.如权利要求1所述的***控制器，还包括：
第一比较器，所述第一比较器被配置为基于至少与所述输入信号相关联的信息生成第一比较信号，所述第一比较信号指示所述输入信号在第一时刻是否大于第一阈值；
第二比较器，所述第二比较器被配置为：响应于所述输入信号在所述第一时刻大于所述第一阈值，基于至少与所述输入信号相关联的信息生成第二比较信号，所述第二比较信号指示所述输入信号在所述第二时刻是否小于所述第二阈值；以及
驱动组件，所述驱动组件被配置为至少部分基于所述第二比较信号，在所述第二控制器端子处输出所述驱动信号。
10.如权利要求9所述的***控制器，其中所述驱动组件包括：
时序控制器，所述时序控制器被配置为接收所述第二比较信号并且至少部分基于所述第二比较信号输出第一时序信号；
逻辑控制器，所述逻辑控制器被配置为接收所述第一时序信号并且至少部分基于所述第一时序信号生成控制信号；以及
栅极驱动器，所述栅极驱动器被配置为接收所述控制信号并且至少部分基于所述控制信号输出所述驱动信号。
11.如权利要求10所述的***控制器，还包括：
第三比较器，所述第三比较器被配置为接收与所述电源变换***的输出电压相关联的电压信号并且至少部分基于所述电压信号生成第三比较信号；
负载检测器，所述负载检测器被配置为接收来自所述时序控制器的第二时序信号和时钟信号，并且至少部分基于所述第二时序信号和所述时钟信号生成检测信号；以及
脉冲信号发生器，所述脉冲信号发生器被配置为接收所述第三比较信号和所述检测信号，并至少部分基于所述第三比较信号和所述检测信号，向逻辑控制器输出脉冲信号。
12.如权利要求1所述的***控制器，其中所述***控制器位于第一芯片上。
13.如权利要求12所述的***控制器，其中所述晶体管也在所述第一芯片上。
14.如权利要求12所述的***控制器，其中所述***控制器是多芯片封装的至少一部分，所述多芯片封装还包括在第二芯片上的所述晶体管，所述第二芯片不同于所述第一芯片。
15.一种用于调节电源变换***的***控制器，所述***控制器包括：
第一控制器端子；以及
第二控制器端子；
其中，所述***控制器被配置为：
在所述第一控制器端子处接收输入信号；并且
至少部分基于所述输入信号，在所述第二控制器端子处生成驱动信号以接通或关断晶体管从而影响与所述电源变换***的次级绕组相关联的电流；
其中，所述***控制器还被配置为：
确定所述输入信号是否在比预定持续时间更长的时间段内保持大于第一阈值；
响应于所述输入信号被确定为在比所述预定持续时间更长的所述时间段内保持大于所述第一阈值，
确定所述输入信号在所述时间段之后的时刻是否小于第二阈值；
响应于所述输入信号被确定为在所述时刻小于第二阈值，将所述第二控制器端子处的驱动信号从第一逻辑电平变为第二逻辑电平。
16.如权利要求15所述的***控制器，还被配置为：响应于所述输入信号未被确定为在比预定持续时间更长的时间段内保持大于第一阈值，将所述驱动信号保持在第一逻辑电平处而不管所述输入信号在所述时刻是否小于第二阈值。
17.如权利要求15所述的***控制器，其中所述第二阈值小于所述第一阈值。
18.如权利要求17所述的***控制器，其中所述第一阈值大于零。
19.如权利要求18所述的***控制器，其中所述第二阈值小于零。
20.如权利要求15所述的***控制器，还被配置为：响应于所述输入信号被确定为在所述时刻小于第二阈值，在一段延时后将驱动信号从第一逻辑电平变为第二逻辑电平以接通所述晶体管。
21.如权利要求15所述的***控制器，还被配置为：响应于所述输入信号被确定为在所述时刻小于第二阈值，没有延时地将驱动信号从第一逻辑电平变为第二逻辑电平以接通所述晶体管。
22.如权利要求15所述的***控制器，其中：
所述第一逻辑电平是逻辑低电平；并且
所述第二逻辑电平是逻辑高电平。
23.如权利要求15所述的***控制器，还包括：
第一比较器，所述第一比较器被配置为基于至少与所述输入信号相关联的信息生成第一比较信号，所述第一比较信号指示所述输入信号是否大于第一阈值；
消抖组件，所述消抖组件被配置为接收所述第一比较信号并至少部分基于所述第一比较信号生成消抖信号，所述消抖信号指示所述输入信号是否在比预定持续时间更长的时间段内保持大于第一阈值；
第二比较器，所述第二比较器被配置为：响应于所述输入信号在比预定持续时间更长的时间段内保持大于第一阈值，基于至少与所述输入信号相关联的信息生成第二比较信号，所述第二比较信号指示所述输入信号在所述时刻是否小于第二阈值；以及
驱动组件，所述驱动组件被配置为至少部分基于所述第二比较信号，在所述第二控制器端子处输出所述驱动信号。
24.如权利要求23所述的***控制器，其中所述驱动组件包括：
时序控制器，所述时序控制器被配置为接收所述第二比较信号并且至少部分基于所述第二比较信号输出第一时序信号；
逻辑控制器，所述逻辑控制器被配置为接收所述第一时序信号并且至少部分基于所述第一时序信号生成控制信号；以及
栅极驱动器，所述栅极驱动器被配置为接收所述控制信号并且至少部分基于所述控制信号输出所述驱动信号。
25.如权利要求24所述的***控制器，还包括：
第三比较器，所述第三比较器被配置为接收与所述电源变换***的输出电压相关联的电压信号，并且至少部分基于所述电压信号生成第三比较信号；
负载检测器，所述负载检测器被配置为接收来自所述时序控制器的第二时序信号和时钟信号，并且至少部分基于所述第二时序信号和所述时钟信号生成检测信号；以及
脉冲信号发生器，所述脉冲信号发生器被配置为接收所述第三比较信号和所述检测信号，并至少部分基于所述第三比较信号和所述检测信号，向逻辑控制器输出脉冲信号。
26.如权利要求15所述的***控制器，其中所述***控制器位于第一芯片上。
27.如权利要求26所述的***控制器，其中所述晶体管也在所述第一芯片上。
28.如权利要求26所述的***控制器，其中所述***控制器是多芯片封装的至少一部分，所述多芯片封装还包括在第二芯片上的所述晶体管，所述第二芯片不同于所述第一芯片。
29.一种用于调节电源变换***的***控制器，该***控制器包括：
第一控制器端子；以及
第二控制器端子；
其中，所述***控制器被配置为：
在所述第一控制器端子处接收输入信号；并且
至少部分基于所述输入信号，在所述第二控制器端子处生成驱动信号以接通或关断晶体管从而影响与所述电源变换***的次级绕组相关联的电流；
其中，所述***控制器还被配置为：
确定从所述输入信号变得大于第一阈值的第一时刻到所述输入信号变得小于第二阈值的第二时刻的时间间隔是否比预定持续时间长；
响应于所述时间间隔被确定为比预定持续时间长，
确定所述输入信号在所述时间间隔之后的时刻是否小于第三阈值；
响应于所述输入信号被确定为在所述时刻小于第三阈值，将第二控制器端子处的驱动信号从第一逻辑电平变为第二逻辑电平。
30.如权利要求29所述的***控制器，还被配置为：响应于所述时间间隔未被确定为比所述预定持续时间长，将所述驱动信号保持在第一逻辑电平而不管所述输入信号在所述时刻是否小于第三阈值。
31.如权利要求29所述的***控制器，其中所述第二阈值小于所述第一阈值。
32.如权利要求31所述的***控制器，其中所述第三阈值小于所述第二阈值。
33.如权利要求32所述的***控制器，其中所述第一阈值和第二阈值每个都大于零。
34.如权利要求33所述的***控制器，其中所述第三阈值小于零。
35.如权利要求29所述的***控制器，还被配置为：响应于所述输入信号被确定为在所述时刻小于第三阈值，在一段延时后将驱动信号从第一逻辑电平变为第二逻辑电平以接通所述晶体管。
36.如权利要求29所述的***控制器，还被配置为：响应于所述输入信号被确定为在所述时刻小于第三阈值，没有延时地将所述驱动信号从第一逻辑电平变为第二逻辑电平以接通所述晶体管。
37.如权利要求29所述的***控制器，其中：
所述第一逻辑电平是逻辑低电平；并且
所述第二逻辑电平是逻辑高电平。
38.如权利要求29所述的***控制器，还包括：
第一比较器，所述第一比较器被配置为基于至少与所述输入信号相关联的信息生成第一比较信号，所述第一比较信号指示所述输入信号是否大于第一阈值；
第二比较器，所述第二比较器被配置为基于至少与所述输入信号相关联的信息生成第二比较信号，所述第二比较信号指示所述输入信号是否小于第二阈值；
定时器组件，所述定时器组件被配置为接收所述第一比较信号和所述第二比较信号并生成定时器信号，所述定时器信号指示从所述输入信号变得大于第一阈值的第一时刻到所述输入信号变得小于第二阈值的第二时刻的时间间隔是否比所述预定持续时间长；
第三比较器，所述第三比较器被配置为：响应于所述时间间隔比所述预定持续时间长，基于至少与所述输入信号相关联的信息生成第三比较信号，所述第三比较信号指示所述输入信号在所述时刻是否小于第三阈值；以及
驱动组件，所述驱动组件被配置为至少部分基于所述第三比较信号，在所述第二控制器端子处输出所述驱动信号。
39.如权利要求38所述的***控制器，其中所述驱动组件包括：
时序控制器，所述时序控制器被配置为接收所述第三比较信号，并且至少部分基于所述第三比较信号输出第一时序信号；
逻辑控制器，所述逻辑控制器被配置为接收所述第一时序信号，并且至少部分基于所述第一时序信号生成控制信号；以及
栅极驱动器，所述栅极驱动器被配置为接收所述控制信号，并且至少部分基于所述控制信号输出所述驱动信号。
40.如权利要求39所述的***控制器，还包括：
第四比较器，所述第四比较器被配置为接收与所述电源变换***的输出电压相关联的电压信号，并且至少部分基于所述电压信号生成第四比较信号；
负载检测器，所述负载检测器被配置为接收来自所述时序控制器的第二时序信号和时钟信号，并且至少部分基于所述第二时序信号和所述时钟信号生成检测信号；以及
脉冲信号发生器，所述脉冲信号发生器被配置为接收所述第四比较信号和所述检测信号，并至少部分基于所述第四比较信号和所述检测信号向逻辑控制器输出脉冲信号。
41.如权利要求29所述的***控制器，其中所述***控制器位于第一芯片上。
42.如权利要求41所述的***控制器，其中所述晶体管也在所述第一芯片上。
43.如权利要求41所述的***控制器，其中所述***控制器是多芯片封装的至少一部分，所述多芯片封装还包括在第二芯片上的所述晶体管，所述第二芯片不同于所述第一芯片。
44.一种用于调节电源变换***的***控制器，所述***控制器包括：
第一控制器端子；以及
第二控制器端子；
其中，所述***控制器被配置为：
在所述第一控制器端子处接收输入信号；并且
至少部分基于所述输入信号，在所述第二控制器端子处生成驱动信号以接通或关断晶体管从而影响与所述电源变换***的次级绕组相关联的电流；
其中，所述***控制器还被配置为：
确定所述输入信号是否大于第一阈值；
确定所述输入信号是否在比第一预定持续时间更长的时间段内保持大于第二阈值；
确定从所述输入信号变得大于第三阈值的第一时刻到所述输入信号变得小于第四阈值的第二时刻的时间间隔是否比第二预定持续时间长；
其中，所述***控制器还被配置为：响应于所述输入信号被确定为大于所述第一阈值、所述输入信号在比所述第一预定持续时间更长的所述时间段内保持大于第二阈值、或者所述时间间隔被确定为比第二预定持续时间长，
确定所述输入信号是否小于第五阈值；并且
响应于所述输入信号被确定为小于第五阈值，将所述第二控制器端子处的驱动信号从第一逻辑电平变为第二逻辑电平。
45.如权利要求44所述的***控制器，还被配置为：响应于所述输入信号未被确定为大于第一阈值、所述输入信号在比第一预定持续时间更长的时间段内保持大于第二阈值、以及所述时间间隔未被确定为比第二预定持续时间长，将所述驱动信号保持在第一逻辑电平而不管所述输入信号是否小于第五阈值。
46.如权利要求44所述的***控制器，其中：
所述第二阈值小于所述第一阈值；
所述第三阈值小于所述第二阈值；
所述第四阈值小于所述第三阈值；并且
所述第五阈值小于所述第四阈值。
47.如权利要求46所述的***控制器，其中所述第一阈值、所述第二阈值、所述第三阈值、所述第四阈值每个都大于零。
48.如权利要求47所述的***控制器，其中所述第五阈值小于零。
49.如权利要求44所述的***控制器，其中：
所述第一逻辑电平是逻辑低电平；并且
所述第二逻辑电平是逻辑高电平。
50.如权利要求44所述的***控制器，还包括：
第一比较器，所述第一比较器被配置为基于至少与所述输入信号相关联的信息生成第一比较信号，所述第一比较信号指示所述输入信号是否大于第一阈值；
第二比较器，所述第二比较器被配置为基于至少与所述输入信号相关联的信息生成第二比较信号，所述第二比较信号指示所述输入信号是否大于第二阈值；
消抖组件，所述消抖组件被配置为接收所述第二比较信号，并至少部分基于所述第二比较信号生成消抖信号，所述消抖信号指示所述输入信号是否在比第一预定持续时间更长的时间段内保持大于第二阈值；
第三比较器，所述第三比较器被配置为基于至少与所述输入信号相关联的信息生成第三比较信号，所述第三比较信号指示所述输入信号是否大于第三阈值；
第四比较器，所述第四比较器被配置为基于至少与所述输入信号相关联的信息生成第四比较信号，所述第四比较信号指示所述输入信号是否小于第四阈值；
定时器组件，所述定时器组件被配置为接收所述第三比较信号和所述第四比较信号并生成定时器信号，所述定时器信号指示从所述输入信号变得大于第一阈值的第一时刻到所述输入信号变得小于第二阈值的第二时刻的时间间隔是否比第二预定持续时间长；以及
或门，所述或门被配置为接收所述第一比较信号、所述消抖信号、以及所述定时器信号，并且至少部分基于所述第一比较信号、所述消抖信号、以及所述定时器信号生成逻辑信号。
51.如权利要求50所述的***控制器，还包括：
第五比较器，所述第五比较器被配置为接收所述逻辑信号，并响应于所述逻辑信号指示所述输入信号大于第一阈值、所述输入信号在比所述第一预定持续时间更长的时间段内大于第二阈值、或者所述时间间隔比第二预定持续时间长，基于至少与所述输入信号相关联的信息生成第五比较信号，所述第五比较信号指示所述输入信号是否小于第五阈值；以及
驱动组件，所述驱动组件被配置为至少部分基于所述第五比较信号，在所述第二控制器端子处输出所述驱动信号。
52.如权利要求51所述的***控制器，其中所述驱动组件包括：
时序控制器，所述时序控制器被配置为接收所述第五比较信号，并且至少部分基于所述第五比较信号输出第一时序信号；
逻辑控制器，所述逻辑控制器被配置为接收所述第一时序信号，并且至少部分基于所述第一时序信号生成控制信号；以及
栅极驱动器，所述栅极驱动器被配置为接收所述控制信号，并且至少部分基于所述控制信号输出所述驱动信号。
53.如权利要求52所述的***控制器，还包括：
第六比较器，所述第六比较器被配置为接收与所述电源变换***的输出电压相关联的电压信号，并且至少部分基于所述电压信号生成第六比较信号；
负载检测器，所述负载检测器被配置为接收来自所述时序控制器的第二时序信号和时钟信号，并且至少部分基于所述第二时序信号和所述时钟信号生成检测信号；以及
脉冲信号发生器，所述脉冲信号发生器被配置为接收所述第六比较信号和所述检测信号，并至少部分基于所述第六比较信号和所述检测信号向逻辑控制器输出脉冲信号。
54.如权利要求44所述的***控制器，其中所述***控制器位于第一芯片上。
55.如权利要求54所述的***控制器，其中所述晶体管也在所述第一芯片上。
56.如权利要求54所述的***控制器，其中所述***控制器位于是多芯片封装的至少一部分，所述多芯片封装还包括在第二芯片上的所述晶体管，所述第二芯片不同于所述第一芯片。
57.一种用于调节电源变换***的方法，所述方法包括：
接收输入信号；
处理与所述输入信号相关联的信息；以及
至少部分基于所述输入信号生成驱动信号以接通或关断晶体管从而影响与所述电源变换***的次级绕组相关联的电流；
其中，处理与所述输入信号相关联的信息包括：确定所述输入信号在第一时刻是否大于第一阈值；
其中，至少部分基于所述输入信号生成驱动信号以接通或关断晶体管从而影响与所述电源变换***的次级绕组相关联的电流包括：响应于所述输入信号被确定为在第一时刻大于第一阈值，
确定所述输入信号在第二时刻是否小于第二阈值，所述第二时刻在所述第一时刻之后；并且
响应于所述输入信号被确定为在第二时刻小于第二阈值，将驱动信号从第一逻辑电平变为第二逻辑电平。
58.一种用于调节电源变换***的方法，所述方法包括：
接收输入信号；
处理与所述输入信号相关联的信息；以及
至少部分基于所述输入信号生成驱动信号以接通或关断晶体管从而影响与所述电源变换***的次级绕组相关联的电流；
其中，处理与所述输入信号相关联的信息包括：确定所述输入信号是否在比预定持续时间更长的时间段内保持大于第一阈值；
其中，至少部分基于所述输入信号生成驱动信号以接通或关断晶体管从而影响与所述电源变换***的次级绕组相关联的电流包括：响应于所述输入信号被确定为在比所述预定持续时间更长的时间段内保持大于第一阈值，
确定所述输入信号在所述时间段之后的时刻是否小于第二阈值；并且
响应于所述输入信号被确定为在所述时刻小于第二阈值，将驱动信号从第一逻辑电平变为第二逻辑电平。
59.一种用于调节电源变换***的方法，所述方法包括：
接收输入信号；
处理与所述输入信号相关联的信息；以及
至少部分基于所述输入信号生成驱动信号以接通或关断晶体管从而影响与所述电源变换***的次级绕组相关联的电流；
其中，处理与所述输入信号相关联的信息包括：确定从所述输入信号变得大于第一阈值的第一时刻到所述输入信号变得小于第二阈值的第二时刻的时间间隔是否比预定持续时间长；
其中，至少部分基于所述输入信号生成驱动信号以接通或关断晶体管从而影响与所述电源变换***的次级绕组相关联的电流包括：响应于所述时间间隔被确定为比所述预定持续时间长，
确定所述输入信号在所述时间间隔之后的时刻是否小于第三阈值；并且
响应于所述输入信号被确定为在所述时刻小于第三阈值，将驱动信号从第一逻辑电平变为第二逻辑电平。
60.一种用于调节电源变换***的方法，所述方法包括：
接收输入信号；
处理与所述输入信号相关联的信息；以及
至少部分基于所述输入信号生成驱动信号以接通或关断晶体管从而影响与所述电源变换***的次级绕组相关联的电流；
其中，处理与所述输入信号相关联的信息包括：
确定所述输入信号是否大于第一阈值；
确定所述输入信号是否在比第一预定持续时间更长的时间段内保持大于第二阈值；以及
确定从所述输入信号变得大于第三阈值的第一时刻到所述输入信号变为小于第四阈值的第二时刻的时间间隔是否比第二预定持续时间长；
其中，至少部分基于所述输入信号生成驱动信号以接通或关断晶体管从而影响与所述电源变换***的次级绕组相关联的电流包括：响应于所述输入信号被确定为大于第一阈值、所述输入信号被确定为在比第一预定持续时间更长的时间段内保持大于第二阈值、或者所述时间间隔被确定为比第二预定持续时间长，
确定所述输入信号是否小于第五阈值；并且
响应于所述输入信号被确定为小于第五阈值，将驱动信号从第一逻辑电平变为第二逻辑电平。
CN201410729533.3A 2012-04-12 2014-12-04 用于调节电源变换***的***和方法 Active CN104393763B (zh)

Priority Applications (10)

Application Number Priority Date Filing Date Title
CN201410729533.3A CN104393763B (zh) 2014-12-04 2014-12-04 用于调节电源变换***的***和方法
TW104101330A TWI589110B (zh) 2014-12-04 2015-01-15 System controller and method for regulating a power conversion system
US14/602,944 US9595874B2 (en) 2012-04-12 2015-01-22 Systems and methods for regulating power conversion systems with output detection and synchronized rectifying mechanisms
US15/204,324 US10411604B2 (en) 2012-04-12 2016-07-07 Systems and methods for regulating power conversion systems with output detection and synchronized rectifying mechanisms
US15/353,426 US10411605B2 (en) 2012-04-12 2016-11-16 Systems and methods for regulating power conversion systems with output detection and synchronized rectifying mechanisms
US15/665,264 US10622902B2 (en) 2012-04-12 2017-07-31 Systems and methods for regulating power conversion systems with output detection and synchronized rectifying mechanisms
US15/719,283 US10622903B2 (en) 2012-04-12 2017-09-28 Systems and methods for regulating power conversion systems with output detection and synchronized rectifying mechanisms
US16/503,916 US11588405B2 (en) 2012-04-12 2019-07-05 Systems and methods for regulating power conversion systems with output detection and synchronized rectifying mechanisms
US16/786,372 US11764684B2 (en) 2012-04-12 2020-02-10 Systems and methods for regulating power conversion systems with output detection and synchronized rectifying mechanisms
US16/787,869 US11581815B2 (en) 2012-04-12 2020-02-11 Systems and methods for regulating power conversion systems with output detection and synchronized rectifying mechanisms

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410729533.3A CN104393763B (zh) 2014-12-04 2014-12-04 用于调节电源变换***的***和方法

Publications (2)

Publication Number Publication Date
CN104393763A true CN104393763A (zh) 2015-03-04
CN104393763B CN104393763B (zh) 2017-05-03

Family

ID=52611613

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410729533.3A Active CN104393763B (zh) 2012-04-12 2014-12-04 用于调节电源变换***的***和方法

Country Status (2)

Country Link
CN (1) CN104393763B (zh)
TW (1) TWI589110B (zh)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106452086A (zh) * 2016-10-31 2017-02-22 陕西亚成微电子股份有限公司 一种同步整流控制电路
CN106817031A (zh) * 2017-02-24 2017-06-09 昂宝电子（上海）有限公司 具有对于同步整流控制器的定时控制的***和方法
CN107251399A (zh) * 2015-08-25 2017-10-13 戴洛格半导体公司 自适应同步整流器控制
CN107294405A (zh) * 2017-07-03 2017-10-24 昂宝电子（上海）有限公司 用于调节电源变换器的***控制器和方法
CN108880293A (zh) * 2017-05-12 2018-11-23 通嘉科技股份有限公司 应用于电源转换器的次级侧的次级控制器及其操作方法
US10411604B2 (en) 2012-04-12 2019-09-10 On-Bright Electronics (Shanghai) Co., Ltd. Systems and methods for regulating power conversion systems with output detection and synchronized rectifying mechanisms
US10483856B2 (en) 2016-05-23 2019-11-19 On-Bright Electronics (Shanghai) Co., Ltd. Systems and methods with prediction mechanisms for synchronization rectifier controllers
US10622902B2 (en) 2012-04-12 2020-04-14 On-Bright Electronics (Shanghai) Co., Ltd. Systems and methods for regulating power conversion systems with output detection and synchronized rectifying mechanisms
TWI699957B (zh) * 2018-12-03 2020-07-21 大陸商昂寶電子（上海）有限公司 一種準諧振電源控制器
CN113381603A (zh) * 2020-02-25 2021-09-10 意法半导体(格勒诺布尔2)公司 Usb-pd接口及相关方法
US11757366B2 (en) 2020-05-29 2023-09-12 On-Bright Electronics (Shanghai) Co., Ltd. Systems and methods for synchronous rectification of power supply systems
US11764697B2 (en) 2020-01-20 2023-09-19 On-Bright Electronics (Shanghai) Co., Ltd. Systems and methods for controlling synchronous rectification

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI624142B (zh) * 2017-05-05 2018-05-11 通嘉科技股份有限公司 應用於電源轉換器的二次側的次級控制器及其操作方法
CN107872158B (zh) * 2017-11-03 2020-08-18 昂宝电子（上海）有限公司 多模式开关电源的同步整流控制***和方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060018135A1 (en) * 2004-07-20 2006-01-26 Ta-Yung Yang Pwm controller for synchronous rectifier of flyback power converter
JP2009278717A (ja) * 2008-05-13 2009-11-26 Mitsumi Electric Co Ltd 電源装置
CN102231605A (zh) * 2011-06-30 2011-11-02 上海新进半导体制造有限公司 一种开关电源副边的同步整流控制电路及反激式开关电源
CN102723856A (zh) * 2012-07-02 2012-10-10 矽力杰半导体技术(杭州)有限公司 一种同步整流控制电路以及应用其的开关电源
CN103378751A (zh) * 2012-04-12 2013-10-30 昂宝电子（上海）有限公司 用于开关反激式电源变换***的***和方法
CN103728572A (zh) * 2014-01-10 2014-04-16 矽力杰半导体技术(杭州)有限公司 一种负载检测方法、检测电路及应用其的开关电源
CN103887980A (zh) * 2014-03-13 2014-06-25 昂宝电子（上海）有限公司 用于调节电源变换***的***和方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI348264B (en) * 2007-12-31 2011-09-01 Niko Semiconductor Co Ltd Synchronous rectifying controller and a forward synchronous rectifying circuit
US8570772B2 (en) * 2012-01-26 2013-10-29 Linear Technology Corporation Isolated flyback converter with efficient light load operation

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060018135A1 (en) * 2004-07-20 2006-01-26 Ta-Yung Yang Pwm controller for synchronous rectifier of flyback power converter
JP2009278717A (ja) * 2008-05-13 2009-11-26 Mitsumi Electric Co Ltd 電源装置
CN102231605A (zh) * 2011-06-30 2011-11-02 上海新进半导体制造有限公司 一种开关电源副边的同步整流控制电路及反激式开关电源
CN103378751A (zh) * 2012-04-12 2013-10-30 昂宝电子（上海）有限公司 用于开关反激式电源变换***的***和方法
CN102723856A (zh) * 2012-07-02 2012-10-10 矽力杰半导体技术(杭州)有限公司 一种同步整流控制电路以及应用其的开关电源
CN103728572A (zh) * 2014-01-10 2014-04-16 矽力杰半导体技术(杭州)有限公司 一种负载检测方法、检测电路及应用其的开关电源
CN103887980A (zh) * 2014-03-13 2014-06-25 昂宝电子（上海）有限公司 用于调节电源变换***的***和方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
李文龙: "《最新开关电源设计程序与步骤》", 31 December 2008, 中国电力出版社 *

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11581815B2 (en) 2012-04-12 2023-02-14 On-Bright Electronics (Shanghai) Co., Ltd. Systems and methods for regulating power conversion systems with output detection and synchronized rectifying mechanisms
US10411604B2 (en) 2012-04-12 2019-09-10 On-Bright Electronics (Shanghai) Co., Ltd. Systems and methods for regulating power conversion systems with output detection and synchronized rectifying mechanisms
US10622903B2 (en) 2012-04-12 2020-04-14 On-Bright Electronics (Shanghai) Co., Ltd. Systems and methods for regulating power conversion systems with output detection and synchronized rectifying mechanisms
US11588405B2 (en) 2012-04-12 2023-02-21 On-Bright Electronics (Shanghai) Co., Ltd. Systems and methods for regulating power conversion systems with output detection and synchronized rectifying mechanisms
US10411605B2 (en) 2012-04-12 2019-09-10 On-Bright Electronics (Shanghai) Co., Ltd. Systems and methods for regulating power conversion systems with output detection and synchronized rectifying mechanisms
US11764684B2 (en) 2012-04-12 2023-09-19 On-Bright Electronics (Shanghai) Co., Ltd. Systems and methods for regulating power conversion systems with output detection and synchronized rectifying mechanisms
US10622902B2 (en) 2012-04-12 2020-04-14 On-Bright Electronics (Shanghai) Co., Ltd. Systems and methods for regulating power conversion systems with output detection and synchronized rectifying mechanisms
CN107251399A (zh) * 2015-08-25 2017-10-13 戴洛格半导体公司 自适应同步整流器控制
US10483856B2 (en) 2016-05-23 2019-11-19 On-Bright Electronics (Shanghai) Co., Ltd. Systems and methods with prediction mechanisms for synchronization rectifier controllers
CN106452086B (zh) * 2016-10-31 2019-01-04 陕西亚成微电子股份有限公司 一种同步整流控制电路
CN106452086A (zh) * 2016-10-31 2017-02-22 陕西亚成微电子股份有限公司 一种同步整流控制电路
US10651747B2 (en) 2017-02-24 2020-05-12 On-Bright Electronics (Shanghai) Co., Ltd. Systems and methods with timing control for synchronization rectifier controllers
CN106817031A (zh) * 2017-02-24 2017-06-09 昂宝电子（上海）有限公司 具有对于同步整流控制器的定时控制的***和方法
CN108880293A (zh) * 2017-05-12 2018-11-23 通嘉科技股份有限公司 应用于电源转换器的次级侧的次级控制器及其操作方法
CN107294405B (zh) * 2017-07-03 2019-06-28 昂宝电子（上海）有限公司 用于调节电源变换器的***控制器和方法
CN107294405A (zh) * 2017-07-03 2017-10-24 昂宝电子（上海）有限公司 用于调节电源变换器的***控制器和方法
TWI699957B (zh) * 2018-12-03 2020-07-21 大陸商昂寶電子（上海）有限公司 一種準諧振電源控制器
US11764697B2 (en) 2020-01-20 2023-09-19 On-Bright Electronics (Shanghai) Co., Ltd. Systems and methods for controlling synchronous rectification
CN113381603A (zh) * 2020-02-25 2021-09-10 意法半导体(格勒诺布尔2)公司 Usb-pd接口及相关方法
US11757366B2 (en) 2020-05-29 2023-09-12 On-Bright Electronics (Shanghai) Co., Ltd. Systems and methods for synchronous rectification of power supply systems

Also Published As

Publication number Publication date
TWI589110B (zh) 2017-06-21
TW201622331A (zh) 2016-06-16
CN104393763B (zh) 2017-05-03

Similar Documents

Publication Publication Date Title
CN104393763A (zh) 用于调节电源变换***的***和方法
US11764684B2 (en) Systems and methods for regulating power conversion systems with output detection and synchronized rectifying mechanisms
US11588405B2 (en) Systems and methods for regulating power conversion systems with output detection and synchronized rectifying mechanisms
CN103378751B (zh) 用于开关反激式电源变换***的***和方法
US10193451B2 (en) Systems and methods for regulating power conversion systems with output detection and synchronized rectifying mechanisms
US9866125B2 (en) Input voltage sensor responsive to load conditions
CN103887980A (zh) 用于调节电源变换***的***和方法
CN103368400B (zh) 用于恒压控制和恒流控制的***和方法
CN106026703B (zh) 具有用于同步整流控制器的预测机制的***和方法
US9906151B2 (en) Minimum off-time adaptive to timing fault conditions for synchronous rectifier control
CN108631601B (zh) 多输入变换器
US20120212978A1 (en) Low Power Switch Mode Power Supply
CN107294405B (zh) 用于调节电源变换器的***控制器和方法
US9362836B2 (en) Circuit for driving synchronous rectifier and power supply apparatus including the same
KR102230495B1 (ko) 전원 공급 장치
CN107565807B (zh) 一种开关电源控制电路、开关电源电路、启动方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant