CN104377173A - 半导体装置的制造方法和半导体装置 - Google Patents

半导体装置的制造方法和半导体装置 Download PDF

Info

Publication number
CN104377173A
CN104377173A CN201410389197.2A CN201410389197A CN104377173A CN 104377173 A CN104377173 A CN 104377173A CN 201410389197 A CN201410389197 A CN 201410389197A CN 104377173 A CN104377173 A CN 104377173A
Authority
CN
China
Prior art keywords
resin
substrate
inner chamber
semiconductor device
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410389197.2A
Other languages
English (en)
Inventor
中村朋阳
盐原利夫
秋叶秀树
关口晋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Chemical Co Ltd
Original Assignee
Shin Etsu Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Chemical Co Ltd filed Critical Shin Etsu Chemical Co Ltd
Publication of CN104377173A publication Critical patent/CN104377173A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)
  • Casting Or Compression Moulding Of Plastics Or The Like (AREA)

Abstract

本发明提供一种能够制造半导体装置的制造方法及半导体载置，不需考虑由于使用现有填料而造成的弯曲，不需根据在形成密封层时不合格元件数量调节树脂填充量，在减少复杂工序的同时，制造弯曲少，耐热性、耐湿性优越的半导体装置。该制造方法具有：树脂载置工序，将比形成密封层所需量更多量的热固性树脂载置在不搭载半导体元件的基板上；配置工序，将第一内腔内温度从室温加热至200℃，将半导体元件搭载基板配置在成形模具的上模具和下模具中的一方模具，将载置有热固性树脂的不搭载半导体元件的基板配置在另一方模具；树脂排出工序，对上模具和下模具进行加压将剩余热固性树脂排出到第一内腔外部；一体化工序，一边对上模具和下模具进行加压，一边使热固性树脂成形使半导体元件搭载基板、不搭载半导体元件的基板和密封层一体化。

Description

半导体装置的制造方法和半导体装置
技术领域
本发明涉及使用成形模具来制造半导体装置的方法和利用该方法制造的半导体装置。
背景技术
以前，关于晶片级别的密封方法、将以矩阵状搭载半导体元件的有机基板利用热固性环氧树脂单面成形的方法，提出了各种方案并进行了讨论(专利文献1-3)。
在上述方式中，在制造半导体装置时，在基板的大小较小时，通过调节热固性环氧树脂的线膨胀系数能够控制密封后的基板的弯曲。
在使用直径8英寸(约200mm)程度的小径晶片等基板、小尺寸有机基板的情况下，就现在而言，能够不产生大的问题地进行密封成形，而直径8英寸以上的晶片、大型有机基板在密封后，由于环氧树脂等收缩应力大，因此在单面成形的晶片、有机基板上产生大的弯曲、基板的断裂而不能制造半导体装置。
为了解决随着晶片、金属基板的大型化而带来的上述问题，使填料一直填充至95wt％级别，或者利用树脂的低弹性化来减小固化时的收缩应力。
现有技术文献
专利文献
专利文献1：(日本)特开2001-044324号公报
专利文献2：(日本)特开2003-213087号公报
专利文献3：(日本)特开2009-032842号公报
但是，现在无法制造具有将填料填充至95wt％级别并能够充分成形的性能的热固性树脂。另外，如果使其不产生弯曲级别地低弹性化，会产生耐热性、耐湿性降低等不良情况。
另外，在利用树脂密封搭载有多个半导体元件的基板而形成密封层时，在有不合格半导体元件的情况下，在除去该不合格元件之后进行密封。在这种情况下，形成密封层所需要的树脂的量仅多出除去不合格元件的体积的量。因此，需要控制形成密封层所需要的树脂的体积。
但是，如上所述，在密封时，计算出每次需要的树脂量来调节填充量非常复杂，这会产生工序时间增加的问题、填充量不足而在密封层形成空隙等不良情况的问题。
发明内容
本发明是鉴于上述问题而作出的发明，目的在于提供一种半导体装置的制造方法，不需要考虑由于使用现有填料而造成的弯曲，不需要根据形成密封层时的不合格元件数来调节树脂填充量，能够在减少复杂工序的同时，减小弯曲，能够制造耐热性、耐湿性优越的半导体装置。
为了达成上述目的，根据本发明，提供一种制造半导体装置的方法，在该方法中，使用具有上模具和下模具的成形模具来制造半导体装置，其特征在于，具有：准备工序，在该准备工序中，准备具有第一内腔的所述成形模具，该第一内腔用于使半导体元件搭载基板、不搭载半导体元件的基板、形成在这些基板之间的由热固性树脂构成的密封层一体化；树脂载置工序，在树脂载置工序中，将比形成所述密封层所需要的量更多量的所述热固性树脂载置在所述不搭载半导体元件的基板上；配置工序，在该配置工序中，将所述第一内腔内的温度从室温加热至200℃，并将所述半导体元件搭载基板配置在所述成形模具的所述上模具和所述下模具中的一方的模具，将载置有所述热固性树脂的所述不搭载半导体元件的基板配置在另一方的模具；树脂排出工序，在该树脂排出工序中，对所述上模具和所述下模具进行加压而将剩余的所述热固性树脂排出到所述第一内腔的外部；一体化工序，在该一体化工序中，一边对所述上模具和所述下模具进行加压，一边使所述热固性树脂成形而使所述半导体元件搭载基板、所述不搭载半导体元件的基板和所述密封层一体化；将该一体化后的基板从所述成形模具取出，并通过切割使其单片化的工序。
根据如上所述的半导体装置的制造方法，即便在取出不合格半导体元件的情况下，也不需要每次调节填充的树脂量，能够不产生空隙地可靠地使基板与密封层一体化。另外，通过预先使热固性树脂形成在不搭载半导体的基板上，能够减少工序时的复杂化，能够防止因使用粉状体而对生产线造成污染。并且，即便密封大型基板，也能够抑制密封后的基板的弯曲、断裂，在晶片级别下能够一起密封。
优选在所述准备工序中，准备还具有第二内腔的所述成形模具，该第二内腔经由浇道与所述第一内腔连结，优选在所述树脂排出工序中，将所述剩余的所述热固性树脂排出到所述第二内腔内。
如上所述，能够在充满第一内腔内部的同时，容易使剩余的热固性树脂排出到第一内腔的外部。
优选在所述树脂载置工序中，载置比形成所述密封层所需要的量多0.1～70vol％的所述热固性树脂。
如上所述，通过载置比需要的量多0.1vol％以上，能够可靠地充满第一内腔内部，通过载置有70vol％以下，能够抑制剩余的热固性树脂增加并抑制成本的增加。
优选在所述一体化工序中，对所述第一内腔内或者所述第二内腔内进行加压而使所述热固性树脂成形。
如上所述，能够减少密封层的空隙，能够提高制造的半导体装置的性能。
此时，可以通过向所述第二内腔压入空气或者惰性气体来对所述第一内腔内进行加压。此时，可以利用外部泵或者液压缸来进行空气或者惰性气体向所述第二内腔的压入。
如上所述，容易对第一内腔内进行加压。
可以在所述配置工序中，将所述第二内腔内的温度加热到比所述第一内腔内的温度高的温度，在所述树脂排出工序中，使排出到所述第二内腔的所述剩余的热固性树脂比所述第一内腔内的所述热固性树脂先固化。此时，可以将所述第二内腔内的温度加热到100～250℃的范围内的温度。
如上所述，与第一和第二内腔的容积、所载置的热固性树脂的量无关，能够可靠地密闭第一内腔内并使基板与密封层一体化。
可以在所述一体化工序中，对所述第一内腔内的气氛进行减压而使所述热固性树脂成形。此时，可以对所述第一内腔内的气氛进行减压而使其真空度为0.01333～13.33KPa。
如上所述，能够更有效地减少密封层的空隙。
在本发明的半导体装置的制造方法中，可以利用压缩成形来进行所述热固性树脂的成形。
在本发明的半导体装置的制造方法中，优选所述热固性树脂为在100℃以下的加热条件下会液化的固体热固性树脂。另外，优选所述热固性树脂的性状不为粉状体。
通过使用如上所述的树脂，能够更有效地避免生产线的污染。
另外，作为所述热固性树脂，可以使用环氧树脂、有机硅树脂和有机硅环氧杂化树脂中的任一种树脂。
通过使用如上所述的树脂能够制造耐热性、耐湿性优越的半导体装置。
并且，本发明提供一种半导体装置，其由所述半导体装置的制造方法制造而成。
如上所述的半导体装置在耐热性、耐湿性方面优越，并且抑制弯曲，其结果是残余变形少。
发明效果
在本发明的半导体装置的制造方法中，在不搭载半导体元件的基板上载置比形成密封层所需要的量多的热固性树脂之后，将半导体元件搭载基板和不搭载半导体元件的基板配置在模具上，对上模具和所述下模具进行加压而将剩余的热固性树脂排出到第一内腔的外部，因此即便在除去不合格半导体元件的情况下，也不需要在形成密封层时根据不合格元件数量来调节树脂填充量，能够不产生空隙等地可靠地使基板与密封层一体化，能够减少工序的复杂化、对生产线的污染等。并且，由于使半导体元件搭载基板、不搭载半导体元件的基板、形成在这些基板之间的由热固性树脂构成的密封层一体化，因此即便密封大型基板，也能够抑制密封后的基板的弯曲、断裂，另外，在晶片级别下能够一起密封。
附图说明
图1(A)～(F)是本发明的半导体装置的制造方法的流程图。
图2是表示本发明半导体装置的示意图。
图3是表示本发明半导体装置的制造方法能使用的模具的其他示例的图。
附图标记说明
1  上模具
2  下模具
3  成形模具
4  第一内腔
5  半导体元件搭载基板
6  不搭载半导体元件的基板
7  半导体元件
8  热固性树脂
9  第二内腔
10 浇道
11 密封层
12 切割刀片
20 半导体装置
具体实施方式
以下，说明本发明的实施方式，但是本发明不限于此。
如上所述，优选一种半导体装置的制造方法，在树脂密封时，即便在除去不合格半导体元件的情况下，也不需要每次算出需要的树脂量来调节填充量，能够在减少复杂工序的同时，使基板与密封层一体化。
为达成上述课题，本发明者们经过锐意讨论，结果发现以下事实而完成本发明。即，在将比形成密封层所需要的量多的热固性树脂载置在不搭载半导体元件的基板上之后，将半导体元件搭载基板和不搭载半导体元件的基板配置在模具上，通过对上模具和下模具进行加压而使剩余的热固性树脂排出到第一内腔的外部，不需要进行上述树脂填充量的调节，能够在减少复杂工序的同时，使基板与密封层可靠地一体化。
首先，说明利用本发明半导体装置的制造方法制造的本发明半导体装置。
如图2所示，本发明的半导体装置20主要由：半导体元件7、半导体元件搭载基板5、不搭载半导体元件的基板6和由热固性树脂构成的密封层11构成。半导体元件7搭载在半导体元件搭载基板5上。用于密封该半导体元件7的密封层11形成在半导体元件搭载基板5与不搭载半导体元件的基板6之间。半导体装置20的厚度与内置半导体元件7的厚度有关，优选1mm以下而在将半导体装置安装在家电等时能够小型化。
该本发明的半导体装置由以下具体说明的本发明半导体装置的制造方法制造而成。图1表示本发明半导体装置的制造方法的流程图。
〔(A)准备工序〕
在准备工序中，准备具有第一内腔4的成形模具3，该第一内腔4用于使半导体元件搭载基板、不搭载半导体元件的基板、形成在这些基板之间的由热固性树脂构成的密封层一体化。成形模具3由上模具1和下模具2构成。
该成形模具也可以具有压缩成形所使用的在内腔部分可动的结构。
第一内腔4的大小、形状不作特殊限定，可以根据要制造的半导体装置适当设置。第一内腔4可以由上模具1或者下模具2中任一模具形成，也可以由上模具1和下模具2两个模具形成。
在此，作为所准备的成形模具3，也可以还具有经由浇道10与第一内腔4连结的第二内腔9。
〔(B)树脂载置工序〕
在树脂载置工序中，在不搭载半导体元件的基板6上载置比形成密封层11所需要的量多的热固性树脂8。
如上所述，通过载置热固性树脂8，即便在从半导体元件搭载基板5除去部分不合格半导体元件的情况下，也不需要像以前那样，根据除去的半导体元件的个数计算出所需要的热固性树脂的量来调节填充量。另外，能够避免将热固性树脂从外部填充到第一内腔4内这一复杂工序。
在此，形成密封层所需要的树脂量可以为例如在半导体元件搭载基板5上一个半导体元件都没搭载的情况所需要的量。如上所述，与不合格半导体元件的个数无关，能够不形成未填充空隙部而能够可靠地形成密封层。
优选载置比形成密封层所需要的量多0.1～70vol％的热固性树脂8。
如上所述，通过载置比所需要的量多0.1vol％以上的量，能够可靠地充满第一内腔内部，通过填充为70vol％以下，能够抑制剩余热固性树脂的增加并抑制成本的增加。
〔(C)配置工序〕
在配置工序中，将第一内腔内的温度从室温加热至200℃，并将半导体元件搭载基板5配置在成形模具3的上模具1和下模具2中的一方的模具，将在上述树脂载置工序中载置了热固性树脂8的不搭载半导体元件的基板6配置在另一方的模具。配置方法不作特殊限定，也可以通过利用吸引方式等将基板吸附在加热上模具1和下模具2的表面来进行配置。
在此，半导体元件搭载基板5和不搭载半导体元件的基板6配置在哪一个的模具上不作特殊限定。图1(C)表示将半导体元件搭载基板5配置在上模具1的示例。
作为半导体元件搭载基板5和/或不搭载半导体元件的基板6，例如，可以是矩形基板或者圆盘状晶片，可以使用无机基板、金属基板或者有机树脂基板。半导体元件搭载基板5是在如上所述基板上载置或者形成有半导体元件7的基板，不搭载半导体元件的基板6是未载置或者形成有半导体元件的基板。特别是在使用有机树脂基板的情况下，基于控制后述膨胀系数的观点，可以使用含有纤维的有机树脂基板。
无机基板以陶瓷基板、硅晶片等为代表，金属基板以表面进行了绝缘处理的铜、铝基板等为代表。有机树脂基板例如BT(双马来酰亚胺三嗪)树脂基板、环氧玻璃基板、FRP(纤维钢化塑料)基板等。
作为能够适用于含有纤维的有机树脂基板的纤维，例如碳纤维、玻璃纤维、石英玻璃纤维、金属纤维等无机纤维、芳香族聚酰胺纤维、聚酰亚胺纤维、聚酰胺-酰亚胺纤维等有机纤维，还有碳化硅纤维、碳化钛纤维、硼纤维、氧化铝纤维等。作为含有纤维的有机树脂基板，例如被这些纤维加强的环氧树脂、BT树脂、有机硅树脂基板。根据产品特性，除了这种基板以外，只要能够保持绝缘性，可以使用任意基板。作为含有纤维的有机树脂基板，最优选由玻璃纤维、石英纤维、碳纤维等加强的有机树脂基板。其中，优选使用绝缘性高的玻璃纤维、石英玻璃纤维的有机树脂基板。
作为如上所述的加强用纤维的形态，可以是使长纤维纤丝在一定方向上拉伸对齐的粗纱、布、无纺布等片状物，甚至短切毡等，只要是能够形成层积体的纤维即可，不作特殊限定。
在金属基板、无机基板或者有机树脂基板中，在任一基板的情况下都优选其厚度为20μm～1mm，更优选30μm～500μm，更优选30μm～200μm。通过使厚度为20μm以上，能够防止因过薄而导致的变形，特别是在使用无机基板的情况下，能够抑制处理时的断裂。另外，通过使厚度为1mm以下，能够防止半导体装置增厚。
优选半导体元件搭载基板和不搭载半导体元件的基板是具有类似物理特性的基板，特别的，两基板的线膨胀系数实际相等，并且两基板彼此的线膨胀系数为25ppm/℃以下，特别是15ppm/℃以下。特别的，通过使两基板间的物理特性类似，能够进一步抑制由热固性树脂8成形密封后的半导体装置的弯曲的发生。
另外，作为半导体元件搭载基板和不搭载半导体元件的基板，在使用有机树脂基板的情况下，基于减小所制造的半导体装置的弯曲这一方面，优选其至少一个有机树脂基板，更优选两个有机树脂基板为在室温～200℃内，线膨胀系数为3～25ppm/℃的有机树脂基板。需要说明的是，在本申请中，室温表示25℃±10℃(以下同样)。
并且，作为半导体元件搭载基板，在使用硅晶片等无机基板、有机树脂基板的情况下，优选搭载该半导体元件的无机基板、有机树脂基板的膨胀系数在室温～200℃内在X-Y方向上为3～15ppm/℃。
另外，作为不搭载半导体元件的基板，在使用有机树脂基板的情况下，优选其有机树脂基板的膨胀系数在室温～200℃内在X-Y方向上为5～25ppm/℃。利用如上所述范围的有机树脂基板，不搭载半导体元件的基板与半导体元件搭载基板的膨胀系数的差小，能够更加抑制制造的半导体装置的弯曲。需要说明的是，有机树脂基板的膨胀系数更优选为5～20ppm/℃，进一步优选为5～15ppm/℃。
基于生产率、便于处理方面，优选上述基板的大小为长20～500mm，宽100～500mm左右。另外，基于生产率、便于处理方面，作为圆形基板，优选直径为50～400mm左右。利用如上所述的基板，容易将半导体元件配置在基板上，并且容易利用焊线机(ワイヤーボンダー)连接金属线等。
〔(D)树脂排出工序〕
在树脂排出工序中，对上模具1和下模具2进行加压而使剩余的热固性树脂8排出到第一内腔4的外部。
如图1所示，例如在上述准备工序(A)中，准备还具有上述第二内腔9的成形模具3，在树脂排出工序(D)中，能够将剩余的热固性树脂8排出到第二内腔9。
第二内腔9和浇道10的大小、形状不作特殊限定，可以根据所使用的成形模具的大小、形状、所填充的热固性树脂的量等适当设置。另外，第二内腔9可以形成在上模具1或者下模具2中的任一模具上，也可以形成在两个模具上。
例如，第一内腔4与第二内腔9的总容量可以比在树脂载置工序(B)中所载置的热固性树脂8的体积大。如上所述，能够避免剩余的热固性树脂8从成形模具溢出而形成毛刺。
在这种情况下，在之后的工序，即一体化工序中，在使热固性树脂成形时，为了使第一内腔4内可靠地成为密闭状态，例如，在上述配置工序(C)中，使第二内腔9内的温度加热到比第一内腔4内的温度高的温度，在树脂排出工序(D)中，可以使排出到第二内腔9的剩余的热固性树脂比第一内腔4内的热固性树脂先固化。在此，可以使第二内腔9内的温度为100～250℃的范围内的温度。
或者，如后所述，也可以一边对第一内腔4内或者第二内腔9内进行加压，一边使热固性树脂成形。
〔(E)一体化工序〕
在一体化工序中，一边对上模具1和下模具2进行加压，一边使热固性树脂8成形，使半导体元件搭载基板5、不搭载半导体元件的基板6和密封层11一体化。如上所述，通过在半导体元件的表面和背面使用两块基板，并在这些基板之间利用热固性树脂成形密封，能够制造几乎不产生弯曲，并且耐热性、耐湿性优越的半导体装置。优选一体化的半导体元件搭载基板与不搭载半导体元件的基板的间隔，即密封层11的高度为20～1000μm。
在一体化工序中，能够利用通常所使用的压缩成形。具体地说，在一体化工序中，在室温下或者加热下对上模具和下模具进行加压而能够使载置在不搭载半导体元件的基板6上的热固性树脂8压缩成形。在这种情况下，在上述树脂排出工序(D)中，对加热后的上下模具在加压下进行合模，将剩余的热固性树脂8排出到第一内腔4的外部，并保持这种状态地使热固性树脂8热固化。
在一体化工序中，对第一内腔4内或者第二内腔9内进行加压而能够使热固性树脂成形。如上所述，能够提高向间隙的填充性，能够减少密封层11的空隙的产生。
作为具体方法，通过例如使用外部泵或者液压缸(日文：シリンダ)，能够将空气或者惰性气体压入第二内腔而对第一内腔进行加压。
或者，为了提高向间隙的填充性，对第一内腔内的气氛进行减压而能够使热固性树脂8成形。作为减压度，优选尽可能接近真空级别。例如，可以使真空度为0.01333～13.33KPa(0.1～100Torr)。
在一体化工序中所使用的热固性树脂8也可以是含有其他成分的组合物。热固性树脂通常适合使用在100℃以下的加热条件下会液态化的固体环氧树脂、有机硅树脂(シリコン樹脂)或者由环氧树脂和有机硅树脂构成的有机硅环氧杂化树脂(シリコンエポキシハイブリッド樹脂)。如果使用在加热条件下会液态化的固体热固性树脂，能够避免在使用粉状体热固性树脂时所产生的生产线的污染。
作为该环氧树脂的示例，可以使用双酚A型环氧树脂，双酚F型环氧树脂，3，3’，5，5’-四甲基-4，4’-二羟基联苯(ビフェノール)型环氧树脂或者4，4’-二羟基联苯型环氧树脂那样的二羟基联苯型环氧树脂，苯酚酚醛清漆(フェノールノボラック)型环氧树脂，甲酚酚醛清漆型环氧树脂，双酚A酚醛清漆型环氧树脂，萘二醇型环氧树脂，三苯酚甲烷型环氧树脂，四苯乙烷型环氧树脂，和双环戊二烯苯酚酚醛清漆型环氧树脂的芳香环进行了氢化的环氧树脂、脂环式环氧树脂等在室温下呈液态、固体的公知环氧树脂。另外，根据需要，可以使用一定量以下的除上述以外的环氧树脂。
需要说明的是，由于要密封半导体元件，因此优选尽可能减少热固性树脂中的氯等卤素离子，或者纳等碱离子的树脂。通常，向离子交换水50ml中添加样品10g，密封并在120℃的烤箱中静置20小时之后，加热提取的120℃下的提取物中，优选任一离子都在10ppm以下。
作为上述环氧树脂的固化剂，可以使用苯酚酚醛清漆树脂、各种胺衍生物、酸酐、使部分酸酐基开环而生成羧酸的树脂等。其中，为了确保半导体装置的可靠性，优选使用苯酚酚醛清漆树脂。
为了促进上述环氧树脂与固化剂的反应，也可以使用咪唑衍生物、膦衍生物、胺衍生物、有机铝化合物等金属化合物等。
例如，环氧树脂与苯酚酚醛清漆树脂以环氧基与酚性羟基的比例为1：0.8～1.3的混合比进行混合。
除此之外，在环氧树脂组合物中，还可以根据需要配合各种添加剂。例如，能够以改善树脂性质为目的添加配合各种热塑性树脂、热塑性弹性体、有机合成橡胶、硅酮类等低应力剂、蜡类，卤素捕获(halogen trap)剂等添加剂。
另外，作为上述有机硅树脂，可以使用缩合性、热固性的有机硅树脂等。其中，优选附加固化型有机硅树脂的组合物。在附加固化型有机硅树脂组合物中，适合使用(A)具有非共轭性双键基(例如，乙烯基等烯基)的有机聚硅氧烷，(B)有机氢聚硅氧烷，和(C)以铂类催化剂为必需成分的附加固化型有机硅树脂组合物。
并且，作为上述有机硅环氧杂化树脂，例如由所述环氧树脂和所述有机硅树脂构成的共聚物等。
如上所述，在能够作为热固性树脂使用的环氧树脂、有机硅树脂、有机硅环氧杂化树脂的组合物中，能够配合无机填充材料。作为所配合的无机填充材料，例如熔融二氧化硅、结晶性二氧化硅等二氧化硅类、氧化铝、氮化硅、氮化铝、硅酸铝、氮化硼、玻璃纤维，三氧化二锑等。这些无机填充材的平均粒径、形状不作特殊限定，为了确保向大型基板间的间隙为1mm以下的狭部的填充性，优选最大粒径为75μm以下，更优选为50μm以下。特别的，在基板间为500μm以下的情况下，适用最大粒径为30μm以下，形状为球状的粒子。通过使用75μm以下的填充材料，能够抑制局部流动性的降低，能够确保充分的填充性，能够抑制空隙、未填充。
特别是添加到环氧树脂组合物的上述无机填充材料，为了加强环氧树脂与无机填充材料的结合强度，也可以配合预先利用硅烷偶联剂、钛酸酯偶联剂等偶联剂进行表面处理的材料。
作为如上所述的偶联剂，例如，优选使用γ-环氧丙氧基丙基三甲氧基硅烷，γ-环氧丙基甲基二乙氧基硅烷，β-(3，4-环氧环己基)乙基三甲氧基硅烷等环氧官能性烷氧基硅烷，N-β(氨乙基)-γ-氨丙基三甲氧基硅烷，γ-氨丙基三乙氧基硅烷，N-苯基-γ-氨丙基三甲氧基硅烷等氨基官能性烷氧基硅烷，γ-巯丙基三甲氧基硅烷等巯基官能性烷氧基硅烷等。需要说明的是，表面处理所使用的偶联剂的配合量和表面处理方法不作特别限定。
在使用有机硅树脂组合物、有机硅环氧杂化树脂组合物的情况下，也可以利用如上所述的偶联剂材料对无机质填充材料表面进行处理。
无机填充材的填充量相对于环氧树脂组合物、有机硅树脂、有机硅环氧杂化树脂的组合物中的树脂的总量100质量部，优选为20～1300质量部、特别优选为50～1000质量部。通过使其为20质量部以上，能够获得足够的强度，通过使其为1300质量部以下，不易由于增粘而造成流动性降低的问题，能够防止填充性的不合格，能够完全密封排列在基板上的半导体元件。需要说明的是，该无机填充材料优选含有组合物整体的15～95质量％，特别优选含有30～90质量％的范围。
〔(F)切割工序〕
通过上述工序，不会产生空隙、弯曲，能够进行搭载有半导体元件的大型基板的密封。将利用上述方法一体化后的基板从成形模具取出，通常，通过在150～180℃的温度下二次固化1～4小时，能够使电气特性、机械特性稳定化。
并且，利用通常方法使用切割刀片12切割二次固化后的基板而单片化，能够制造半导体装置20。
利用上述半导体装置的制造方法制造而成的半导体装置20成为抑制弯曲，残余变形少的高品质产品，并且在耐热性、耐湿性方面优越。
实施例
以下，利用本发明的实施例和比较例更加具体地说明本发明，本发明不限于此。
(实施例1)
准备以下所述半导体元件搭载的有机树脂基板、载置有热固性环氧树脂的不搭载半导体元件的有机树脂基板和具有如图1(A)所示的第一内腔和第二内腔的成形模具。
半导体元件搭载的有机树脂基板：厚100μm、长220mm、宽240mm的BT树脂基板(线膨胀系数：15ppm/℃)。最多能够搭载144个厚度300μm、9mm见方的硅片。利用环氧树脂管芯键合材料(エポキシダイボンド材)粘合，并在利用金属线与基板连接的144个硅片中除去30个不合格片。
不搭载半导体元件的有机树脂基板：厚100μm、长214mm、宽234mm的BT树脂基板(线膨胀系数：15ppm/℃)
热固性环氧树脂：信越化学制KMC-2520、比重(25℃)1.93、64g(33.2cm3)
将压缩成形装置的成形模具温度设定为150℃，通过吸引将半导体元件搭载的有机树脂基板吸附在上模具上。另一方面，载置有热固性环氧树脂的不搭载半导体元件的有机树脂基板同样吸引吸附在下模具上。
然后，对模具的周围进行密封，并通过脱气使其内部真空度为5kPa之后，闭合上下模具。基板间的间隙为600μm。接下来，施加20Kg/cm2的压力，使剩余树脂和空隙通过浇道排出到第二内腔。此时，不减小向树脂加压地将空气导入第二内腔内。成形时间为三分钟。
成形后，将一体化后的基板从成形模具中取出并冷却至室温后，在检查密封层时，未发生树脂不足、形成空隙等不良情况。另外，在测定基板的弯曲时，弯曲量在长度方向为0.1mm，在宽度方向为0.1mm。并且，在180℃下二次固化四小时，同样地测定弯曲，结果是弯曲量在长度方向为0.2mm，在宽度方向为0.1mm，几乎没有弯曲。
将该基板贴附在切割带上进行切割，在50个单片化的半导体装置的背面附着球形焊药(日文：半田ボール)而制造成半导体装置。分别电气确认各半导体装置，没有任何问题地发挥作用。
重复100次上述半导体装置的制造，并评价密封层，不良情况发生率为0％。
如上所述，在本发明的半导体装置的制造方法中，即便在除去不合格半导体元件的情况下，也不需要在形成密封层时，根据不合格元件数来调节树脂填充量而能够可靠地使基板与密封层一体化，即便密封大型基板，也能够抑制密封后的基板的弯曲、断裂。通过预先使热固性树脂形成在不搭载半导体的基板上，能够减少复杂的工序，能够防止使用粉状体而对生产线造成污染。
(实施例2)
如图3所示，准备利用分别不同的毛坯形成第一内腔和第二内腔的成形模具。该模具能够分别控制第一内腔内和第二内腔内的温度。上模具和下模具的第一内腔内的温度设定为150℃，下模具的第二内腔内的温度设定为180℃。
利用除了在向树脂加压时不向第二内腔输送空气以外，与实施例1相同的成形工序来进行成形。其结果是，未发生树脂不足、形成空隙等不良情况。另外，在测定基板的弯曲时，弯曲量在长度方向为0.1mm、在宽度方向为0.1mm。并且在180℃下二次固化4小时，同样地测定弯曲，其结果是，长度方向为0.2mm，宽度方向为0.1mm，几乎没有弯曲。
将该基板贴附在切割带上进行切割，在50个单片化的半导体装置的背面附着球形焊药而制造成半导体装置。分别电气确认半导体装置，没有任何问题地发挥作用。
重复100次上述半导体装置的制造，并评价密封层，不良情况发生率为0％。
(比较例1)
准备与实施例1相同的半导体元件搭载的有机树脂基板、不搭载半导体元件的有机树脂基板、热固性树脂、成形模具。在不搭载半导体元件的基板上未载置有热固性树脂，将不搭载半导体元件的基板和半导体元件搭载基板配置在模具中。具体地说，将压缩成形装置的成形模具温度设定为150℃，通过吸引使半导体元件搭载的有机树脂基板吸附在上模具上，不搭载半导体元件的有机树脂基板同样地吸引吸附在下模具上。然后，将比形成密封层所需要的量多的粉状体的热固性环氧树脂(信越化学制KMC-2520比重1.93)，具体地说64g层积在不搭载半导体元件的有机树脂基板上，并在与实施例1相同的条件下制造半导体装置，并同样地进行评价。
在检查制造后的半导体装置的密封层时，未发生树脂不足、形成空隙等不良情况。与实施例1同样地，重复100次上述半导体装置的制造，并评价密封层，不良情况发生率为0％。但是，如上所述，在将不搭载半导体元件的基板配置在模具上之后层积热固性树脂是一项非常复杂的作业，并且，由于使用了粉状体的热固性树脂，因此会污染生产线而降低生产效率。
(比较例2)
准备未设置第二内腔，而仅对第一内腔进行合模的压缩成形用上下模具。与实施例1同样地使用除去30个不合格片的半导体元件搭载的有机树脂基板，并将52.64g粉状体的热固性环氧树脂(信越化学制KMC-2520比重1.93)层积在下基板上。该树脂的称重工序非常复杂，这会妨碍生产。
在与实施例1相同的条件下制造半导体装置，并同样地进行评价。
在检查制造后的半导体装置的密封层时，确认产生了空隙。与实施例1同样地重复100次上述半导体装置的制造，并评价密封层，不良情况发生率为30％。
另外，由于作为热固性树脂，使用粉状体，因此工序比实施例更复杂，并且会污染生产线而降低生产效率。
需要说明的是，本发明不限于上述实施方式。上述实施方式为例示，具有与本发明的内容所记载的技术思想实际相同的结构，具有相同的作用效果的技术都包含在本发明的技术的范围内。
本申请基于2013年8月15日申请的日本专利申请2013-168854，在此引用其内容作为参照。

Claims (15)

1.一种使用具有上模具和下模具的成形模具来制造半导体装置的方法，其特征在于，具有：
准备工序，在该准备工序中，准备具有第一内腔的所述成形模具，该第一内腔用于使半导体元件搭载基板、不搭载半导体元件的基板、形成在这些基板之间的由热固性树脂构成的密封层一体化；
树脂载置工序，在树脂载置工序中，将比形成所述密封层所需要的量更多量的所述热固性树脂载置在所述不搭载半导体元件的基板上；
配置工序，在该配置工序中，将所述第一内腔内的温度从室温加热至200℃，并将所述半导体元件搭载基板配置在所述成形模具的所述上模具和所述下模具中的一方的模具，将载置有所述热固性树脂的所述不搭载半导体元件的基板配置在另一方的模具；
树脂排出工序，在该树脂排出工序中，对所述上模具和所述下模具进行加压而将剩余的所述热固性树脂排出到所述第一内腔的外部；
一体化工序，在该一体化工序中，一边对所述上模具和所述下模具进行加压，一边使所述热固性树脂成形而使所述半导体元件搭载基板、所述不搭载半导体元件的基板和所述密封层一体化；
将该一体化后的基板从所述成形模具取出，并通过切割使其单片化的工序。
2.如权利要求1所述的半导体装置的制造方法，其特征在于，
在所述准备工序中，准备还具有第二内腔的所述成形模具，该第二内腔经由浇道与所述第一内腔连结，在所述树脂排出工序中，将所述剩余的所述热固性树脂排出到所述第二内腔内。
3.如权利要求1所述的半导体装置的制造方法，其特征在于，
在所述树脂载置工序中，载置比形成所述密封层所需要的量多0.1～70vol％的所述热固性树脂。
4.如权利要求2所述的半导体装置的制造方法，其特征在于，
在所述一体化工序中，对所述第一内腔内或者所述第二内腔内进行加压而使所述热固性树脂成形。
5.如权利要求4所述的半导体装置的制造方法，其特征在于，
通过向所述第二内腔压入空气或者惰性气体来对所述第一内腔内进行加压。
6.如权利要求5所述的半导体装置的制造方法，其特征在于，
利用外部泵或者液压缸来进行空气或者惰性气体向所述第二内腔的压入。
7.如权利要求2所述的半导体装置的制造方法，其特征在于，
在所述配置工序中，将所述第二内腔内的温度加热到比所述第一内腔内的温度高的温度，在所述树脂排出工序中，使排出到所述第二内腔的所述剩余的热固性树脂比所述第一内腔内的所述热固性树脂先固化。
8.如权利要求7所述的半导体装置的制造方法，其特征在于，
将所述第二内腔内的温度加热到100～250℃的范围内的温度。
9.如权利要求1所述的半导体装置的制造方法，其特征在于，
在所述一体化工序中，对所述第一内腔内的气氛进行减压而使所述热固性树脂成形。
10.如权利要求9所述的半导体装置的制造方法，其特征在于，
对所述第一内腔内的气氛进行减压而使其真空度为0.01333～13.33KPa。
11.如权利要求1所述的半导体装置的制造方法，其特征在于，
利用压缩成形来进行所述热固性树脂的成形。
12.如权利要求1所述的半导体装置的制造方法，其特征在于，
所述热固性树脂为在100℃以下的加热条件下会液化的固体热固性树脂。
13.如权利要求1所述的半导体装置的制造方法，其特征在于，
所述热固性树脂的性状不为粉状体。
14.如权利要求1至13中任一项所述的半导体装置的制造方法，其特征在于，
作为所述热固性树脂，使用环氧树脂、有机硅树脂和有机硅环氧杂化树脂中的任一种树脂。
15.一种半导体装置，其特征在于，
利用权利要求1至权利要求14中任一项所述的半导体装置的制造方法制造而成。
CN201410389197.2A 2013-08-15 2014-08-08 半导体装置的制造方法和半导体装置 Pending CN104377173A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013168854A JP6125371B2 (ja) 2013-08-15 2013-08-15 半導体装置の製造方法
JP2013-168854 2013-08-15

Publications (1)

Publication Number Publication Date
CN104377173A true CN104377173A (zh) 2015-02-25

Family

ID=52556000

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410389197.2A Pending CN104377173A (zh) 2013-08-15 2014-08-08 半导体装置的制造方法和半导体装置

Country Status (4)

Country Link
JP (1) JP6125371B2 (zh)
KR (1) KR102194156B1 (zh)
CN (1) CN104377173A (zh)
TW (1) TWI634601B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109689330A (zh) * 2016-11-29 2019-04-26 东和株式会社 压缩成型装置、压缩成型方法、及压缩成型品的制造方法
CN111430249A (zh) * 2020-03-05 2020-07-17 广东工业大学 一种抑制芯片漂移与翘曲的封装方法
CN113927810A (zh) * 2021-09-22 2022-01-14 大同机械科技(江苏)有限公司 一种气压型注塑机

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6597471B2 (ja) * 2016-05-02 2019-10-30 信越化学工業株式会社 大面積の半導体素子搭載基材を封止する方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004174801A (ja) * 2002-11-26 2004-06-24 Towa Corp 樹脂封止装置
JP2005324341A (ja) * 2004-05-12 2005-11-24 Apic Yamada Corp 樹脂モールド方法および樹脂モールド装置
TW200639982A (en) * 2005-03-23 2006-11-16 Renesas Tech Corp Method of manufacturing semiconductor device and compression molding device
JP2008137334A (ja) * 2006-12-05 2008-06-19 Sumitomo Heavy Ind Ltd 樹脂封止装置
JP2010003936A (ja) * 2008-06-23 2010-01-07 Spansion Llc 半導体装置、及びその製造方法
JP2010010374A (ja) * 2008-06-26 2010-01-14 Toshiba Corp 半導体パッケージの製造方法
CN102049831A (zh) * 2009-11-05 2011-05-11 三星电机株式会社 压缩模制***
JP2011187877A (ja) * 2010-03-11 2011-09-22 Panasonic Corp 半導体装置及びその製造方法
CN102543900A (zh) * 2010-12-27 2012-07-04 信越化学工业株式会社 含纤维树脂基板、半导体元件搭载基板及半导体元件形成晶片、半导体装置及其制造方法
JP2013004823A (ja) * 2011-06-20 2013-01-07 Panasonic Corp 半導体装置の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10296787A (ja) * 1997-04-24 1998-11-10 Matsushita Electric Ind Co Ltd インサート樹脂成形装置
JP4077118B2 (ja) * 1999-06-25 2008-04-16 富士通株式会社 半導体装置の製造方法および半導体装置製造用金型
JP3544895B2 (ja) 1999-07-30 2004-07-21 シャープ株式会社 樹脂封止型半導体装置及びその製造方法
JP2003213087A (ja) 2002-01-28 2003-07-30 Matsushita Electric Works Ltd 片面封止用エポキシ樹脂組成物及び片面封止型半導体装置
JP2005225067A (ja) * 2004-02-13 2005-08-25 Apic Yamada Corp 樹脂モールド方法および樹脂モールド装置
JP4926869B2 (ja) 2007-07-26 2012-05-09 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2012156149A (ja) * 2011-01-21 2012-08-16 Daiichi Seiko Co Ltd 樹脂封止装置および樹脂封止方法
JP5969883B2 (ja) * 2012-10-03 2016-08-17 信越化学工業株式会社 半導体装置の製造方法
JP2014103176A (ja) * 2012-11-16 2014-06-05 Shin Etsu Chem Co Ltd 支持基材付封止材、封止後半導体素子搭載基板、封止後半導体素子形成ウエハ、半導体装置、及び半導体装置の製造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004174801A (ja) * 2002-11-26 2004-06-24 Towa Corp 樹脂封止装置
JP2005324341A (ja) * 2004-05-12 2005-11-24 Apic Yamada Corp 樹脂モールド方法および樹脂モールド装置
TW200639982A (en) * 2005-03-23 2006-11-16 Renesas Tech Corp Method of manufacturing semiconductor device and compression molding device
JP2008137334A (ja) * 2006-12-05 2008-06-19 Sumitomo Heavy Ind Ltd 樹脂封止装置
JP2010003936A (ja) * 2008-06-23 2010-01-07 Spansion Llc 半導体装置、及びその製造方法
JP2010010374A (ja) * 2008-06-26 2010-01-14 Toshiba Corp 半導体パッケージの製造方法
CN102049831A (zh) * 2009-11-05 2011-05-11 三星电机株式会社 压缩模制***
JP2011187877A (ja) * 2010-03-11 2011-09-22 Panasonic Corp 半導体装置及びその製造方法
CN102543900A (zh) * 2010-12-27 2012-07-04 信越化学工业株式会社 含纤维树脂基板、半导体元件搭载基板及半导体元件形成晶片、半导体装置及其制造方法
JP2013004823A (ja) * 2011-06-20 2013-01-07 Panasonic Corp 半導体装置の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109689330A (zh) * 2016-11-29 2019-04-26 东和株式会社 压缩成型装置、压缩成型方法、及压缩成型品的制造方法
CN111430249A (zh) * 2020-03-05 2020-07-17 广东工业大学 一种抑制芯片漂移与翘曲的封装方法
CN111430249B (zh) * 2020-03-05 2022-02-22 广东工业大学 一种抑制芯片漂移与翘曲的封装方法
CN113927810A (zh) * 2021-09-22 2022-01-14 大同机械科技(江苏)有限公司 一种气压型注塑机

Also Published As

Publication number Publication date
JP6125371B2 (ja) 2017-05-10
JP2015037146A (ja) 2015-02-23
TW201515121A (zh) 2015-04-16
KR20150020098A (ko) 2015-02-25
TWI634601B (zh) 2018-09-01
KR102194156B1 (ko) 2020-12-22

Similar Documents

Publication Publication Date Title
CN103715105B (zh) 半导体装置的制造方法和半导体装置
CN104851826B (zh) 真空层压装置及半导体装置的制造方法
US9401290B2 (en) Semiconductor apparatus and method for producing the same
EP2469590A2 (en) Fiber-containing resin substrate, sealed substrate having semiconductor device mounted thereon, sealed wafer having semiconductor device formed thereon, a semiconductor apparatus, and method for manufacturing semiconductor apparatus
CN103247579B (zh) 积层复合体、半导体元件承载基板、半导体元件形成晶片、半导体装置及其制造方法
US9129912B2 (en) Encapsulant, encapsulated substrate having semiconductor devices mounting thereon, encapsulated wafer having semiconductor devices forming thereon, semiconductor apparatus, and method for manufacturing semiconductor apparatus
US9443779B2 (en) Semiconductor device
KR101904509B1 (ko) 반도체 밀봉용 액상 에폭시 수지 조성물 및 수지 밀봉 반도체 장치
US9287174B2 (en) Fiber-containing resin substrate, device-mounting substrate and device-forming wafer, semiconductor apparatus, and method for producing semiconductor apparatus
TWI667737B (zh) Semiconductor device manufacturing method and semiconductor device
CN104377173A (zh) 半导体装置的制造方法和半导体装置
JP6117715B2 (ja) 真空ラミネーション装置および半導体装置の製造方法
JP6250846B2 (ja) 半導体装置の製造方法
US11984327B2 (en) Method for producing power module, and power module
JP2008179724A (ja) 半導体封止用エポキシ樹脂組成物およびそれを用いて得られた半導体装置
JP2015154011A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20150225