CN104375551B - 带隙电压生成电路 - Google Patents
带隙电压生成电路 Download PDFInfo
- Publication number
- CN104375551B CN104375551B CN201410687830.6A CN201410687830A CN104375551B CN 104375551 B CN104375551 B CN 104375551B CN 201410687830 A CN201410687830 A CN 201410687830A CN 104375551 B CN104375551 B CN 104375551B
- Authority
- CN
- China
- Prior art keywords
- switch
- sampling capacitance
- voltage
- resistance
- sampling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Amplifiers (AREA)
Abstract
本发明涉及一种带隙电压生成电路，包括：偏置电路，用于为第一晶体管提供第一偏置电流，为第二晶体管提供第二偏置电流；第一晶体管的发射极和偏置电路在第一节点相连接，用于偏置电路为第一晶体管提供第一偏置电流；第二晶体管和偏置电路在第二节点相连接，用于偏置电路为第二晶体管提供第二偏置电流；电压采样电路，利用第一采样电容C1采样第一节点的电压，利用第二采样电容C2采样第一节点和第二节点的电压差，基于第一采样电容C1上的电压以及第二采样电容C2上的电压得到输出电压。本发明提供的带隙电压生成电路，可以通过调节分压比例，而改变输出电压，提高了输出电压的精度，且具有较小的芯片面积，且可以产生较低的温度补偿的参考电压。
Description
技术领域
本发明电子电路领域，尤其涉及一种带隙电压生成电路。
背景技术
在现有技术中，带隙电压源的实现方式如图1所示，在图1中，包括电阻R1、R2、R3，PNP双极型晶体管Q1和Q2、运算放大器OP。其输出电压VBG为较准确的电压，Q1的基极-发射极电压Vbe1和Q2的基极-发射极电压Vbe2为负温度系数，且Q2的基极-发射极电压Vbe2和Q1的基极-发射极电压Vbe1之差为正温度系数。运算放大器OP调整使得节点VP电压等于节点VN电压，所以电阻R3上的电压降等于Vbe2-Vbe1，而电阻R1的电流等于电阻R3的电流，所以电阻R1上的电压降等于为正温度系数电压，其中R1和R3采用相同类型电阻，其温度系数相同，所以R1/R3不随温度变化。可知输出电压VBG等于通过设计合适的R1/R3可以实现正温度系数部分(Vbe2-Vbe1)和Vbe2的负温度系数部分补偿，从而实现温度系数较小的输出电压VBG。但是上述分析为理想情况，其并未考虑运算放大器OP的输入失调问题，在实际生产中，由于运算放大器OP内部器件在加工过程中存在不一致的现象，导致不同芯片间，运算放大器OP的正负端输入电压存在一定差异，即VP节点与VN节点电压存在一定差异，假设VP-VN＝Vos，其中VP为VP节点电压，VN为VN节点电压，则Vos可以为正，也可以为负。重新计算R3上的电压降为(Vbe2-Vbe1)-Vos，R1上的电压降VR1等于VN的电压等于Vbe2-Vos， VBG＝VN+VR1＝Vbe2-Vos+[(Vbe2-Vbe1)-Vos]*R1/R3＝(Vbe2-Vbe1)*R1/R3+Vbe2-(R1/R3+1)*Vos，可见Vos引起的误差为-(R1/R3+1)*Vos，Vos对于不同芯片的表现不一样，随机分布，因此，运算放大器的输入失调电压会影响输出参考电压的精度和噪声特性，因此该Vos影响了输出电压VBG的精度。
发明内容
本发明的目的是解决运算放大器的正负端输入电压的压差Vos对输出电压VBG的精度影响的问题。
本发明实施例提供了一种带隙电压生成电路，所述带隙电压生成电路包括：第一开关控制信号，第二开关控制信号，偏置电路，第一晶体管，第二晶体管，电压采样电路；
所述偏置电路，用于为所述第一晶体管提供第一偏置电流，为所述第二晶体管提供第二偏置电流；
所述第一晶体管的发射极和所述偏置电路在第一节点相连接，用于所述偏置电路为所述第一晶体管提供第一偏置电流；
所述第二晶体管和所述偏置电路在第二节点相连接，用于所述偏置电路为所述第二晶体管提供第二偏置电流；
所述电压采样电路，包括第一采样电容C1和第二采样电容C2，
利用第一采样电容C1采样第一节点的电压，利用第二采样电容C2采样第一节点和第二节点的电压差，基于第一采样电容C1上的电压以及第二采样电容C2上的电压得到输出电压。
优选地，所述偏置电路包括第一电流源I1和第二电流源I2，所述第一晶体管为第一双极晶体管Q1，所述第二晶体管为第二双极晶体管Q2；
所述第一电流源I1的正端连接至电源，所述第二电流源I2的正端连接至电源，所述第一双极晶体管Q1的发射极和第一电流源I1的负端相连接，所述第一双极晶体管Q1的集电极和基极相连接后接地，所述第二双极晶体管 Q2的发射极和第二电流源I2的负端相连接，所述第二双极晶体管Q2的集电极和基极连接后接地。
优选地，所述电压采样电路包括：第一开关K1，第二开关K2，第三开关K3，第四开关K4，第五开关K5，第一电阻R1，第二电阻R2，第一采样电容C1，第二采样电容C2，第三采样电容C3；
所述第一开关K1、第二开关K2、第三开关K3的控制端和第一开关控制信号相连接，所述第四开关K4、第五开关K5的控制端和第二开关控制信号相连接，所述第一电阻R1和第二电阻R2串联后连接在所述第一双极晶体管Q1的基极、集电极、第一采样电容C1的一端和第一节点之间，所述第一开关K1的一端连接至所述第一电阻R1和第二电阻R2之间，所述第一开关K1的另一端连接至所述第一采样电容C1的另一端，所述第三开关K3的一端和第一节点相连接，所述第三开关K3的另一端和第二采样电容C2的一端相连接，所述第二采样电容C2的另一端和第二开关K2的一端相连接，所述第二开关K2的另一端和第二节点相连接，所述第四开关K4的一端连接至所述第一开关K1和第一采样电容C1之间，所述第四开关K4的另一端连接至第二开关K2和第三开关K3之间，所述第五开关K5的一端连接至第三开关K3和第二采样电容C2之间，所述第五开关K5的另一端和第三采样电容C3的一端相连接，所述第三采样电容C3的另一端和第二双极晶体管Q2的基极、集电极相连接；
当所述第一开关控制信号为第一电平，所述第二开关控制信号为第二电平时，所述第一开关K1、第二开关K2、第三开关K3导通，所述第四开关K4、第五开关K5截止，所述第一节点电压V1被所述第一电阻R1和第二电阻R2分压后的分压电压VA被采样到第一采样电容C1上，所述第一节点电压V1和第二节点电压V2的电压差被采样到第二采样电容C2上，当所述第一开关控制信号为第二电平，所述第二开关控制信号为第一电平时，所述第一开关K1、第二开关K2、第三开关K3截止，所述第四开关K4、第五开关K5导通，所述第一采样电容C1上的分压电压VA和第二采样电容C2上的电压差被采样到第 三采样电容C3上，得到输出电压。
优选地，所述电压采样电路包括：第三电阻R3，第四电阻R4；
所述第三电阻R3和第四电阻R4串联，所述第三电阻R3的一端和第二节点相连接，所述第四电阻R4的一端和第二双极晶体管Q2的基极、集电极、第三采样电容C3相连接。
优选地，所述电压采样电路包括：第一开关K1，第二开关K2，第三开关K3，第四开关K4，第五开关K5，第六开关K6，第七开关K7，第八开关K8，第一电阻R1，第二电阻R2，第一采样电容C1，第二采样电容C2，第三采样电容C3，第四采样电容C4；
所述第一开关K1、第二开关K2、第三开关K3、第五开关K5、第六开关K6的控制端和第一开关控制信号相连接，所述第四开关K4、第七开关K7、第八开关K8的控制端和第二开关控制信号相连接，所述第一电阻R1和第二电阻R2串联后连接在所述第一双极晶体管Q1的基极、集电极、第一采样电容C1的一端和第一节点之间，所述第一开关K1的一端连接至所述第一电阻R1和第二电阻R2之间，所述第一开关K1的另一端连接至所述第一采样电容C1的另一端，所述第三开关K3的一端和第一节点相连接，所述第三开关K3的另一端和第二采样电容C2的一端相连接，所述第二采样电容C2的另一端和第二开关K2的一端相连接，所述第二开关K2的另一端和第二节点相连接，所述第四开关K4的一端连接至所述第一开关K1和第一采样电容C1之间，所述第四开关K4的另一端连接至第二开关K2和第三开关K3之间，所述第五开关K5的一端和第一节点、第一电流源I1的负端相连接，所述第五开关K5的另一端和第八开关K8的一端、第三采样电容C3的一端相连接，所述第三采样电容C3的另一端和第六开关K6的一端、第七开关K7的一端相连接，所述第六开关K6的另一端和第二电流源I2的负端相连接，所述第七开关K7的另一端连接至第二采样电容C2和第三开关K3之间，所述第八开关的另一端连接至第四采样电容C4的一端，所述第四采样电容C4的另一端和第二双极晶 体管Q2的基极、集电极相连接；
当所述第一开关控制信号为第一电平，所述第二开关控制信号为第二电平时，所述第一开关K1、第二开关K2、第三开关K3、第五开关K5、第六开关K6导通，所述第四开关K4、第七开关K7、第八开关K8截止，所述第一节点电压V1被所述第一电阻R1和第二电阻R2分压后的分压电压VA被采样到第一采样电容C1上，所述第二采样电容C2和第三采样电容C3并联，所述第一节点电压V1和第二节点电压V2的电压差的被采样到第二采样电容C2，且所述第一节点电压V1和第二节点电压V2的电压差被采样到第三采样电容C3上，当所述第一开关控制信号为第二电平，所述第二开关控制信号为第一电平时，所述第一开关K1、第二开关K2、第三开关K3、第五开关K5、第六开关K6截止，所述第四开关K4、第七开关K7、第八开关K8导通，所述第一采样电容C1上的分压电压VA、第二采样电容C2上的电压差及第三采样电容C3上的电压差被采样到第四采样电容C4上，得到输出电压。
优选地，所述电压采样电路包括：第一开关K1，第二开关K2，第三开关K3，第四开关K4，第五开关K5，第一电阻R1，第二电阻R2，第一采样电容C1，第二采样电容C2，第三采样电容C3，第一采样电容C4；
所述第一开关K1、第二开关K2、第三开关K3的控制端和第一开关控制信号相连接，所述第四开关K4、第五开关K5的控制端和第二开关控制信号相连接，所述第一电阻R1和第二电阻R2串联后连接在所述第一双极晶体管Q1的基极、集电极、第一采样电容C1的一端和第一节点之间，所述第一开关K1的一端连接至所述第一电阻R1和第二电阻R2之间，所述第一开关K1的另一端连接至所述第一采样电容C1的另一端，所述第三开关K3的一端经第三采样电容C3后和第一电流源I 1的负端相连接，所述第三开关K3的另一端经第二采样电容C2后和第二开关K2的一端连接，所述第二开关K2的另一端和第二节点相连接，所述第四开关K4的一端连接至第一采样电容C1和第一开关K1之间，所述第四开关K4的另一端连接至第二采样电容C2和第二开关K2之 间，所述第五开关K5的一端连接至第三开关K3和第二采样电容C2之间，所述第五开关K5的另一端连接至第四采样电容C4的一端，所述第四采样电容C4的另一端和第二双极晶体管Q2的基极、集电极相连接；
当所述第一开关控制信号为第一电平，所述第二开关控制信号为第二电平时，所述第一开关K1、第二开关K2、第三开关K3导通，所述第四开关K4、第五开关K5截止，所述第一节点电压V1被所述第一电阻R1和第二电阻R2分压后的分压电压VA被采样到第一采样电容C1上，所述第二采样电容C2和所述第三采样电容串联，所述第一节点电压V1和第二节点电压V2的电压差的一部分被采样到第二采样电容C2上，所述第一节点电压V1和第二节点电压V2的电压差的另一部分被采样到第三采样电容C3上，当所述第一开关控制信号为第二电平，所述第二开关控制信号为第一电平时，所述第一开关K1、第二开关K2、第三开关K3截止，所述第四开关K4、第五开关K5导通，所述第一采样电容C1上的分压电压VA、第二采样电容C2上的一部分所述电压差和第三采样电容C3上的另一部分所述电压差被采样到第四采样电容C4上，得到输出电压。
优选地，所述第一电流源I1的电流值等于所述第二电流源I2的电流值。
优选地，所述第一电流源I1的电流值大于所述第二电流源I2的电流值，且第一双极晶体管Q1的发射极面积大于所述第一双极晶体管Q2的面积。
优选地，所述第二双极晶体管Q2的发射极面积与所述第一双极晶体管Q1的面积之比为(N2-1):1，其中,N为级数，且N≥3。
优选地，所述采样第一节点的电压时的采样系数K＝(R1+R2)/R2，其中，R1为第一电阻R1的阻值，R2为第二电阻R2的阻值。
本发明提供的带隙电压生成电路，由于未采用运算放大器，从而消除运算放大器所产生的输入失调电压的影响，提高了输出电压VBG的精度，且由于未采用运算放大器，无需消耗芯片面积较大环路补偿电路，所以具有较小的芯片面积；且可以产生亚带隙电压，即产生较低的温度补偿的参考电压； 且可以通过调节分压比例，而改变输出电压VBG。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术中带隙电压生成电路的电路图；
图2为本发明实施例一提供的带隙电压生成电路的电路图；
图3为本发明实施例二提供的带隙电压生成电路的电路图；
图4为本发明实施例三提供的带隙电压生成电路的电路图；
图5为本发明实施例四提供的带隙电压生成电路的电路图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
为便于对本发明实施例的理解，下面将结合附图以具体实施例做进一步的解释说明，实施例并不构成对本发明实施例的限定。
以下的实施例中，第一开关控制信号为CK1，第二开关控制信号为CK2，第一开关控制信号为CK1和第二开关控制信号为CK2为不交叠时钟，仅以第一电平表示有效电平，以第二电平表示无效电平，比如，有效电平可以是高电平“1”，无效电平可以是低电平“0”。
实施例一
图2为本发明实施例一提供的带隙电压生成电路的电路图，如图2所示，该带隙电压生成电路包括：第一开关控制信号，第二开关控制信号，偏置电路201，第一晶体管202，电压采样电路203，第二晶体管204；
偏置电路201，和电源相连接，用于为第一晶体管提供第一偏置电流，为第二晶体管204提供第二偏置电流，以使第一晶体管202和第二晶体管204工作在线性范围；在图2中，省略了电源，而以VIN代表电源的输出电压；
第一晶体管202的发射极和偏置电路201在第一节点相连接，用于偏置电路201为第一晶体管202提供第一偏置电流；
第二晶体管204的发射极和偏置电路201在第二节点相连接，用于偏置电路为第二晶体管提供第二偏置电流；
电压采样电路203，包括第一采样电容C1和第二采样电容C2，
利用第一采样电容C1采样第一节点的电压，利用第二采样电容C2采样第一节点和第二节点的电压差，基于第一采样电容C1上的电压以及第二采样电容C2上的电压得到输出电压。
具体地，偏置电路201包括第一电流源I1和第二电流源I2，第一晶体管202具体为第一双极晶体管Q1，第二晶体管204具体为第二双极晶体管Q2；第一电流源I1的正端连接至电源，第二电流源I2的正端连接至电源，第一双极晶体管Q1的发射和第一电流源I1的负端相连接，第一双极晶体管Q1的集电极和基极相连接后接地，第二双极晶体管Q2的发射极和第二电流源I2的负端相连接，第二双极晶体管Q2的集电极和基极连接后接地。
第一电流源I1的负端和第一双极晶体管Q1的发射极在第一节点相连接，用于第一电流源I1为第一双极晶体管Q1提供第一偏置电流，以使第一双极晶体管Q1工作在线性范围，此时，第一节点电压为V1，第二电流源I2的负端和第二双极晶体管Q2的发射极在第二节点相连接，用于第二电流源I2为第二双极晶体管Q2提供第二偏置电流，以使第二双极晶体管Q2工作在线性 范围，此时，第二节点电压为V2。
电压采样电路203包括：第一开关K1，第二开关K2，第三开关K3，第四开关K4，第五开关K5，第一电阻R1，第二电阻R2，第一采样电容C1，第二采样电容C2，第三采样电容C3；
第一开关K1、第二开关K2、第三开关K3的控制端和第一开关控制信号相连接，所述第四开关K4、第五开关K5的控制端和第二开关控制信号相连接，第一电阻R1和第二电阻R2串联后连接在第一双极晶体管Q1的基极、集电极、第一采样电容C1的一端和第一节点之间，第一开关K1的一端连接至所述第一电阻R1和第二电阻R2之间，第一开关K1的另一端连接至所述第一采样电容C1的另一端，所述第三开关K3的一端和第一节点相连接，所述第三开关K3的另一端和第二采样电容C2的一端相连接，所述第二采样电容C2的另一端和第二开关K2的一端相连接，第二开关K2的另一端和第二节点相连接，所述第四开关K4的一端连接至所述第一开关K1和第一采样电容C1之间，所述第四开关K4的另一端连接至第二开关K2和第三开关K3之间，第五开关K5的一端连接至第三开关K3和第二采样电容C2之间，第五开关K5的另一端和第三采样电容C3的一端相连接，第三采样电容C3的另一端和第二双极晶体管Q2的基极、集电极相连接；
当第一开关控制信号为第一电平，第二开关控制信号为第二电平时，第一开关K1、第二开关K2、第三开关K3导通，第四开关K4、第五开关K5截止，第一节点电压V1被第一电阻R1和第二电阻R2分压后的分压电压VA被采样到第一采样电容C1上，第一节点电压V1和第二节点电压V2的电压差被采样到第二采样电容C2上，当第一开关控制信号为第二电平，第二开关控制信号为第一电平时，第一开关K1、第二开关K2、第三开关K3截止，第四开关K4、第五开关K5导通，第一采样电容C1上的分压电压VA和第二采样电容C2上的电压差被采样到第三采样电容C3上，得到输出电压VBG。
进一步地，工作过程如下：
第一节点电压V1等于第一双极晶体管Q1的发射极-基极电压Vbe1，第二节点电压V2等于第二双极晶体管Q2的发射极-基极电压Vbe2，第一电阻R1和第二电阻R2对第一节点电压V1进行分压，分压比例满足VA＝V1/K，其中K＝(R1+R2)/R2，其中R1为电阻R1的电阻值，R2为电阻R2的电阻值，VA为分压节点的电压值，当第一开关控制信号为高电平时，第一开关K1、第二开关K2、第三开关K3导通，第四开关K4、第五开关K5截止，分压节点的电压VA被采样到第一采样电容C1上，即VC1＝VA＝V1/K＝Vbe1/K，其中VC1为电容C1上的电压，第一节点和第二节点的电压差V1-V2被采样到第二采样电容C2上，即VC2＝V1-V2＝Vbe1-Vbe2＝ΔVbe；当第二开关控制信号CK2为高电平且第一开关控制信号CK1为低电平时，第一开关K1、第二开关K2、第三开关K3截止,第四开关K4、第五开关K5导通，此时第一采样电容C1和第二采样电容C2串联，且和第三采样电容C3并联，第一采样电容C1上的电压和第二采样电容C2的电压叠加后被采样到第三采样电容C3上。此时，第三采样电容C3上的电压VC3＝VC1+VC2＝Vbe1/K+ΔVbe，其中，Vbe1为负温度系数电压，ΔVbe为正温度系数电压。因此，可以通过设计合适的K值，实现较好的温度补偿。
在一个优选的实施例中，K的参考数值为17.2，但根据具体制造工艺不同，最优K值存在差异。
在另一个优选的实施例中，第一电流源I1的电流值等于第二电流源I2的电流值。
在再一种优选的实施例中，第一电流源I1的电流值大于第二电流源I2的电流值，且第二双极晶体管Q2的发射极面积大于第一双极晶体管Q1的发射极面积。
在再一种优选的实施例中，第二双极晶体管Q2发射极面积与第一双极晶体管Q1发射极面积之比为(N2-1):1，N为大于等于3的级数，这样在版图设计时可以形成更好的匹配效果。例如当N＝3时，第二双极晶体管Q2与第一双极晶体管Q1形成3x3的阵列，最中心的为第一双极晶体管Q1，周围8个晶体 管为第二双极晶体管Q2；当N＝5时，第二双极晶体管Q2与第一双极晶体管Q1形成5x5的阵列，最中心的为第一双极晶体管Q1，周围24个晶体管为第二双极晶体管Q2。此时，因为双极晶体管的电流密度正比于其发射极电流，反比于其发射极面积，因此，第一双极晶体管Q1与第二双极晶体管Q2的电流密度之比越大，ΔVbe的电压值越大，即信号量越大，噪声占其比例越小，性能越优越。
本发明实施例未采用运算放大器，从而消除运算放大器所产生的输入失调电压的影响，提高了输出电压VBG的精度，且由于未采用运算放大器，无需消耗芯片面积较大环路补偿电路，所以具有较小的芯片面积；且可以产生亚带隙电压，即产生较低的温度补偿的参考电压；且可以通过调节分压比例，而改变输出电压VBG。
实施例二
图3为本发明实施例二提供的带隙电压生成电路的电路图，如图3所示，在本实施例中，和图2相比，增加了第三电阻R3和第四电阻R4。
第三电阻R3和第四电阻R4串联，第三电阻R3的一端和第二节点相连接，第四电阻R4的一端和第二双极晶体管Q2的基极、集电极、第三采样电容C3相连接。
当第一电阻R1和第二电阻R2阻值较小时，第一电阻R1和第二电阻R2会分流电流源I1的电流，导致第一双极晶体管Q1的电流受电阻值变化的影响，故以第三电阻R3和第四电阻R4为所述第一双极晶体管Q1提供电流补偿，以稳定电路。
当第一电阻R1和第二电阻R2的电阻值设计的较大时，可以忽略第一电阻R1和第二电阻R2对第一双极晶体管Q1的分流，此时不需要第三电阻R3和第四电阻R4去进行电流补偿，因此可以去除第三电阻R3和第四电阻R4。如图2所示，当去掉第三电阻R3和第四电阻R4时，进一步节省了芯片的面 积。
实施例三
图4为本发明实施例三提供的带隙电压生成电路的电路图，如图4所示，在图4中，偏置电路201以及第一晶体管202、第二晶体管204之间的连接关系和图2相同。
第一晶体管202具体为第一双极晶体管Q1，第二晶体管204具体为第二双极晶体管Q2。
第一电流源I1为第一双极晶体管Q1提供第一偏置电流，以使第一双极晶体管Q1工作在线性范围，此时，产生第一节点电压V1，第二电流源I2为第二双极晶体管Q2提供第二偏置电流，以使第二双极晶体管Q2工作在线性范围，此时，产生第二节点电压V2。
电压采样电路203包括第一开关K1，第二开关K2，第三开关K3，第四开关K4，第五开关K5，第六开关K6，第七开关K7，第八开关K8，第一电阻R1，第二电阻R2，第一采样电容C1，第二采样电容C2，第三采样电容C3，第四采样电容C4；
第一开关K1、第二开关K2、第三开关K3、第五开关K5、第六开关K6的控制端和第一开关控制信号CK1相连接，第四开关K4、第七开关K7、第八开关K8的控制端和第二开关控制信号CK2相连接，第一电阻R1和第二电阻R2串联后连接在所述第一双极晶体管Q1的基极、集电极、第一采样电容C1的一端和第一节点之间，第一开关K1的一端连接至所述第一电阻R1和第二电阻R2之间，第一开关K1的另一端连接至所述第一采样电容C1的另一端，第三开关K3的一端和第一节点相连接，所述第三开关K3的另一端和第二采样电容C2的一端相连接，所述第二采样电容C2的另一端和第二开关K2的一端相连接，所述第二开关K2的另一端和第二节点相连接，所述第四开关K4的一端连接至所述第一开关K1和第一采样电容C1之间，所述第四开关K4的另 一端连接至第二开关K2和第三开关K3之间，所述第五开关K5的一端和第一节点、第一电流源I1的负端相连接，所述第五开关K5的另一端和第八开关K8的一端、第三采样电容C3的一端相连接，所述第三采样电容C3的另一端和第六开关K6的一端、第七开关K7的一端相连接，所述第六开关K6的另一端和第二电流源I2的负端相连接，所述第七开关K7的另一端连接至第二采样电容C2和第三开关K3之间，所述第八开关的另一端连接至第四采样电容C4的一端，所述第四采样电容C4的另一端和第二双极晶体管Q2的基极、集电极相连接；
当第一开关控制信号为第一电平，第二开关控制信号为第二电平时，第一开关K1、第二开关K2、第三开关K3、第五开关K5、第六开关K6导通，第四开关K4、第七开关K7、第八开关K8截止，第一节点电压V1被第一电阻R1和第二电阻R2分压后的分压电压VA被采样到第一采样电容C1上，第二采样电容C2和第三采样电容C3并联，第一节点电压V1和第二节点电压V2的电压差的被采样到第二采样电容C2，且第一节点电压V1和第二节点电压V2的电压差被采样到第三采样电容C3上，当第一开关控制信号为第二电平，第二开关控制信号为第一电平时，第一开关K1、第二开关K2、第三开关K3、第五开关K5、第六开关K6截止，第四开关K4、第七开关K7、第八开关K8导通，第一采样电容C1上的分压电压VA、第二采样电容C2上的电压差及第三采样电容C3上的电压差被采样到第四采样电容C4上，得到输出电压VBG。
进一步地，工作过程如下：
第一节点电压V1等于第一双极晶体管Q1的发射极-基极电压Vbe1，第二节点电压V2等于第二双极晶体管Q2的发射极-基极电压Vbe2，第一电阻R1和第二电阻R2对第一节点电压V1进行分压，分压比例满足VA＝V1/K，其中K＝(R1+R2)/R2，其中R1为电阻R1的电阻值，R2为电阻R2的电阻值，VA为分压节点的电压值，当第一开关控制信号为高电平时，第一开关K1、第二开关K2、第三开关K3、第五开关K5、第六开关K6导通，第四开关K4、第七开 关K7、第八开关K8截止，分压节点的电压VA被采样到第一采样电容C1上，即VC1＝VA＝V1/K＝Vbe1/K，其中VC1为电容C1上的电压，由于第二采样电容C2和第三采样电容C3并联，第一节点和第二节点的电压差V1-V2不仅被采样到第二采样电容C2上，也被采样到第三采样电容C3上，即VC2＝VC3＝V1-V2＝Vbe1-Vbe2＝ΔVbe；当第二开关控制信号CK2为高电平且第一开关控制信号CK1为低电平时，第一开关K1、第二开关K2、第三开关K3、第五开关K5、第六开关K6截止,第四开关K4、第七开关K7、第八开关K8导通，此时，第一采样电容C1、第二采样电容C2、第三采样电容C3串联，且与第四采样电容C4并联，第一采样电容C1上的电压、第二采样电容C2的电压、第三采样电容C3上的电压叠加后被采样到第四采样电容C4上。此时，第四采样电容C4上的电压VC4＝VC1+VC2+VC3＝2*ΔVbe+Vbe1/K，其中，Vbe1为负温度系数电压，ΔVbe为正温度系数电压。因此，可以通过设计合适的K值，实现较好的温度补偿。
在一个优选的实施例中，K的参考数值为17.2，但根据具体制造工艺不同，最优K值存在差异。
在另一个优选的实施例中，第一电流源I1的电流值等于第二电流源I2的电流值。
在再一种优选的实施例中，第一电流源I1的电流值大于第二电流源I2的电流值，且第二双极晶体管Q2的发射极面积大于第一双极晶体管Q1的发射极面积。
在再一种优选的实施例中，第二双极晶体管Q2发射极面积与第一双极晶体管Q1发射极面积之比为(N2-1):1，N为大于等于3的级数，这样在版图设计时可以形成更好的匹配效果。例如当N＝3时，第二双极晶体管Q2与第一双极晶体管Q1形成3x3的阵列，最中心的为第一双极晶体管Q1，周围8个晶体管为第二双极晶体管Q2；当N＝5时，第二双极晶体管Q2与第一双极晶体管Q1形成5x5的阵列，最中心的为第一双极晶体管Q1，周围24个晶体管为第二双极晶体管Q2。此时，因为双极晶体管的电流密度正比于其发射极电流，反比于其发射极面积，因此，第一双极晶体管Q1与第二双极晶体管Q2的电流密度之比越大，ΔVbe的电压值越大，即信号量越大，噪声占其比例越小，性能越优越。
本发明实施例未采用运算放大器，从而消除运算放大器所产生的输入失调电压的影响，提高了输出电压VBG的精度，且由于未采用运算放大器，无需消耗芯片面积较大环路补偿电路，所以具有较小的芯片面积；且可以产生亚带隙电压，即产生较低的温度补偿的参考电压；且可以通过调节分压比例，而改变输出电压VBG。
实施例四
图5为本发明实施例四提供的带隙电压生成电路的电路图，如图5所示，在图5中，偏置电路201以及第一晶体管202、第二晶体管204之间的连接关系和图2相同。第一晶体管202具体为第一双极晶体管Q1，第二晶体管204具体为第二双极晶体管Q2。
第一电流源I1为第一双极晶体管Q1提供第一偏置电流，以使第一双极晶体管Q1工作在线性范围，此时，产生第一节点电压V1，第二电流源I2为第二双极晶体管Q2提供第二偏置电流，以使第二双极晶体管Q2工作在线性范围，此时，产生第二节点电压V2。
电压采样电路203包括：第一开关K1，第二开关K2，第三开关K3，第四开关K4，第五开关K5，第一电阻R1，第二电阻R2，第一采样电容C1，第二采样电容C2，第三采样电容C3，第一采样电容C4；
第一开关K1、第二开关K2、第三开关K3的控制端和第一开关控制信号相连接，第四开关K4、第五开关K5的控制端和第二开关控制信号相连接，第一电阻R1和第二电阻R2串联后连接在所述第一双极晶体管Q1的基极、集电极、第一采样电容C1的一端和第一节点之间，第一开关K1的一端连接至第 一电阻R1和第二电阻R2之间，第一开关K1的另一端连接至第一采样电容C1的另一端，第三开关K3的一端经第三采样电容C3后和第一电流源I1的负端相连接，第三开关K3的另一端经第二采样电容C2后和第二开关K2的一端连接，第二开关K2的另一端和第二节点相连接，第四开关K4的一端连接至第一采样电容C1和第一开关K1之间，第四开关K4的另一端连接至第二采样电容C2和第二开关K2之间，第五开关K5的一端连接至第三开关K3和第二采样电容C2之间，第五开关K5的另一端连接至第四采样电容C4的一端，第四采样电容C4的另一端和第二双极晶体管Q2的基极、集电极相连接；
当第一开关控制信号为第一电平，第二开关控制信号为第二电平时，第一开关K1、第二开关K2、第三开关K3导通，第四开关K4、第五开关K5截止，第一节点电压V1被第一电阻R1和第二电阻R2分压后的分压电压VA被采样到第一采样电容C1上，第二采样电容C2和所述第三采样电容串联，所述第一节点电压V1和第二节点电压V2的电压差的一部分被采样到第二采样电容C2上，所述第一节点电压V1和第二节点电压V2的电压差的另一部分被采样到第三采样电容C3上，当第一开关控制信号为第二电平，第二开关控制信号为第一电平时，第一开关K1、第二开关K2、第三开关K3截止，第四开关K4、第五开关K5导通，第一采样电容C1上的分压电压VA、第二采样电容C2上的一部分所述电压差和第三采样电容C3上的另一部分所述电压差被采样到第四采样电容C4上，得到输出电压VBG。
进一步地，工作过程如下：
第一节点电压V1等于第一双极晶体管Q1的发射极-基极电压Vbe1，第二节点电压V2等于第二双极晶体管Q2的发射极-基极电压Vbe2，第一电阻R1和第二电阻R2对第一节点电压V1进行分压，分压比例满足VA＝V1/K，其中K＝(R1+R2)/R2，其中R1为电阻R1的电阻值，R2为电阻R2的电阻值，VA为分压节点的分压电压值，当第一开关控制信号为高电平时，第一开关K1、第二开关K2、第三开关K3导通，第四开关K4、第五开关K5截止，分压节点的 电压VA被采样到第一采样电容C1上，即VC1＝VA＝V1/K＝Vbe1/K，其中VC1为第一采样电容C1上的电压，由于第二采样电容C2和第三采样电容C3串联，第一节点和第二节点的电压差V1-V2的一部分被采样到第二采样电容C2上，第一节点和第二节点的电压差V1-V2的另一部分被采样到第三采样电容C3上，即VC2+VC3＝V1-V2＝Vbe1-Vbe2＝ΔVbe，其中VC2为第二采样电容C2上的电压，VC3为第三采样电容C3上的电压；当第二开关控制信号CK2为高电平且第一开关控制信号CK1为低电平时，第一开关K1、第二开关K2、第三开关K3截止,第四开关K4、第五开关K5通，此时，第一采样电容C1、第二采样电容C2，且与第四采样电容C4并联，第一采样电容C1上的电压、第二采样电容C2的电压叠加后被采样到第四采样电容C4上。此时，如果设计第二采样电容C2和第三采样电容C3的阻值相等，则可以得知，第二采样电容C2和第三采样电容C3串联时将所述电压差均分，即VC2＝VC3＝ΔVbe/2，此时，第四采样电容C4上的电压VC4＝VC1+VC2+VC3＝1/2*ΔVbe+Vbe1/K，其中，Vbe1为负温度系数电压，ΔVbe为正温度系数电压。因此，可以通过设计合适的K值，实现较好的温度补偿。
在一个优选的实施例中，K的参考数值为17.2，但根据具体制造工艺不同，最优K值存在差异。
在另一个优选的实施例中，第一电流源I1的电流值等于第二电流源I2的电流值。
在再一种优选的实施例中，第一电流源I1的电流值大于第二电流源I2的电流值，且第二双极晶体管Q2的发射极面积大于第一双极晶体管Q1的发射极面积。
在再一种优选的实施例中，第二双极晶体管Q2发射极面积与第一双极晶体管Q1发射极面积之比为(N2-1):1，N为大于等于3的级数，这样在版图设计时可以形成更好的匹配效果。例如当N＝3时，第二双极晶体管Q2与第一双极晶体管Q1形成3x3的阵列，最中心的为第一双极晶体管Q1，周围8个晶体 管为第二双极晶体管Q2；当N＝5时，第二双极晶体管Q2与第一双极晶体管Q1形成5x5的阵列，最中心的为第一双极晶体管Q1，周围24个晶体管为第二双极晶体管Q2。此时，因为双极晶体管的电流密度正比于其发射极电流，反比于其发射极面积，因此，第一双极晶体管Q1与第二双极晶体管Q2的电流密度之比越大，ΔVbe的电压值越大，即信号量越大，噪声占其比例越小，性能越优越。
本发明实施例未采用运算放大器，从而消除运算放大器所产生的输入失调电压的影响，提高了输出电压VBG的精度，且由于未采用运算放大器，无需消耗芯片面积较大环路补偿电路，所以具有较小的芯片面积；且可以产生亚带隙电压，即产生较低的温度补偿的参考电压；且可以通过调节分压比例，而改变输出电压VBG。现有带隙电路由于自身结构所限，一般只能产生带隙电压(1.25V左右)的输出电压(其准确值与工艺、双极晶体管的发射极面积有关)，或带隙电压的整数倍。而通过应用本发明实施例提供的带隙电压生成电路，可以产生低于带隙电压的电压，例如1.25V/K，当K＝8.5时，输出电压为0.147V。
需要说明的是，在图4和图5的电路中，当第一电阻R1和第二电阻R2阻值较小时，第一电阻R1和第二电阻R2会分流电流源I1的电流，导致第一双极晶体管Q1的电流受电阻值变化的影响，故可以在图4和图5中添加第三电阻R3和第四电阻R4，以为第一双极晶体管Q1提供电流补偿，以稳定电路。
可以理解的是，在图2-图5的电路中，可以通过增加开关数目和对ΔVbe采样的电容数目，来构建叠加更多ΔVbe的参考电压值，所以可以构建VBG＝N*ΔVbe+Vbe1/K，其中N为正数。
专业人员应该还可以进一步意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来 执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。
以上所述的具体实施方式，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施方式而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种带隙电压生成电路，其特征在于，所述带隙电压生成电路包括：第一开关控制信号，第二开关控制信号，偏置电路，第一晶体管，第二晶体管，电压采样电路；
所述偏置电路，用于为所述第一晶体管提供第一偏置电流，为所述第二晶体管提供第二偏置电流；
所述偏置电路包括第一电流源I1和第二电流源I2，所述第一晶体管为第一双极晶体管Q1，所述第二晶体管为第二双极晶体管Q2；
所述第一晶体管Q1的发射极和所述偏置电路在第一节点相连接，用于所述偏置电路为所述第一晶体管Q1提供第一偏置电流；
所述第二晶体管Q2和所述偏置电路在第二节点相连接，用于所述偏置电路为所述第二晶体管Q2提供第二偏置电流；
所述电压采样电路，包括第一采样电容C1和第二采样电容C2，
利用第一采样电容C1采样第一节点的电压，利用第二采样电容C2采样第一节点和第二节点的电压差，基于第一采样电容C1上的电压以及第二采样电容C2上的电压得到输出电压。
2.根据权利要求1所述的带隙电压生成电路，其特征在于，所述第一电流源I1的正端连接至电源，所述第二电流源I2的正端连接至电源，所述第一双极晶体管Q1的发射极和第一电流源I1的负端相连接，所述第一双极晶体管Q1的集电极和基极相连接后接地，所述第二双极晶体管Q2的发射极和第二电流源I2的负端相连接，所述第二双极晶体管Q2的集电极和基极连接后接地。
3.根据权利要求1所述的带隙电压生成电路，其特征在于，所述电压采样电路包括：第一开关K1，第二开关K2，第三开关K3，第四开关K4，第五开关K5，第一电阻R1，第二电阻R2，第一采样电容C1，第二采样电容C2，第三采样电容C3；
所述第一开关K1、第二开关K2、第三开关K3的控制端和第一开关控制信号相连接，所述第四开关K4、第五开关K5的控制端和第二开关控制信号相连接，所述第一电阻R1和第二电阻R2串联后连接在所述第一双极晶体管Q1的基极、集电极、第一采样电容C1的一端和第一节点之间，所述第一开关K1的一端连接至所述第一电阻R1和第二电阻R2之间，所述第一开关K1的另一端连接至所述第一采样电容C1的另一端，所述第三开关K3的一端和第一节点相连接，所述第三开关K3的另一端和第二采样电容C2的一端相连接，所述第二采样电容C2的另一端和第二开关K2的一端相连接，所述第二开关K2的另一端和第二节点相连接，所述第四开关K4的一端连接至所述第一开关K1和第一采样电容C1之间，所述第四开关K4的另一端连接至第二开关K2和第三开关K3之间，所述第五开关K5的一端连接至第三开关K3和第二采样电容C2之间，所述第五开关K5的另一端和第三采样电容C3的一端相连接，所述第三采样电容C3的另一端和第二双极晶体管Q2的基极、集电极相连接；
当所述第一开关控制信号为第一电平，所述第二开关控制信号为第二电平时，所述第一开关K1、第二开关K2、第三开关K3导通，所述第四开关K4、第五开关K5截止，所述第一节点电压V1被所述第一电阻R1和第二电阻R2分压后的分压电压VA被采样到第一采样电容C1上，所述第一节点电压V1和第二节点电压V2的电压差被采样到第二采样电容C2上，当所述第一开关控制信号为第二电平，所述第二开关控制信号为第一电平时，所述第一开关K1、第二开关K2、第三开关K3截止，所述第四开关K4、第五开关K5导通，所述第一采样电容C1上的分压电压VA和第二采样电容C2上的电压差被采样到第三采样电容C3上，得到输出电压。
4.根据权利要求3所述的带隙电压生成电路，其特征在于，所述电压采样电路包括：第三电阻R3，第四电阻R4；
所述第三电阻R3和第四电阻R4串联，所述第三电阻R3的一端和第二节点相连接，所述第四电阻R4的一端和第二双极晶体管Q2的基极、集电极、第三采样电容C3相连接。
5.根据权利要求1所述的带隙电压生成电路，其特征在于，所述电压采样电路包括：第一开关K1，第二开关K2，第三开关K3，第四开关K4，第五开关K5，第六开关K6，第七开关K7，第八开关K8，第一电阻R1，第二电阻R2，第一采样电容C1，第二采样电容C2，第三采样电容C3，第四采样电容C4；
所述第一开关K1、第二开关K2、第三开关K3、第五开关K5、第六开关K6的控制端和第一开关控制信号相连接，所述第四开关K4、第七开关K7、第八开关K8的控制端和第二开关控制信号相连接，所述第一电阻R1和第二电阻R2串联后连接在所述第一双极晶体管Q1的基极、集电极、第一采样电容C1的一端和第一节点之间，所述第一开关K1的一端连接至所述第一电阻R1和第二电阻R2之间，所述第一开关K1的另一端连接至所述第一采样电容C1的另一端，所述第三开关K3的一端和第一节点相连接，所述第三开关K3的另一端和第二采样电容C2的一端相连接，所述第二采样电容C2的另一端和第二开关K2的一端相连接，所述第二开关K2的另一端和第二节点相连接，所述第四开关K4的一端连接至所述第一开关K1和第一采样电容C1之间，所述第四开关K4的另一端连接至第二开关K2和第三开关K3之间，所述第五开关K5的一端和第一节点、第一电流源I1的负端相连接，所述第五开关K5的另一端和第八开关K8的一端、第三采样电容C3的一端相连接，所述第三采样电容C3的另一端和第六开关K6的一端、第七开关K7的一端相连接，所述第六开关K6的另一端和第二电流源I2的负端相连接，所述第七开关K7的另一端连接至第二采样电容C2和第三开关K3之间，所述第八开关的另一端连接至第四采样电容C4的一端，所述第四采样电容C4的另一端和第二双极晶体管Q2的基极、集电极相连接；
当所述第一开关控制信号为第一电平，所述第二开关控制信号为第二电平时，所述第一开关K1、第二开关K2、第三开关K3、第五开关K5、第六开关K6导通，所述第四开关K4、第七开关K7、第八开关K8截止，所述第一节点电压V1被所述第一电阻R1和第二电阻R2分压后的分压电压VA被采样到第一采样电容C1上，所述第二采样电容C2和第三采样电容C3并联，所述第一节点电压V1和第二节点电压V2的电压差的被采样到第二采样电容C2，且所述第一节点电压V1和第二节点电压V2的电压差被采样到第三采样电容C3上，当所述第一开关控制信号为第二电平，所述第二开关控制信号为第一电平时，所述第一开关K1、第二开关K2、第三开关K3、第五开关K5、第六开关K6截止，所述第四开关K4、第七开关K7、第八开关K8导通，所述第一采样电容C1上的分压电压VA、第二采样电容C2上的电压差及第三采样电容C3上的电压差被采样到第四采样电容C4上，得到输出电压。
6.根据权利要求1所述的带隙电压生成电路，其特征在于，所述电压采样电路包括：第一开关K1，第二开关K2，第三开关K3，第四开关K4，第五开关K5，第一电阻R1，第二电阻R2，第一采样电容C1，第二采样电容C2，第三采样电容C3，第一采样电容C4；
所述第一开关K1、第二开关K2、第三开关K3的控制端和第一开关控制信号相连接，所述第四开关K4、第五开关K5的控制端和第二开关控制信号相连接，所述第一电阻R1和第二电阻R2串联后连接在所述第一双极晶体管Q1的基极、集电极、第一采样电容C1的一端和第一节点之间，所述第一开关K1的一端连接至所述第一电阻R1和第二电阻R2之间，所述第一开关K1的另一端连接至所述第一采样电容C1的另一端，所述第三开关K3的一端经第三采样电容C3后和第一电流源I1的负端相连接，所述第三开关K3的另一端经第二采样电容C2后和第二开关K2的一端连接，所述第二开关K2的另一端和第二节点相连接，所述第四开关K4的一端连接至第一采样电容C1和第一开关K1之间，所述第四开关K4的另一端连接至第二采样电容C2和第二开关K2之间，所述第五开关K5的一端连接至第三开关K3和第二采样电容C2之间，所述第五开关K5的另一端连接至第四采样电容C4的一端，所述第四采样电容C4的另一端和第二双极晶体管Q2的基极、集电极相连接；
当所述第一开关控制信号为第一电平，所述第二开关控制信号为第二电平时，所述第一开关K1、第二开关K2、第三开关K3导通，所述第四开关K4、第五开关K5截止，所述第一节点电压V1被所述第一电阻R1和第二电阻R2分压后的分压电压VA被采样到第一采样电容C1上，所述第二采样电容C2和所述第三采样电容串联，所述第一节点电压V1和第二节点电压V2的电压差的一部分被采样到第二采样电容C2上，所述第一节点电压V1和第二节点电压V2的电压差的另一部分被采样到第三采样电容C3上，当所述第一开关控制信号为第二电平，所述第二开关控制信号为第一电平时，所述第一开关K1、第二开关K2、第三开关K3截止，所述第四开关K4、第五开关K5导通，所述第一采样电容C1上的分压电压VA、第二采样电容C2上的一部分所述电压差和第三采样电容C3上的另一部分所述电压差被采样到第四采样电容C4上，得到输出电压。
7.根据权利要求1所述的带隙电压生成电路，其特征在于，所述第一电流源I1的电流值等于所述第二电流源I2的电流值。
8.根据权利要求1所述的带隙电压生成电路，其特征在于，所述第一电流源I1的电流值大于所述第二电流源I2的电流值，且第一双极晶体管Q1的发射极面积大于所述第一双极晶体管Q2的面积。
9.根据权利要求1所述的带隙电压生成电路，其特征在于，所述第二双极晶体管Q2的发射极面积与所述第一双极晶体管Q1的面积之比为(N2-1):1，其中,N为级数，且N≥3。
10.根据权利要求1中所述的带隙电压生成电路，其特征在于，所述采样第一节点的电压时的采样系数K＝(R1+R2)/R2，其中，R1为第一电阻R1的阻值，R2为第二电阻R2的阻值。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410687830.6A CN104375551B (zh) | 2014-11-25 | 2014-11-25 | 带隙电压生成电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410687830.6A CN104375551B (zh) | 2014-11-25 | 2014-11-25 | 带隙电压生成电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104375551A CN104375551A (zh) | 2015-02-25 |
| CN104375551B true CN104375551B (zh) | 2017-01-04 |
Family
ID=52554545
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410687830.6A Active CN104375551B (zh) | 2014-11-25 | 2014-11-25 | 带隙电压生成电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104375551B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105159391B (zh) * | 2015-10-22 | 2018-01-19 | 杭州士兰微电子股份有限公司 | 一种电流源及利用所述电流源的振荡电路 |
| CN107390756B (zh) * | 2016-05-16 | 2018-12-14 | 瑞昱半导体股份有限公司 | 参考电压缓冲电路 |
| CN107817860B (zh) * | 2016-09-14 | 2020-01-03 | 中科芯云微电子科技有限公司 | 低压带隙基准电路及电压发生电路 |
| CN110045778B (zh) * | 2018-01-16 | 2020-07-31 | 智原科技股份有限公司 | 电压产生装置及其校准方法 |
| CN111064453B (zh) * | 2019-12-13 | 2023-07-04 | 南京中感微电子有限公司 | 电压比较器 |
| CN113203494A (zh) * | 2020-02-01 | 2021-08-03 | 瑞昱半导体股份有限公司 | 温度感测电路 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4375595A (en) * | 1981-02-03 | 1983-03-01 | Motorola, Inc. | Switched capacitor temperature independent bandgap reference |
| US5352972A (en) * | 1991-04-12 | 1994-10-04 | Sgs-Thomson Microelectronics, S.R.L. | Sampled band-gap voltage reference circuit |
| US5867012A (en) * | 1997-08-14 | 1999-02-02 | Analog Devices, Inc. | Switching bandgap reference circuit with compounded ΔV.sub.βΕ |
| CN102176188A (zh) * | 2011-03-30 | 2011-09-07 | 上海北京大学微电子研究院 | 带隙基准电压产生电路 |
| CN104020815A (zh) * | 2014-06-13 | 2014-09-03 | 无锡中星微电子有限公司 | 低失调带隙基准源电路及低失调缓冲电路 |
| CN203909654U (zh) * | 2014-07-01 | 2014-10-29 | 杭州士兰微电子股份有限公司 | 带隙基准电路和集成电路 |
| CN204314764U (zh) * | 2014-11-25 | 2015-05-06 | 无锡中星微电子有限公司 | 带隙电压生成电路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5251541B2 (ja) * | 2009-01-26 | 2013-07-31 | 富士通セミコンダクター株式会社 | 定電圧発生回路およびレギュレータ回路 |
-
2014
- 2014-11-25 CN CN201410687830.6A patent/CN104375551B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4375595A (en) * | 1981-02-03 | 1983-03-01 | Motorola, Inc. | Switched capacitor temperature independent bandgap reference |
| US5352972A (en) * | 1991-04-12 | 1994-10-04 | Sgs-Thomson Microelectronics, S.R.L. | Sampled band-gap voltage reference circuit |
| US5867012A (en) * | 1997-08-14 | 1999-02-02 | Analog Devices, Inc. | Switching bandgap reference circuit with compounded ΔV.sub.βΕ |
| CN102176188A (zh) * | 2011-03-30 | 2011-09-07 | 上海北京大学微电子研究院 | 带隙基准电压产生电路 |
| CN104020815A (zh) * | 2014-06-13 | 2014-09-03 | 无锡中星微电子有限公司 | 低失调带隙基准源电路及低失调缓冲电路 |
| CN203909654U (zh) * | 2014-07-01 | 2014-10-29 | 杭州士兰微电子股份有限公司 | 带隙基准电路和集成电路 |
| CN204314764U (zh) * | 2014-11-25 | 2015-05-06 | 无锡中星微电子有限公司 | 带隙电压生成电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104375551A (zh) | 2015-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104375551B (zh) | 带隙电压生成电路 | |
| CN104460803B (zh) | 带隙基准电压产生电路 | |
| CN105720955B (zh) | 一种具有失调补偿的动态比较器 | |
| CN107707232A (zh) | 复位阈值电平可变的上电复位电路 | |
| Tangsrirat et al. | Voltage-mode multifunctional biquadratic filter using single DVCC and minimum number of passive elements | |
| TW201919338A (zh) | 主動式負載產生電路及應用其之濾波器 | |
| CN204314764U (zh) | 带隙电压生成电路 | |
| CN109120258A (zh) | 一种温度自补偿环形振荡器和一种时钟产生电路 | |
| CN209182729U (zh) | 一种半周期电容比例可编程带隙基准电路 | |
| CN103970173A (zh) | 带隙基准电压电路 | |
| CN109474263A (zh) | 一种上电复位电路 | |
| CN106168826B (zh) | 一种应用于无线充电控制芯片的可调带隙基准电压电路 | |
| CN106339025B (zh) | 一种应用于物联网节点的低电压高精度带隙基准电路 | |
| CN204517770U (zh) | 多模式可配置滤波器 | |
| CN207910761U (zh) | 一种应用于高速模数转换器的高速参考缓冲电路 | |
| CN206790445U (zh) | 失调电压消除电路 | |
| CN107992144B (zh) | 带隙基准源的启动电路 | |
| CN109582073A (zh) | 一种半周期电容比例可编程带隙基准电路 | |
| CN109445507A (zh) | 一种宽频率内高电源抑制比的带隙基准电路 | |
| CN206283249U (zh) | 一种限流电路及包含该限流电路的电能表 | |
| CN108829169A (zh) | 一种高电源抑制比的带隙基准源 | |
| CN108334148A (zh) | 改进的电压比较器 | |
| CN108334147A (zh) | 改进的电压调节器 | |
| CN111835293B (zh) | 多跨阻恒定带宽超低噪声tia | |
| Kartci et al. | Novel grounded capacitor-based resistorless tunable floating/grounded inductance simulator |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Address after: Wuxi District of Jiangsu city of Wuxi province Qingyuan Road 214135 No. 18 Taihu International Science Park sensor network university science and Technology Park 530 building A1001 Applicant after: WUXI ZHONGGAN MICROELECTRONIC CO., LTD. Address before: A 530 Taihu international science and Technology Park building 214135 Qingyuan Road in Jiangsu province Wuxi City District 10 layer Applicant before: Wuxi Vimicro Co., Ltd. |
|
| COR | Change of bibliographic data | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |