CN104332543A - 一种发光二极管芯片及其制作方法 - Google Patents

一种发光二极管芯片及其制作方法 Download PDF

Info

Publication number
CN104332543A
CN104332543A CN201410597607.2A CN201410597607A CN104332543A CN 104332543 A CN104332543 A CN 104332543A CN 201410597607 A CN201410597607 A CN 201410597607A CN 104332543 A CN104332543 A CN 104332543A
Authority
CN
China
Prior art keywords
layer
type
star
ring connected
annular groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410597607.2A
Other languages
English (en)
Other versions
CN104332543B (zh
Inventor
张建宝
吴继清
胡瑶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HC Semitek Corp
Original Assignee
HC Semitek Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HC Semitek Corp filed Critical HC Semitek Corp
Priority to CN201410597607.2A priority Critical patent/CN104332543B/zh
Publication of CN104332543A publication Critical patent/CN104332543A/zh
Application granted granted Critical
Publication of CN104332543B publication Critical patent/CN104332543B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明公开了一种发光二极管芯片及其制作方法，属于半导体技术领域。所述发光二极管芯片包括衬底、以及依次层叠在衬底上的N型层、多量子阱层、P型层、透明导电层，所述发光二极管芯片上设有从P型层延伸至N型层的凹槽，透明导电层和凹槽内的N型层上层叠有钝化层，P型层和透明导电层上设有从透明导电层延伸至P型层的第一环形凹槽，第一环形凹槽内设有P型焊盘，凹槽内的N型层上设有第二环形凹槽，第二环形凹槽内设有N型焊盘，P型焊盘和N型焊盘均包括底层和层叠在底层上的顶层，P型焊盘的底层的厚度小于第一环形凹槽的深度，N型焊盘的底层的厚度小于第二环形凹槽的深度。本发明有效防止了P型焊盘和N型焊盘脱落。

Description

一种发光二极管芯片及其制作方法
技术领域
本发明涉及半导体技术领域，特别涉及一种发光二极管芯片及其制作方法。
背景技术
发光二极管是一种半导体固体发光器件，可以直接将电能转化为光能，具有节能、环保等优点，广泛用于照明、背光源、显示器、车灯等领域。
发光二极管芯片是发光二极管的核心部件，发光二极管芯片通过环氧树脂等有机物封装后即可得到发光二极管。现有的发光二极管芯片包括衬底，依次层叠在衬底上的N型层、多量子阱层、P型层、透明导电层，设置在透明导电层上的P型焊盘，设置在N型层上的N型焊盘，以及层叠在透明导电层和N型层上的钝化层。
在实现本发明的过程中，发明人发现现有技术至少存在以下问题：
P型焊盘和N型焊盘一般采用Cr作为焊盘的底层金属，Cr是性质较为活泼的金属，容易与大气环境中的水发生化学反应，进而造成发光二极管芯片上的P型焊盘和N型焊盘脱落，发光二极管出现死灯现象，降低了发光二极管的使用寿命。
发明内容
为了解决现有技术造成发光二极管芯片上的P型焊盘和N型焊盘脱落的问题，本发明实施例提供了一种发光二极管芯片及其制作方法。所述技术方案如下：
一方面，本发明实施例提供了一种发光二极管芯片，所述发光二极管芯片包括衬底、以及依次层叠在所述衬底上的N型层、多量子阱层、P型层、透明导电层，所述发光二极管芯片上设有从所述P型层延伸至所述N型层的凹槽，所述透明导电层和凹槽内的所述N型层上层叠有钝化层，所述P型层和所述透明导电层上设有从所述透明导电层延伸至所述P型层的第一环形凹槽，所述第一环形凹槽内设有P型焊盘，所述凹槽内的所述N型层上设有第二环形凹槽，所述第二环形凹槽内设有N型焊盘，所述P型焊盘和所述N型焊盘均包括底层和层叠在所述底层上的顶层，所述P型焊盘的所述底层的厚度小于所述第一环形凹槽的深度，所述N型焊盘的所述底层的厚度小于所述第二环形凹槽的深度。
可选地，所述第一环形凹槽的外环直径为30-110μm，所述第一环形凹槽的内环直径为30-110μm，所述第一环形凹槽的外环直径与所述第一环形凹槽的内环直径之差为2-40μm，所述第二环形凹槽的外环直径为30-110μm，所述第二环形凹槽的内环直径为30-110μm，所述第二环形凹槽的外环直径与所述第二环形凹槽的内环直径之差为2-40μm。
可选地，所述第一环形凹槽的深度为0.5-1000nm，所述第二环形凹槽的深度为0.5-1000nm。
可选地，所述P型焊盘的直径与所述第一环形凹槽的外环直径之差为1-50μm，所述N型焊盘与所述第二环形凹槽的外环直径之差为1-50μm。
可选地，所述底层为Cr层，所述顶层包括依次层叠在所述底层上的Pt层、Au层；或者，
所述底层为Cr层，所述顶层包括依次层叠在所述底层上的Ti层、Al层；或者，
所述底层为Cr层，所述顶层包括依次层叠在所述底层上的Al层、Cr层、Ti层、Al层；或者，
所述底层为Cr层，所述顶层包括依次层叠在所述底层上的Al层、Cr层、Pt层、Au层。
另一方面，本发明实施例提供了一种发光二极管芯片的制作方法，所述制作方法包括：
在衬底上依次生长N型层、多量子阱层、P型层；
开设从所述P型层延伸至所述N型层的凹槽；
在所述P型层上开设第一环形凹槽，在所述凹槽内的所述N型层上开设第二环形凹槽；
在所述P型层上沉积透明导电层，并腐蚀掉所述第一环形凹槽内的透明导电层；
在所述第一环形凹槽内设置P型焊盘，在所述第二环形凹槽内设置N型焊盘，所述P型焊盘和所述N型焊盘均包括底层和层叠在所述底层上的顶层，所述P型焊盘的所述底层的厚度小于所述第一环形凹槽的深度，所述N型焊盘的所述底层的厚度小于所述第二环形凹槽的深度；
在所述透明导电层和所述凹槽内的所述N型层上沉积钝化层。
可选地，所述第一环形凹槽的外环直径为30-110μm，所述第一环形凹槽的内环直径为30-110μm，所述第一环形凹槽的外环直径与所述第一环形凹槽的内环直径之差为2-40μm，所述第二环形凹槽的外环直径为30-110μm，所述第二环形凹槽的内环直径为30-110μm，所述第二环形凹槽的外环直径与所述第二环形凹槽的内环直径之差为2-40μm。
可选地，所述第一环形凹槽的深度为0.5-1000nm，所述第二环形凹槽的深度为0.5-1000nm。
可选地，所述P型焊盘的直径与所述第一环形凹槽的外环直径之差为1-50μm，所述N型焊盘与所述第二环形凹槽的外环直径之差为1-50μm。
可选地，所述底层为Cr层，所述顶层包括依次层叠在所述底层上的Pt层、Au层；或者，
所述底层为Cr层，所述顶层包括依次层叠在所述底层上的Ti层、Al层；或者，
所述底层为Cr层，所述顶层包括依次层叠在所述底层上的Al层、Cr层、Ti层、Al层；或者，
所述底层为Cr层，所述顶层包括依次层叠在所述底层上的Al层、Cr层、Pt层、Au层。
本发明实施例提供的技术方案带来的有益效果是：
通过P型层和透明导电层上设有从透明导电层延伸至P型层的第一环形凹槽，第一环形凹槽上设有P型焊盘且P型焊盘的底层的厚度小于第一环形凹槽的深度，凹槽内的N型层上设有第二环形凹槽，第二环形凹槽上设有N型焊盘且N型焊盘的底层的厚度小于第二环形凹槽的深度，有效避免了第一环形凹槽内的P型焊盘的底层和第二环形凹槽内的N型焊盘的底层与大气环境中的水发生化学反应，防止造成发光二极管芯片上的P型焊盘和N型焊盘脱落、以及出现发光二极管死灯现象，提高了发光二极管的使用寿命。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例一提供的一种发光二极管芯片的结构示意图；
图2是本发明实施例二提供的一种发光二极管芯片的制作方法的流程图；
图3a-图3f是本发明实施例二提供的发光二极管芯片在制作发光二极管芯片的过程中的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。
实施例一
本发明实施例提供了一种发光二极管芯片，可采用实施例二提供的方法制作，参见图1，该发光二极管芯片包括衬底1、N型层2、多量子阱层3、P型层4、透明导电层5、P型焊盘6、N型焊盘7、钝化层8。
在本实施例中，N型层2、多量子阱层3、P型层4依次层叠在衬底1上，发光二极管芯片上设有从P型层4延伸至N型层2的凹槽，透明导电层层叠在P型层4上。P型层4和透明导电层5上设有从透明导电层5延伸至P型层4的第一环形凹槽，第一环形凹槽内设有P型焊盘6，凹槽内的N型层2上设有第二环形凹槽，第二环形凹槽内设有N型焊盘7，P型焊盘6和N型焊盘7均包括底层(图中用阴影部分表示)和层叠在底层上的顶层，P型焊盘6的底层的厚度小于第一环形凹槽的深度，N型焊盘7的底层的厚度小于第二环形凹槽的深度。透明导电层5和凹槽内的N型层2上层叠有钝化层8。
具体地，该发光二极管芯片各层的材料和厚度可以包括但不限于以下形式：衬底1可以为蓝宝石，衬底1的厚度可以为400μm。N型层2可以N型GaN层，N型层2的厚度可以为4μm。多量子阱层3可以包括交替形成的InGaN层和GaN层，InGaN层的厚度可以为0.1μm。GaN层的厚度可以为0.1μm。透明导电层5可以为ITO(Indium Tin Oxides，纳米铟锡金属氧化物)，透明导电层5的厚度可以为0.24μm。钝化层8可以为SiO2，钝化层8的厚度可以为0.24μm。
可选地，第一环形凹槽的外环直径可以为30-110μm，第一环形凹槽的内环直径可以为30-110μm，第一环形凹槽的外环直径与第一环形凹槽的内环直径之差可以为2-40μm。第二环形凹槽的外环直径可以为30-110μm，第二环形凹槽的内环直径可以为30-110μm，第二环形凹槽的外环直径与第二环形凹槽的内环直径之差可以为2-40μm。
实验证明，第一环形凹槽的外环直径、第一环形凹槽的内环直径、第二环形凹槽的外环直径、第二环形凹槽的内环直径为30-110μm，可以与P型焊盘6和N型焊盘7的尺寸匹配，在保护P型焊盘6和N型焊盘7的同时，也没有超过P型焊盘6和N型焊盘7的尺寸，从而避免了设置在第一环形凹槽内的P型焊盘的底层和设置在第而环形凹槽内的N型焊盘的底层与空气接触。
优选地，第一环形凹槽的外环直径可以为50-100μm，第一环形凹槽的内环直径可以为50-100μm，第一环形凹槽的外环直径与第一环形凹槽的内环直径之差可以为10-20μm。第二环形凹槽的外环直径可以为50-100μm，第二环形凹槽的内环直径可以为50-100μm，第二环形凹槽的外环直径与第二环形凹槽的内环直径之差可以为10-20μm。
实验证明，第一环形凹槽的外环直径、第一环形凹槽的内环直径、第二环形凹槽的外环直径、第二环形凹槽的内环直径为50-100μm，可以有效保护P型焊盘6和N型焊盘7中尽可能多的部分。第一环形凹槽的外环直径与第一环形凹槽的内环直径之差、第二环形凹槽的外环直径与第二环形凹槽的内环直径之为10-20μm，一方面可以保证第一环形凹槽和第二环形凹槽的面积较小，避免影响后续的打线，另一方面也保证了第一环形凹槽和第二环形凹槽内外径之间具有一定的宽度，可以对P型焊盘6和N型焊盘7起到保护作用。
可选地，第一环形凹槽的深度可以为0.5-1000nm，第二环形凹槽的深度可以为0.5-1000nm。
优选地，第一环形凹槽的深度可以为10-500nm，第二环形凹槽的深度可以为10-500nm。
实验证明，第一环形凹槽的深度、第二环形凹槽的深度为10-500nm，一方面可以确保第一环形凹槽和第二环形凹槽具有一定的深度，可以对P型焊盘6和N型焊盘7起到保护作用，另一方面也可以与P型层4的厚度匹配，避免出现漏电，保证发光二极管的正常发光。
可选地，P型焊盘6的直径与第一环形凹槽的外环直径之差可以为1-50μm，N型焊盘7与第二环形凹槽的外环直径之差可以为1-50μm。
优选地，P型焊盘6的直径与第一环形凹槽的外环直径之差可以为1-10μm，N型焊盘7与第二环形凹槽的外环直径之差可以为1-10μm。
实验证明，P型焊盘6的直径与第一环形凹槽的外环直径之差、N型焊盘7与第二环形凹槽的外环直径之差为1-10μm，P型焊盘6和N型焊盘7的抗腐蚀性能较好。
需要说明的是，当P型焊盘6的直径与第一环形凹槽的外环直径之差大于0时，P型焊盘6的底层中位于第一环形凹槽外的部分容易与大气环境中的水发生化学反应，但是由于P型焊盘6的底层的厚度小于第一环形凹槽的深度，P型焊盘6的底层中位于第一环形凹槽内的部分与P型焊盘6的底层中位于第一环形凹槽外的部分是断开的，P型焊盘6的底层中位于第一环形凹槽外的部分与大气环境中的水发生的化学反应不会延伸到P型焊盘6的底层中位于第一环形凹槽内的部分，因此P型焊盘6不会脱落。
同样地，当N型焊盘7的直径与第二环形凹槽的外环直径之差大于0时，N型焊盘7的底层中位于第二环形凹槽外的部分容易与大气环境中的水发生化学反应，但是由于N型焊盘7的底层的厚度小于第二环形凹槽的深度，N型焊盘7的底层中位于第二环形凹槽内的部分与N型焊盘7的底层中位于第二环形凹槽外的部分是断开的，N型焊盘7的底层中位于第二环形凹槽外的部分与大气环境中的水发生的化学反应不会延伸到N型焊盘7的底层中位于第二环形凹槽内的部分，因此N型焊盘7不会脱落。
在本实施例的一种实现方式中，底层可以为Cr层，顶层可以包括依次层叠在底层上的Pt层、Au层。
在本实施例的另一种实现方式中，底层可以为Cr层，顶层可以包括依次层叠在底层上的Ti层、Al层。
在本实施例的又一种实现方式中，底层可以为Cr层，顶层可以包括依次层叠在底层上的Al层、Cr层、Ti层、Al层。
在本实施例的又一种实现方式中，底层可以为Cr层，顶层可以包括依次层叠在底层上的Al层、Cr层、Pt层、Au层。
经过发光二极管芯片的高温高湿可靠性测试，在相同的条件下，本发明实施例提供的发光二极管芯片的P型焊盘和N型焊盘未出现氧化腐蚀现象，而P型焊盘设置在透明导电层上、N型焊盘设置在N型层上的发光二极管芯片出现了氧化腐蚀现象(如发光二极管死灯)，由此可以证明，本发明实施例提供的发光二极管芯片的稳定性好，使用寿命长。
本发明实施例通过P型层和透明导电层上设有从透明导电层延伸至P型层的第一环形凹槽，第一环形凹槽上设有P型焊盘且P型焊盘的底层的厚度小于第一环形凹槽的深度，凹槽内的N型层上设有第二环形凹槽，第二环形凹槽上设有N型焊盘且N型焊盘的底层的厚度小于第二环形凹槽的深度，有效避免了第一环形凹槽内的P型焊盘的底层和第二环形凹槽内的N型焊盘的底层与大气环境中的水发生化学反应，防止造成发光二极管芯片上的P型焊盘和N型焊盘脱落、以及出现发光二极管死灯现象，提高了发光二极管的使用寿命。
实施例二
本发明实施例提供了一种发光二极管芯片的制作方法，可用于制作实施例一提供的发光二极管芯片，参见图2，该制作方法包括：
步骤201：在衬底上依次生长N型层、多量子阱层、P型层。
图3a为执行步骤201后得到的发光二极管芯片的结构示意图。其中，1表示衬底，2表示N型层，3表示多量子阱层，4表示P型层。
具体地，该步骤201可以包括：
使用MOCVD(Metal Organic Chemical Vapor Deposition，金属有机化合物化学气相沉淀)设备在衬底上依次生长N型层、多量子阱层、P型层。
具体地，该发光二极管芯片各层的材料和厚度可以包括但不限于以下形式：衬底可以为蓝宝石，衬底的厚度可以为400μm。N型层可以N型GaN层，N型层的厚度可以为4μm。多量子阱层可以包括交替形成的InGaN层和GaN层，InGaN层的厚度可以为0.1μm。GaN层的厚度可以为0.1μm。
步骤202：开设从P型层延伸至N型层的凹槽。
图3b为执行步骤202后得到的发光二极管芯片的结构示意图。其中，1表示衬底，2表示N型层，3表示多量子阱层，4表示P型层。
具体地，该步骤202可以包括：
采用光刻掩膜技术和干法刻蚀技术开设从P型层延伸至N型层的凹槽。
步骤203：在P型层上开设第一环形凹槽，在凹槽内的N型层上开设第二环形凹槽。
图3c为执行步骤203后得到的发光二极管芯片的结构示意图。其中，1表示衬底，2表示N型层，3表示多量子阱层，4表示P型层。
具体地，该步骤203可以包括：
采用光刻掩膜技术和干法刻蚀技术在P型层上开设第一环形凹槽，在凹槽内的N型层上开设第二环形凹槽。
可选地，第一环形凹槽的外环直径可以为30-110μm，第一环形凹槽的内环直径可以为30-110μm，第一环形凹槽的外环直径与第一环形凹槽的内环直径之差可以为2-40μm。第二环形凹槽的外环直径可以为30-110μm，第二环形凹槽的内环直径可以为30-110μm，第二环形凹槽的外环直径与第二环形凹槽的内环直径之差可以为2-40μm。
优选地，第一环形凹槽的外环直径可以为50-100μm，第一环形凹槽的内环直径可以为50-100μm，第一环形凹槽的外环直径与第一环形凹槽的内环直径之差可以为10-20μm。第二环形凹槽的外环直径可以为50-100μm，第二环形凹槽的内环直径可以为50-100μm，第二环形凹槽的外环直径与第二环形凹槽的内环直径之差可以为10-20μm。
可选地，第一环形凹槽的深度可以为0.5-1000nm，第二环形凹槽的深度可以为0.5-1000nm。
优选地，第一环形凹槽的深度可以为10-500nm，第二环形凹槽的深度可以为10-500nm。
步骤204：在P型层上沉积透明导电层，并腐蚀掉第一环形凹槽内的透明导电层。
图3d为执行步骤204后得到的发光二极管芯片的结构示意图。其中，1表示衬底，2表示N型层，3表示多量子阱层，4表示P型层，5表示透明导电层。
具体地，该步骤204可以包括：
采用磁控溅射技术在P型层和凹槽内的N型层上沉积透明导电层；
利用盐酸将第一环形凹槽内的透明导电层和凹槽内的N型层上的透明导电层腐蚀掉。
可以理解地，在第一环形凹槽内的透明导电层腐蚀掉之后，第一环形凹槽成为在P型层和透明导电层上开设的从透明导电层延伸至P型层的凹槽。
具体地，透明导电层可以为ITO，透明导电层5的厚度可以为0.24μm。
步骤205：在第一环形凹槽内设置P型焊盘，在第二环形凹槽内设置N型焊盘，P型焊盘和N型焊盘均包括底层和层叠在底层上的顶层，P型焊盘的底层的厚度小于第一环形凹槽的深度，N型焊盘的底层的厚度小于第二环形凹槽的深度。
图3e为执行步骤205后得到的发光二极管芯片的结构示意图。其中，1表示衬底，2表示N型层，3表示多量子阱层，4表示P型层，5表示透明导电层，6表示P型焊盘(底层用阴影表示)，7表示N型焊盘(底层用阴影表示)。
具体地，该步骤205可以包括：
采用电子束蒸发技术在第一环形凹槽内设置P型焊盘，在第二环形凹槽内设置N型焊盘，P型焊盘和N型焊盘均包括底层和层叠在底层上的顶层，P型焊盘的底层的厚度小于第一环形凹槽的深度，N型焊盘的底层的厚度小于第二环形凹槽的深度。
可选地，P型焊盘的直径与第一环形凹槽的外环直径之差可以为1-50μm，N型焊盘与第二环形凹槽的外环直径之差可以为1-50μm。
优选地，P型焊盘的直径与第一环形凹槽的外环直径之差可以为1-10μm，N型焊盘与第二环形凹槽的外环直径之差可以为1-10μm。
在本实施例的一种实现方式中，底层为可以Cr层，顶层可以包括依次层叠在底层上的Pt层、Au层。
在本实施例的另一种实现方式中，底层为可以Cr层，顶层可以包括依次层叠在底层上的Ti层、Al层。
在本实施例的又一种实现方式中，底层为可以Cr层，顶层可以包括依次层叠在底层上的Al层、Cr层、Ti层、Al层。
在本实施例的又一种实现方式中，底层为可以Cr层，顶层可以包括依次层叠在底层上的Al层、Cr层、Pt层、Au层。
步骤206：在透明导电层和凹槽内的N型层上沉积钝化层。
图3f为执行步骤205后得到的发光二极管芯片的结构示意图。其中，1表示衬底，2表示N型层，3表示多量子阱层，4表示P型层，5表示透明导电层，6表示P型焊盘(底层用阴影表示)，7表示N型焊盘(底层用阴影表示)，8表示钝化层。
具体地，钝化层8可以为SiO2，钝化层8的厚度可以为0.24μm。
需要说明的是，在透明导电层和凹槽内的N型层上沉积钝化层之后，钝化层会覆盖在P型焊盘和N型焊盘上，一般可以采用光刻掩膜技术将P型焊盘和N型焊盘上的钝化层刻蚀掉，从而使发光二极管后续正常的打线和发光。
本发明实施例通过P型层和透明导电层上设有从透明导电层延伸至P型层的第一环形凹槽，第一环形凹槽上设有P型焊盘且P型焊盘的底层的厚度小于第一环形凹槽的深度，凹槽内的N型层上设有第二环形凹槽，第二环形凹槽上设有N型焊盘且N型焊盘的底层的厚度小于第二环形凹槽的深度，有效避免了第一环形凹槽内的P型焊盘的底层和第二环形凹槽内的N型焊盘的底层与大气环境中的水发生化学反应，防止造成发光二极管芯片上的P型焊盘和N型焊盘脱落、以及出现发光二极管死灯现象，提高了发光二极管的使用寿命。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种发光二极管芯片，所述发光二极管芯片包括衬底、以及依次层叠在所述衬底上的N型层、多量子阱层、P型层、透明导电层，所述发光二极管芯片上设有从所述P型层延伸至所述N型层的凹槽，所述透明导电层和所述凹槽内的所述N型层上层叠有钝化层，其特征在于，所述P型层和所述透明导电层上设有从所述透明导电层延伸至所述P型层的第一环形凹槽，所述第一环形凹槽内设有P型焊盘，所述凹槽内的所述N型层上设有第二环形凹槽，所述第二环形凹槽内设有N型焊盘，所述P型焊盘和所述N型焊盘均包括底层和层叠在所述底层上的顶层，所述P型焊盘的所述底层的厚度小于所述第一环形凹槽的深度，所述N型焊盘的所述底层的厚度小于所述第二环形凹槽的深度。
2.根据权利要求1所述的发光二极管芯片，其特征在于，所述第一环形凹槽的外环直径为30-110μm，所述第一环形凹槽的内环直径为30-110μm，所述第一环形凹槽的外环直径与所述第一环形凹槽的内环直径之差为2-40μm，所述第二环形凹槽的外环直径为30-110μm，所述第二环形凹槽的内环直径为30-110μm，所述第二环形凹槽的外环直径与所述第二环形凹槽的内环直径之差为2-40μm。
3.根据权利要求1或2所述的发光二极管芯片，其特征在于，所述第一环形凹槽的深度为0.5-1000nm，所述第二环形凹槽的深度为0.5-1000nm。
4.根据权利要求1或2所述的发光二极管芯片，其特征在于，所述P型焊盘的直径与所述第一环形凹槽的外环直径之差为1-50μm，所述N型焊盘与所述第二环形凹槽的外环直径之差为1-50μm。
5.根据权利要求1或2所述的发光二极管芯片，其特征在于，所述底层为Cr层，所述顶层包括依次层叠在所述底层上的Pt层、Au层；或者，
所述底层为Cr层，所述顶层包括依次层叠在所述底层上的Ti层、Al层；或者，
所述底层为Cr层，所述顶层包括依次层叠在所述底层上的Al层、Cr层、Ti层、Al层；或者，
所述底层为Cr层，所述顶层包括依次层叠在所述底层上的Al层、Cr层、Pt层、Au层。
6.一种发光二极管芯片的制作方法，其特征在于，所述制作方法包括：
在衬底上依次生长N型层、多量子阱层、P型层；
开设从所述P型层延伸至所述N型层的凹槽；
在所述P型层上开设第一环形凹槽，在所述凹槽内的所述N型层上开设第二环形凹槽；
在所述P型层上沉积透明导电层，并腐蚀掉所述第一环形凹槽内的透明导电层；
在所述第一环形凹槽内设置P型焊盘，在所述第二环形凹槽内设置N型焊盘，所述P型焊盘和所述N型焊盘均包括底层和层叠在所述底层上的顶层，所述P型焊盘的所述底层的厚度小于所述第一环形凹槽的深度，所述N型焊盘的所述底层的厚度小于所述第二环形凹槽的深度；
在所述透明导电层和所述凹槽内的所述N型层上沉积钝化层。
7.根据权利要求6所述的制作方法，其特征在于，所述第一环形凹槽的外环直径为30-110μm，所述第一环形凹槽的内环直径为30-110μm，所述第一环形凹槽的外环直径与所述第一环形凹槽的内环直径之差为2-40μm，所述第二环形凹槽的外环直径为30-110μm，所述第二环形凹槽的内环直径为30-110μm，所述第二环形凹槽的外环直径与所述第二环形凹槽的内环直径之差为2-40μm。
8.根据权利要求6或7所述的制作方法，其特征在于，所述第一环形凹槽的深度为0.5-1000nm，所述第二环形凹槽的深度为0.5-1000nm。
9.根据权利要求6或7所述的制作方法，其特征在于，所述P型焊盘的直径与所述第一环形凹槽的外环直径之差为1-50μm，所述N型焊盘与所述第二环形凹槽的外环直径之差为1-50μm。
10.根据权利要求6或7所述的制作方法，其特征在于，所述底层为Cr层，所述顶层包括依次层叠在所述底层上的Pt层、Au层；或者，
所述底层为Cr层，所述顶层包括依次层叠在所述底层上的Ti层、Al层；或者，
所述底层为Cr层，所述顶层包括依次层叠在所述底层上的Al层、Cr层、Ti层、Al层；或者，
所述底层为Cr层，所述顶层包括依次层叠在所述底层上的Al层、Cr层、Pt层、Au层。
CN201410597607.2A 2014-10-29 2014-10-29 一种发光二极管芯片及其制作方法 Active CN104332543B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410597607.2A CN104332543B (zh) 2014-10-29 2014-10-29 一种发光二极管芯片及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410597607.2A CN104332543B (zh) 2014-10-29 2014-10-29 一种发光二极管芯片及其制作方法

Publications (2)

Publication Number Publication Date
CN104332543A true CN104332543A (zh) 2015-02-04
CN104332543B CN104332543B (zh) 2017-09-26

Family

ID=52407234

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410597607.2A Active CN104332543B (zh) 2014-10-29 2014-10-29 一种发光二极管芯片及其制作方法

Country Status (1)

Country Link
CN (1) CN104332543B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106493094A (zh) * 2016-09-23 2017-03-15 华灿光电（浙江）有限公司 一种led芯片的检测方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080308832A1 (en) * 2007-06-14 2008-12-18 Epistar Corporation Light-emitting device
CN101702420A (zh) * 2009-10-15 2010-05-05 厦门市三安光电科技有限公司 一种具有倒置式N电极分布的薄膜GaN基发光器件的制造方法
CN102364707A (zh) * 2011-11-28 2012-02-29 江苏新广联科技股份有限公司 改善电流传输堵塞的led芯片结构
CN102945902A (zh) * 2012-12-11 2013-02-27 东南大学 一种光子晶体结构的发光二级管及其应用
CN103682023A (zh) * 2013-12-30 2014-03-26 杭州士兰明芯科技有限公司 Led结构及其电极的形成方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080308832A1 (en) * 2007-06-14 2008-12-18 Epistar Corporation Light-emitting device
CN101702420A (zh) * 2009-10-15 2010-05-05 厦门市三安光电科技有限公司 一种具有倒置式N电极分布的薄膜GaN基发光器件的制造方法
CN102364707A (zh) * 2011-11-28 2012-02-29 江苏新广联科技股份有限公司 改善电流传输堵塞的led芯片结构
CN102945902A (zh) * 2012-12-11 2013-02-27 东南大学 一种光子晶体结构的发光二级管及其应用
CN103682023A (zh) * 2013-12-30 2014-03-26 杭州士兰明芯科技有限公司 Led结构及其电极的形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106493094A (zh) * 2016-09-23 2017-03-15 华灿光电（浙江）有限公司 一种led芯片的检测方法

Also Published As

Publication number Publication date
CN104332543B (zh) 2017-09-26

Similar Documents

Publication Publication Date Title
US20200203565A1 (en) Micro light emitting diode and manufacturing method thereof
CN108922950B (zh) 一种高亮度倒装led芯片及其制作方法
CN107910405B (zh) 一种发光二极管芯片的制作方法
CN208637453U (zh) 一种高亮度倒装led芯片
CN102916028A (zh) 发光二极管阵列及其制造方法
CN102148318B (zh) 发光器件封装及其制造方法、以及照明***
CN103117338A (zh) 低损伤GaN基LED芯片的制作方法
CN105374909A (zh) 一种高压发光二极管的制造方法
CN102956766A (zh) 发光二极管装置的制造方法及发光半导体结构
CN104201268A (zh) 一种具有嵌入式扩展电极的红外发光二极管制作方法
CN108281457A (zh) Led矩阵显示阵列及其制作方法
CN101887938B (zh) 发光二极管芯片及其制造方法
CN103474542A (zh) 发光二极管及其制造方法
CN106058003A (zh) 一种提升led芯片亮度的方法
CN109346564A (zh) 一种倒装发光二极管芯片的制作方法
CN108198923A (zh) 一种发光二极管芯片及其制作方法
US9553133B2 (en) Method for producing an optoelectronic assembly, and optoelectronic assembly
US9054288B2 (en) Light emitting diode with high light extraction efficiency and method for manufacturing the same
CN103137795B (zh) 一种GaN基发光二极管芯片晶胞的制备方法
CN102610760A (zh) 发光装置及其制作方法
CN107681035A (zh) 一种透明导电层及其制作方法、发光二极管
CN104332543A (zh) 一种发光二极管芯片及其制作方法
US9130108B2 (en) Light-emitting diode and method for manufacturing thereof
CN207781598U (zh) Led矩阵显示阵列
CN106848029A (zh) 一种高亮发光二极管的芯片及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant