CN104330937A - 显示基板及其制造方法和具有显示基板的显示装置 - Google Patents
显示基板及其制造方法和具有显示基板的显示装置 Download PDFInfo
- Publication number
- CN104330937A CN104330937A CN201410680485.3A CN201410680485A CN104330937A CN 104330937 A CN104330937 A CN 104330937A CN 201410680485 A CN201410680485 A CN 201410680485A CN 104330937 A CN104330937 A CN 104330937A
- Authority
- CN
- China
- Prior art keywords
- pixel electrode
- data line
- shielding pattern
- electrode
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 66
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 239000004973 liquid crystal related substance Substances 0.000 claims description 69
- 238000000034 method Methods 0.000 claims description 35
- 230000008859 change Effects 0.000 claims description 6
- 238000009413 insulation Methods 0.000 description 32
- 230000005684 electric field Effects 0.000 description 29
- 238000010586 diagram Methods 0.000 description 22
- 239000012212 insulator Substances 0.000 description 21
- 230000002093 peripheral effect Effects 0.000 description 17
- 239000004065 semiconductor Substances 0.000 description 16
- 101100489713 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) GND1 gene Proteins 0.000 description 12
- 229910052751 metal Inorganic materials 0.000 description 12
- 239000002184 metal Substances 0.000 description 12
- 239000003990 capacitor Substances 0.000 description 9
- 230000001681 protective effect Effects 0.000 description 8
- 238000002834 transmittance Methods 0.000 description 8
- 238000005452 bending Methods 0.000 description 6
- 238000013499 data model Methods 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136218—Shield electrodes
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
- G02F2201/124—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode interdigital
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Chemical & Material Sciences (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Geometry (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明公开显示基板及其制造方法和具有显示基板的显示装置。本发明的一种显示基板包括:与栅极线和第一数据线电连接的第一像素电极;与第一像素电极交替设置从而与栅极线和第一电源线电连接的第二像素电极;邻近第一数据线和面对第一数据线的第二数据线中的至少一个设置的第一屏蔽图案,第一屏蔽图案重叠第一像素电极的第一端部从而与第一像素电极电连接;以及邻近第一数据线和第二数据线中的至少一个设置的第二屏蔽图案,第二屏蔽图案重叠第二像素电极的第一端部从而与第二像素电极电连接。
Description
本申请文件是2010年10月12日提交的发明名称为“显示基板及其制造方法和具有显示基板的显示装置”的第201010506207.8号发明专利申请的分案申请。
技术领域
本发明涉及显示基板、制造显示基板的方法和具有显示基板的显示装置。更具体地,本发明涉及能够改善显示质量的显示基板、制造该显示基板的方法和具有该显示基板的显示装置。
背景技术
现今平板显示装置被广泛应用在各种领域。诸如液晶显示器的显示装置通常包括其间***有液晶层的显示基板和对基板。显示基板可以具有形成在其上的电场形成电极,诸如第一像素电极和第二像素电极。
当对第一像素电极和第二像素电极施加电压时,电场形成在第一像素电极和第二像素电极之间在液晶层中。响应该电场,液晶层中液晶分子的排列被改变,于是通过液晶层的透光率可以通过控制入射光的偏振来调整。这样,期望的图像被显示。
通过第一像素电极和第二像素电极间形成的电场可以以垂直配向(VA)模式操作液晶层的液晶分子。在VA模式中,当第一像素电极和第二像素电极间不存在电场时,显示面板可以显示黑图像。当水平电场形成在第一像素电极和第二像素电极之间时,显示面板可以显示落入灰度级范围内的图像。
通常,显示面板包括显示图像的显示区域和围绕显示区域的***区域。
当第一电压和第二电压被提供给第二像素电极时,传输第一和第二电压的电源线(power line)在一个方向上设置,例如(平面图中的)水平方向或垂直方向。于是,第一和第二电压通过电源线的传输中的延迟会发生。由于此延迟,第二像素电极在显示区域的一侧会以比在另一侧慢的速率充电,不期望地降低了整体显示质量。
此外,当不同的电压被施加到第一和第二像素电极时,水平电场形成在数据线和第一像素电极之间、以及数据线和第二像素电极之间。这些水平电场会导致不期望的漏光。
发明内容
本发明提供能够提高其显示质量的显示基板。
本发明还提供上述显示基板的制造方法。
本发明还提供具有上述显示基板的显示装置。
根据本发明的一个方面,显示基板包括第一像素电极、数据线、第二像素电极、栅极线、第一电源线、第二电源线、第一开关元件和第二开关元件。第一像素电极包括多个第一电极条。数据线向第一像素电极提供数据电压。第二像素电极包括与第一电极条交替设置的多个第二电极条。栅极线基本上与数据线交叉。第一电源线沿与栅极线相同的方向延伸,以向第二像素电极提供第一电压。第二电源线与第一电源线交叉并且与第一电源线电连接。第一开关元件与数据线、栅极线和第一像素电极电连接。第二开关元件与第一电源线、栅极线和第二像素电极电连接。
第二电源线可以设置在多个数据线处。
显示基板还可以包括第三像素电极、第四像素电极、第三电源线和第四电源线。第三像素电极可以与第一像素电极相邻设置。第三像素电极可以包括多个第三电极条。第四像素电极可以包括与第三电极条交替设置的多个第四电极条。第三电源线可以相邻于第一电源线形成,以向第四像素电极提供第二电压。第四电源线可以沿与第三电源线交叉的方向延伸并且与第三电源线电连接。
第四电源线可以设置在多个数据线处。
第二电源线和第四电源线之间可以设置多个数据线。
第二电源线可以对应于在数据线的延伸方向上相邻的像素关于数据线交替设置,并且第四电源线可以对应于在数据线的延伸方向上相邻的像素关于数据线交替设置。
显示基板还可以包括第三开关元件和第四开关元件。第三开关元件可以与栅极线和第三像素电极连接。第四开关元件可以与栅极线和第四像素电极连接。
第二开关元件可以包括第一栅极电极、第一源极电极和第一漏极电极。第一栅极电极可以与栅极线电连接。第一源极电极可以与第一电源线电连接和与第二电源线电连接。第一漏极电极与第二像素电极电连接。
根据本发明的另一个方面,提供了如下的制造显示基板的方法。在该方法中,在基底基板上形成沿第一方向延伸的栅极线和相邻栅极线的第一电源线。数据线和第二电源线沿与第一方向交叉的第二方向延伸,并形成在包括栅极线和第一电源线的基底基板上。在包括数据线和第二电源线的基底基板上形成第一像素电极和第二像素电极,第一像素电极包括多个第一电极条并且通过第一开关元件与数据线电连接,第二像素电极包括与第一电极条交替设置的多个第二电极条并且通过第二开关元件与第一电源线电连接。第一电源线和第二电源线互相电连接。
当形成第一电源线时,还可以形成与第一电源线平行的第三电源线。
当形成第二电源线时,该可以在第二方向上形成第四电源线。
多个数据线可以设置在第二电源线和第四电源线之间。
第一电源线和第二电源线可以通过第一透明电极电连接。
第一电源线和第二电源线可以通过第一开关元件的源极电极电连接。
根据本发明的再一个方面,显示装置包括显示基板、对基板和液晶层。显示基板包括第一像素电极、数据线、第二像素电极、栅极线、第一电源线、第二电源线、第一开关元件和第二开关元件。第一像素电极包括多个第一电极条。数据线向第一像素电极提供数据电压。第二像素电极包括与第一电极条交替设置的多个第二电极条。栅极线基本上与数据线交叉。第一电源线邻近栅极线形成,以向第二像素电极提供第一电压。第二电源线与第一电源线交叉从而与第一电源线电连接。第一开关元件与数据线、栅极线和第一像素电极电连接。第二开关元件与第一电源线、栅极线和第二像素电极电连接。对基板面向显示基板。液晶层设置在显示基板和对基板之间。
显示基板还可以包括第三像素电极、第四像素电极、第三电源线和第四电源线。第三像素电极可以相邻第一像素电极设置。第三像素电极可以包括多个第三电极条。第四像素电极可以包括与第三电极条交替设置的多个第四电极条。第三电源线可以相邻第一电源线形成,以向第四像素电极提供第二电压。第四电源线可以沿与第三电源线交叉的方向延伸,并且可以与第三电源线电连接。
第二电源线可以对应于在数据线的延伸方向上相邻的像素相对于数据线交替设置,并且第四电源线可以对应于在数据线的延伸方向上相邻的像素相对于数据线交替设置。
第二电源线和第四电源线可以交替设置在多个数据线处。
当没有向液晶层施加驱动电压时,液晶层可以垂直排列;当向液晶层施加驱动电压时,通过第一像素电极和第二像素电极,液晶层可以水平排列。
当从显示基板上观看时,显示装置可以包括显示区域和围绕显示区域的***区域,可以连接第二电源线和第四电源线的电源布线(power wire)可以形成在设置在显示基板的上部、显示基板的右部和显示基板的左部的***区域。
根据本发明的再一个方面,显示基板包括第一像素电极、第二像素电极、第一屏蔽图案和第二屏蔽图案。第一像素电极与栅极线和第一数据线电连接。第二像素电极与第一像素电极交替设置,以与栅极线和第一电源线电连接。第一屏蔽图案邻近第一数据线和面对第一数据线的第二数据线二者中的至少一个设置。第一屏蔽图案重叠第一像素电极的第一端部,以与第一像素电极电连接。第二屏蔽图案邻近第一数据线和第二数据线二者中的至少一个设置。第二屏蔽图案重叠第二像素电极的第一端部,以与第二像素电极电连接。
栅极线、第一屏蔽图案和第二屏蔽图案可以由完全相同的导电层形成。
显示基板还可以包括与第一数据线和栅极线电连接的第一开关元件、以及与栅极线和第一电源线电连接的第二开关元件。
第一开关元件可以包括与栅极线连接的第一栅极电极、与第一数据线连接的第一源极电极和与第一像素电极连接的第一漏极电极。第一漏极电极和第一屏蔽图案通过第一接触孔与第一像素电极接触。
第二开关元件可以包括与栅极线连接的第二栅极电极、与邻近栅极线的第一电源线连接的第二源极电极和与第二像素电极连接的第二漏极电极。第二漏极电极和第二屏蔽图案通过第二接触孔与第二像素电极接触。
显示基板还可以包括第三屏蔽图案和第四屏蔽图案。第三屏蔽图案设置在第二数据线附近,以覆盖第一像素电极的第二端部。第四屏蔽图案设置在第一数据线附近,以覆盖第二像素电极的第二端部。
第三屏蔽图案可以通过第三接触孔与第一像素电极电连接,第三接触孔经过第三屏蔽图案的端部形成,并且第四屏蔽图案可以通过第四接触孔与第二像素电极电连接,第四接触孔经过第四屏蔽图案的端部形成。
第三屏蔽图案可以形成在第二数据线附近,以覆盖第一像素电极的第二端部,并且第四屏蔽图案可以形成在第一数据线附近,以覆盖第二像素电极的第二端部。
显示基板还可以包括连接第一屏蔽图案和第三屏蔽图案的连接图案。
显示基板还可以包括与第一电源线相邻并且接收与第一电源线的电压不同的电压的第二电源线。
第一数据线和第二数据线沿多个倾斜方向延伸,并且第一数据线和第二数据线之间的像素区域可以包括形成在像素区域的中央部分的垂直区域。
第一屏蔽图案可以形成在垂直区域的一侧,第二屏蔽图案可以形成在垂直区域的另一侧。
第一屏蔽图案的与远离第一数据线的区域相应的边缘部分可以完全重叠第一像素电极的与远离第一数据线的区域相应的边缘部分,并且第二屏蔽图案的与远离第二数据线的区域相应的边缘部分可以完全重叠第二像素电极的与远离第二数据线的区域相应的边缘部分。
显示基板还可以包括连接第一屏蔽图案和第三屏蔽图案的连接图案。这种情况下,连接图案重叠第一和第二像素电极。
根据本发明的再一个方面,提供如下制造显示基板的方法。在该方法中,在基底基板上形成沿第一方向延伸的栅极线和沿第二方向延伸的第一屏蔽图案和第二屏蔽图案。形成沿第二方向延伸的并且邻近第一屏蔽图案和第二屏蔽图案二者中的至少一个设置的第一数据线、以及面对第一数据线且邻近第一屏蔽图案和第二屏蔽图案二者中的至少一个设置的第二数据线。形成具有部分重叠第一屏蔽图案的第一端部并且通过第一接触孔接触第一屏蔽图案的第一像素电极、以及具有部分重叠第二屏蔽图案的第一端部并且通过第二接触孔接触第二屏蔽图案的第二像素电极。
当形成栅极线时,还可以形成与栅极线相邻的第一电源线。
还可以形成包括与第一数据线连接的第一源极电极、与栅极线连接的第一栅极电极和通过第一接触孔接触第一屏蔽图案和第一像素电极的第一漏极电极的第一开关元件。然后,还可以形成包括与第一电源线连接的第二源极电极、与栅极线连接的第二栅极电极和通过第二接触孔接触第二屏蔽图案和第二像素电极的第二漏极电极的第二开关元件。
当形成栅极线时,还可以形成与第一电源线相邻的第二电源线。
还可以形成设置在第二数据线附近且覆盖第一像素电极的第二端部的第三屏蔽图案。然后,还可以形成设置在第一数据线附近且覆盖第二像素电极的第二端部的第四屏蔽图案。
第一像素电极可以通过第三接触孔接触第三屏蔽图案,并且第二像素电极可以通过第四接触孔接触第四屏蔽图案。
当形成栅极线时,还可以形成连接第一屏蔽图案和第三屏蔽图案的连接图案。
当形成第一数据线和第二数据线时,第一数据线和第二数据线可以在靠近近邻的栅极线的区域沿多个倾斜方向延伸,并且在靠近近邻的栅极线的区域之间的中央部分处沿垂直方向延伸。
根据本发明的再一个方面,显示装置包括显示基板、对基板和液晶层。显示基板包括第一像素电极、第二像素电极、第一屏蔽图案和第二屏蔽图案。第一像素电极与栅极线和第一数据线电连接。第二像素电极与第一像素电极交替设置并且与栅极线和第一电源线电连接。第一屏蔽图案邻近第一数据线和面对第一数据线的第二数据线二者中的至少一个设置,重叠第一像素电极的第一端部,并且与第一像素电极电连接。第二屏蔽图案邻近第一数据线和第二数据线二者中的至少一个设置,重叠第二像素电极的第一端部,并且与第二像素电极电连接。对基板面对显示基板。液晶层设置在显示基板和对基板之间。
当没有向液晶层施加驱动电压时,液晶层可以垂直排列;当向液晶层施加驱动电压时,通过第一像素电极和第二像素电极,液晶层可以水平排列。
显示基板还可以包括第三屏蔽图案和第四屏蔽图案。第三屏蔽图案设置在第二数据线附近,以覆盖第一像素电极的第二端部。第四屏蔽图案设置在第一数据线附近,以覆盖第二像素电极的第二端部。
第一数据线和第二数据线可以在多个倾斜方向上延伸,并且从平面图观看时,第一数据线和第二数据线之间的像素区域可以包括形成在像素区域的中央部分的垂直区域。
分别与沿栅极线的延伸方向设置的第一和第三电源线连接的第二和第四电源线可以交替设置于每个数据线,使得第一电压和第二电压一致地施加给显示区域而没有延迟。这样,可以防止在显示区域的一侧发生的充电速率的降低。
此外,可以相邻于数据线形成与第一像素电极和第二像素电极连接的屏蔽图案,以重叠第一像素电极和第二像素电极。因此,可以防止第一像素电极和数据线之间生成的水平电场、以及第二像素电极和数据线之间生成的水平电场,从而可以防止漏光。结果,可以提高显示质量。
附图说明
通过参考附图详细说明本发明的示例性实施例,本发明的上述和其它的特征和优点将变得更显然,其中:
图1是例示根据本发明的示例性实施例1的显示装置的平面图;
图2是例示图1的电源线的布局图;
图3是例示图1的显示面板的平面图;
图4是沿图3中的线I-I’截取的横截面视图;
图5是沿图3中的线II-II’截取的横截面视图;
图6A至6C是说明制造图3的显示基板的方法的横截面视图;
图7是例示图3所示的显示面板的等效电路图;
图8是例示施加到图7所示的等效电路的电压的波形图;
图9是例示根据本发明的示例性实施例2的显示面板的平面图;
图10是沿图9中的线IV-IV’截取的横截面视图;
图11A至11C是说明制造图9的显示基板的方法的横截面视图;
图12是例示图9所示的显示面板的等效电路图;
图13是例示根据本发明的示例性实施例3的显示面板的平面图;
图14是例示图13所示的显示面板的等效电路图;
图15是例示根据本发明的示例性实施例4的显示面板的平面图;
图16是沿图15中的线VII-VII’截取的横截面视图;
图17是沿图15中的线VIII-VIII’截取的横截面视图;
图18A至18C是说明制造图15的显示基板的方法的平面图;
图19A至19C是分别对应图18A至18C的例示制造图15的显示基板的方法的横截面视图;
图20是例示图15的第一像素电极和第二像素电极的等效电路图;
图21是例示根据本发明的示例性实施例5的显示面板的平面图;以及
图22是例示根据本发明的示例性实施例6的显示面板的平面图。
具体实施方式
以下参考示出本发明的示例性实施例的附图,更全面地描述本发明。然而,本发明可以以许多不同的形式实施,且不应当被解释为限于此处所述的示例性实施例。更确切地,提供这些示例性实施例使得本公开透彻且完整,并且这些示例性实施例将把本发明的范围充分传达给本领域技术人员。在附图中,出于清楚的目的,层和区域的尺寸和相对尺寸可以被夸大。
可以理解的是,当一个部件或层被称作在另一个部件或层“上”、“连接”另一个部件或层或“耦合”另一个部件或层时,其可以直接在该另一个部件或层上、连接该另一个部件或层或耦合该另一个部件或层,或者可以存在居间部件或层。相反,当一个部件或层被称作“直接”在另一个部件或层“上”、“直接连接”另一个部件或层或“直接耦合”另一个部件或层时,没有居间部件或层存在。全文中,相同的附图标记表示相同的部件。如此处所用的那样,术语“和/或”包括相关联的所列项目中的一个或多个的任何和全部组合。
应该理解,虽然这里可以使用术语第一、第二、第三等来描述各种部件、元件、区域、层和/或部分,但是这些部件、元件、区域、层和/或部分不应该被这些术语限制。这些术语仅用于将一个部件、元件、区域、层或部分与另一个区域、层或部分区别开。这样,以下讨论的第一部件、元件、区域、层或部分能够被称为第二部件、元件、区域、层或部分而不背离本发明的教导。
为了描述的方便,这里可以使用空间关系术语,诸如“在……之下”、“在……下面”、“下部”、“在……上方”、“上部”等,以描述如图所示的一个部件或特征的与另外的部件或特征的关系。应该理解,除了图示的方位外,空间关系术语是用来包括使用或操作中装置的不同方位。例如,如果图中的装置被翻个个,则被描述成在其它部件或特征的“下面”或“之下”的部件将定位在该其它部件或特征“上方”。这样,示范性术语“在……下面”能够包括上方和下面的两个方位。装置可以以另外的方式定位(旋转90度或处于其它方位),此处所用的空间关系描述词被相应地解释。
此处使用的术语仅用于描述具体的示例性实施例,不是要成为对本发明的限制。如此处所用那样,单数形式“一”、“一”和“该”同样用来包括复数形式,除非上下文另外明确指出。还应该理解,当在本说明书中使用时,术语“包括”明确说明了所述的特征、整体、步骤、操作、部件和/或元件的存在,而不排除一个或多个其它特征、整体、步骤、操作、部件、元件和/或其组群的存在或添加。
此处参考横截面图描述本发明的示例性实施例,该横截面图是本发明的理想化实施例(和中间结构)的示意图。同样,作为例如制造技术和/或公差的结果的与所述图的形状的差异是合理的。这样,本发明的实施例不应该被解释为限于此处所例示的区域的具体形状,而应该包括例如由制造导致的形状上的偏差。例如,被图示为矩形的注入区通常会在其边缘具有圆形或弯曲的特征和/或注入浓度梯度,而不是从注入到非注入区域的二元变化。同样地,通过注入形成的掩埋区可以导致掩埋区和注入通过其发生的表面之间的区域内的一些注入。这样,图中所示的区域实质上是示意性的,其形状不是要图示装置的区域的实际形状,并且不是要限制本发明的范围。
除非另外定义,这里使用的所有术语(包括技术术语和科学术语)具有与本发明所属技术领域的普通技术人员通常理解的相同的含义。还应该理解,诸如通用词典中定义的术语的术语应该被解释为具有与相关技术领域的上下文中的术语含义相一致的含义,而不应该在理想化或过度正式的意义上被解释,除非这里明确地这样定义。
以下,将参考附图详细说明本发明。
示例性实施例1
图1是图示根据本发明的示例性实施例1的显示装置的平面图。
参考图1,根据本示例性实施例的显示装置包括显示面板1000、栅极驱动部分1010和用于驱动显示面板1000的数据驱动部分1030。
显示面板1000包括显示基板100、与显示基板100相结合的对基板(即滤色器基板)200、以及设置在显示基板100和对基板200之间的液晶层(未示出)。在此情况下,显示面板1000包括显示区域DA、第一***区域PA1和第二***区域PA2。第一和第二***区域PA1和PA2可以围绕显示区域DA。
传输数据信号的数据线D和传输栅极信号的栅极线G形成在显示区域DA上。栅极线G在第一方向DI1上延伸,数据线在第二方向DI2上延伸。如这里使用的那样,词语“倾斜的(diagonal)”用于指相对于第一方向DI1和第二方向DI2的倾斜方向,除非另外明确说明。
数据线D的第一端部位于第一***区域PA1处,栅极线G的第一端部位于第二***区域PA2处。在图1中,第二***区域PA2设置在显示面板1000的左部。可替代地,可以将第二***区域PA2设置在显示面板1000的右侧。
栅极驱动部分1010可以包括包含多个彼此相连的级的移位寄存器,并且可以顺序向栅极线G输出栅极信号。栅极驱动部分1010可以包括至少一个栅极驱动芯片1011。栅极驱动部分1010可以形成在第二***区域PA2中。在一些实施例中,栅极驱动部分1010还可以集成在第二***区域PA2中。这样,不需要用于安装部分的额外空间,从而可以实现纤薄型显示装置。
可替代地,栅极驱动芯片1011可以安装在印刷电路板(未示出)和显示面板1000之间设置的带载封装(TCP)上。
同步于栅极信号,数据驱动部分1030向数据线D输出模拟数据信号。数据驱动部分1030可以包括至少一个数据驱动芯片1031。
数据驱动芯片1031可以直接贴附于显示面板100的第一***区域PA1内,成为玻璃上芯片(COG)型。数据驱动芯片1031可以通过柔性膜1070共享电源布线(power wire)1050。
电源布线1050可以延伸至栅极驱动芯片1011。虽然没有在图1中示出,但是从数据驱动芯片1031延伸的电源布线1050可以设置为与栅极驱动芯片1011电连接。
图2是图示图1的电源线的布局图。
参考图1和图2,电源布线1050可以包括第一电源线1051a和第二电源线1052a。
第一电源线1051a通过第二桥1053b与在第一方向DI1上延伸的第四电源线1052b电连接。第二电源线1052a通过第一桥1053a与第三电源线1051b电连接。
相应于第一方向DI1上排列的多个像素设置的第一子电源线1051c在第二方向DI2上从第三电源线1051b延伸,以将预定电压施加到像素。相应于第一方向DI1上排列的多个像素设置的第二子电源线1052c在第二方向DI2上从第四电源线1052b延伸,以将预定电压施加到像素。
第三电源线1051b和第四电源线1052b在第一方向DI1上贯穿显示面板1000延伸。另外,针对每一条栅极线,每条第三电源线1051b和每条第四电源线1052b被设置在第一方向DI1上。
虽然未示出,但是电源布线1050的第一电源线1051a和第二电源线1052a可以延伸到设置在第二***区域PA2上的栅极驱动芯片1011。这样,在显示面板1000的一个端部处,在第一方向DI1上延伸的第三电源线1051b可以与在第二方向DI2上延伸的第二电源线1052a电连接。另外,在显示面板1000的一个端部处,在第一方向DI1上延伸的第四电源线1052b可以与在第二方向DI2上延伸的第一电源线1051a电连接。
图3是图示图1的显示面板的平面图。图4是沿图3中的线I-I’截取的横截面视图。图5是沿图3中的线II-II’截取的横截面视图。
参考图3至5的实施例,显示面板包括显示基板100、对基板200和液晶层300。
显示基板100包括第一基底基板110。在第一基底基板110中定义有多个像素区域P。在图3中,图示了显示面板的第一像素区域PX(n,n)和第二像素区域PX(n,n+1),其中“n”是自然数。
栅极金属层形成在第一基底基板110上。栅极金属层可以包括栅极线121、第一电源线131a和第三电源线131b。
栅极线121在第一方向DI1上延伸以传输栅极信号。每条栅极线121包括在平面图(例如图3)中延伸的第一栅极电极124a、第二栅极电极124b、第三栅极电极124c和第四栅极电极124d。
第一至第四栅极电极124a、124b、124c和124d中的每一个具有多边形形状。然而,这不是限制,并且第一至第四栅极电极124a、124b、124c和124d中的每一个可以具有其它适当的形状和布置。
第一电源线131a和第三电源线131b接收诸如第一电压、第二电压等的预定电压。第一和第三电源线131a和131b在平面图中在第一方向DI1上延伸。在此情况下,第一和第三电源线13a和131b可以接收彼此不同的电压。
栅极绝缘层140形成在第一基底基板110上,从而覆盖栅极线121、第一和第三电源线131a和131b、以及第一、第二、第三和第四栅极电极124a、124b、124c和124d。栅极绝缘层可以包括氮化硅(SiNx)或氧化硅(SiOx)。
半导体层154形成在栅极绝缘层140上。半导体层154可以包括氢化非晶硅、多晶硅、氧化物半导体等等。半导体层154形成在第一至第四栅极电极124a、124b、124c和124d上。
欧姆接触层163形成在半导体层154上。欧姆接触层163可以包括硅化物、由高浓度n型杂质注入的n+氢化非晶硅等。在第一、第二、第三和第四开关元件Qa、Qb、Qc和Qd中的每一个内分开地形成一对欧姆接触层163。
数据金属层形成在第一基底基板110上,该第一基底基板110具有形成在其上的欧姆接触层163。数据金属层包括第一数据线171a、第二数据线171b、第三数据线171c、第一源极电极173a、第二源极电极173b、第三源极电极173c、第四源极电极173d、第一漏极电极175a、第二漏极电极175b、第三漏极电极175c和第四漏极电极175d。
在此情况下,可以通过一个掩模来同时构图第一、第二和第三数据线171a、171b和171c、第一至第四源极电极173a、173b、173c和173d、以及第一至第四漏极电极175a、175b、175c和175d。
第一、第二和第三数据线171a、171b和171c传输数据信号。第一、第二和第三数据线171a、171b和171c在第二方向DI2上横跨栅极线121以及第一和第三电源线131a和131b延伸。第一和第二数据线171a和171b可以接收彼此不同的电压。类似地,第二和第三数据线171b和171c可以接收彼此不同的电压。
与第一电源线131a电连接的第二电源线179a形成在第一像素区域PX(n,n)上与第二数据线171b相邻。虽然没有在图3中示出,但是可以在第二电源线179a和与第三电源线131b电连接的第四电源线之间设置多条数据线。在此情况下,第二电源线179a和第四电源线的宽度可以小于第一、第二和第三数据线171a、171b和171c的宽度。
第一和第三源极电极173a和173c分别从第一和第二数据线171a和171b延伸,并具有分别朝第一和第三栅极电极124a和124c弯曲的U形。类似地,第二和第四源极电极173b和173d分别从第一和第三电源线131a和131b延伸,并具有分别朝第二和第四栅极电极124b和124d弯曲的U形。在本示例性实施例中,第一至第四源极电极173a、173b、173c和173d具有U形,但是替代示例性实施例不限于此。例如,第一至第四源极电极173a、173b、173c和173d可以具有分别与第一漏极电极175a、第二漏极电极175b、第三漏极电极175c和第四漏极电极175d平行的I形。
第二源极电极173b向第一电源线131a延伸。第一源极接触电极177a形成在第二源极电极173b的第一端部处,以通过第一接触孔CH1与第一电源线131a电连接。
第四源极电极173d向第三电源线131c延伸。第二源极接触电极177b形成在第四源极电极173d的第一端部处,以通过第二接触孔CH2与第三电源线131b电连接。
分别在第一、第二、第三和第四栅极电极124a、124b、124c和124d处弯曲以形成U形的第一、第二、第三和第四源极电极173a、173b、173c和173d中的每一个围绕第一、第二、第三和第四漏极电极175a、175b、175c和175d中的每一个的杆形的一端部。
第一至第四栅极电极124a、124b、124c和124d、第一至第四源极电极173a、173b、173c和173d、以及第一至第四漏极电极175a、175b、175c和175d可以与半导体层154一起形成第一、第二、第三和第四开关元件Qa、Qb、Qc和Qd。
在此情况下,第一至第四开关元件Qa、Qb、Qc和Qd的沟道分别形成在第一至第四源极电极173a、173b、173c和173d与第一至第四漏极电极175a、175b、175c和175d之间的半导体层154中。
欧姆接触层163置于半导体层154与第一至第四源极电极173a、173b、173c和173d之间,以减小半导体层154与第一至第四源极电极173a、173b、173c和173d之间的接触电阻。类似地,欧姆接触层163置于半导体层154与第一至第四漏极电极175a、175b、175c和175d之间,以减小半导体层154与第一至第四漏极电极175a、175b、175c和175d之间的接触电阻。
从第一漏极电极175a扩展的第一漏极接触电极177c通过第三接触孔CH3与第一像素电极191a相连。
从第二漏极电极175b扩展的第二漏极接触电极177d通过第四接触孔CH4与第二像素电极191b相连。
从第三漏极电极175c扩展的第三漏极接触电极177e通过第五接触孔CH5与第三像素电极191c相连。
从第四漏极电极175d扩展的第四漏极接触电极177f通过第六接触孔CH6与第四像素电极191d相连。
数据绝缘层180形成在栅极绝缘层140上,以覆盖第一至第三数据线171a、171b和171c、第一至第四源极电极173a、173b、173c和173d、以及第一至第四漏极电极175a、175b、175c和175d。
数据绝缘层180可以包括无机绝缘层181和有机绝缘层182。无机绝缘层181可以形成在栅极绝缘层140上,以覆盖第一至第三数据线171a、171b和171c、第一至第四源极电极173a、173b、173c和173d、以及第一至第四漏极电极175a、175b、175c和175d。有机绝缘层182可以形成在无机绝缘层181上。
第一至第六接触孔CH1至CH6穿过数据绝缘层180形成至第一和第二源极接触电极177a和177b以及第一至第四漏极接触电极177c至177f,其将被暂时暴露。在此情况下,第一和第二接触孔CH1和CH2可以包括穿过栅极绝缘层140形成的孔以在制造过程中暴露第一和第三电源线131a和131b。
通过使用诸如铟锡氧化物(ITO)、铟锌氧化物(IZO)等的透明导电材料来在数据绝缘层180上形成第一至第四像素电极191a、191b、191c和191d、第一透明电极193以及第二透明电极195。
第一和第三像素电极191a和191c从第一和第二数据线171a和171b接收彼此不同的电压。
第二和第四像素电极191b和191d从第一和第三电源线131a和131b接收彼此不同的电压。
当将驱动电压施加到第一至第四像素电极191a至191d上时,在第一和第二像素电极191a和191b之间以及在第三和第四像素电极191c和191d之间形成电场。
当电场在第一和第二像素电极191a和191b之间形成时,可以实现各种灰度级(gray-scale level)。当这发生时,可以根据灰度级来调整第一数据线171a的电压。
另外,当电场在第三和第四像素电极191c和191d之间形成时,可以实现各种灰度级。当这发生时,可以根据灰度级来调整第二数据线171b的电压。
第一像素电极191a包括第一电极条,第二像素电极191b包括第二电极条,从而第一电极条在第二电极条之间延伸。在某种意义上,第一和第二电极条交替设置。虽然对第一和第二电极条的形状没有限制,但是它们均可以是从主条分岔出来的直线的网,如下面描述的图3的实施例中那样。而且,第三像素电极191c包括第三电极条,第四像素电极191d包括第四电极条,从而第三电极条和第四电极条交替设置(即第三电极条在第四电极条之间延伸)。
例如,第一像素电极191a和第三像素电极191c分别与第一和第三漏极电极175a和175c电连接。第一像素电极191a和第三像素电极191c包括在第二方向DI2上延伸的第一条以及从第一条延伸的第一分支部分。第一分支部分相对于第一条基本上倾斜地延伸。更具体地,从第一条的一侧延伸的第一分支部分相对于第一条在第一倾斜方向上延伸,且从第一条的另一侧延伸的第一分支部分相对于第一条在第二倾斜方向上延伸。两种类型的倾斜分支部分在第一条的中部附近相遇从而形成“V”,如图3所示。第一倾斜方向可以相对于栅极线121形成大约45度或大约225度的角度。第二倾斜方向可以相对于栅极线121形成135度或大约315度的角度。
第二像素电极191b和第四像素电极191d分别与第二和第四漏极电极175b和175d电连接。第二像素电极191b和第四像素电极191d包括在第二方向DI2上延伸的第二条以及从第二条延伸的第二分支部分。第二分支部分相对于第二条基本上倾斜延伸。更具体地,从第二条的一侧延伸的第二分支部分相对于第二条在第一倾斜方向上延伸,从第二条的另一侧延伸的第二分支部分相对于第二条在第二倾斜方向上延伸。两种类型的倾斜分支部分在第二条的中部附近相遇从而形成“V”。第一倾斜方向可以相对于栅极线121形成大约45度的角度。第二倾斜方向可以相对于栅极线121形成大约135度的角度。
第一和第二像素区域PX(n,n)和PX(n,n+1)中的每一个中的第一和第二分支部分彼此交替地延伸。
第一透明电极193电连接第一接触孔CH1底部的第一电源线131a和通过第一接触孔CH1暴露的第二源极电极173b。另外,第一透明电极193还可以电连接第一电源线131a和第二电源线179a。
第七接触孔CH7在靠近第二电源线179a的区域穿过第一电源线131a上方形成的栅极绝缘层140和数据绝缘层180形成,从而第七接触孔CH7延伸到第一电源线131a。第八接触孔CH8在靠近第一电源线131a的区域穿过第二电源线179a上形成的数据绝缘层180形成,从而第八接触孔CH8延伸到第二电源线179a。第一透明电极193通过第七和第八接触孔CH7和CH8与第一电源线131a和第二电源线179a接触。从而,第一电源线131a和第二电源线179a可以彼此电连接。
第二透明电极195电连接第二接触孔CH2的底部的第三电源线131b和通过第二接触孔CH2暴露的第四源极电极173d。虽然未示出,但是第四电源线可以通过第二透明电极195与第三电源线131b电连接。
在本实施例中,第一像素和第二像素具有矩形形状;然而,第一像素和第二像素可以具有其它形状,如将在下面描述的那样(例如,山形(chevron)形状、非对称双山形形状)。
下配向层11在包括第一至第四像素电极191a至191d的第一基底基板110上形成,以将液晶层300的液晶分子沿垂直方向排列(“垂直”意味着基本与基底基板110正交)。从而,液晶层300的液晶分子排列成从显示基板100向对基板200延伸。
对基板200面对显示基板100。
对基板200包括第二基底基板210、遮光图案220、滤色器图案230、保护层(overcoating layer)250和上配向层21。
遮光图案220可以防止第一和第二像素区域PX(n,n)和PX(n,n+1)之间的光泄漏,并定义与第一和第二像素区域PX(n,n)和PX(n,n+1)对应的开口区域。滤色器图案230形成在由遮光图案220定义的开口区域中。
滤色器图案230可以包括红滤色器、绿滤色器和蓝滤色器。保护层250覆盖滤色器图案230和遮光图案220。
在本实施例中,遮光图案220和滤色器图案230在对基板200中形成。然而,在其它实施例中,遮光图案220可以形成在显示基板100中。
保护层250在遮光图案220和滤色器图案230上形成。保护层250可以包括诸如丙烯酸酯树脂的绝缘材料。保护层250可以具有基本平坦的表面,以覆盖滤色器230。在一些实施例中,可以省略保护层250。
上配向层21形成在保护层250上,以将液晶层300的液晶分子沿垂直方向排列。
液晶层300置于显示基板100和对基板200之间。液晶层300包括具有正介电各向异性的液晶分子。在不存在电场的情况下,液晶分子相对于显示基板100和对基板200的表面垂直排列。
响应于第一和第二像素电极191a和191b之间形成的电场以及第三和第四像素电极191c和191d之间形成的电场,液晶层300的液晶分子的排列改变。液晶层300的透光率随液晶分子的排列改变。
例如,当将不同的电压施加到第一和第二像素电极191a和191b,并将不同的电压施加到第三和第四像素电极191c和191d时,可以形成与显示基板100和对基板200的表面基本平行的电场。在此情况下,显示面板1000以白模式驱动。当将同样的电压施加到第一和第二像素电极191a和191b,并将同样的电压施加到第三和第四像素电极191c和191d时,没有电场在显示基板100和对基板200的表面形成。在此情况下,显示面板1000以黑模式驱动。
液晶层300的垂直排列的液晶分子(即相对于显示基板100和对基板200垂直)改变它们的布置,从而液晶分子朝与电场的方向基本平行的水平方向倾斜。从而,液晶层300的极化特性改变,影响液晶层300的透光率,从而显示图像。
当显示装置采用垂直配向液晶分子时,显示装置的对比度和视角得以改善。并且,相对于公共电压具有相反极性的两个不同电压被施加到第一和第二像素区域PX(n,n)和PX(n,n+1),从而开关元件Qa、Qb、Qc和Qd的驱动电压和液晶分子的响应速度被改善。
图6A至6C是示出制造图3的显示基板的方法的横截面视图。
参考图5和6A,在第一基底基板110上形成在第一方向DI1上延伸的栅极线121、第一电源线131a和第三电源线131b,并在第一基底基板110上形成第一至第四开关元件Qa至Qd的第一至第四栅极电极124a至124d。在这之后,形成栅极绝缘层140。
参考图5和6B,在其上具有栅极线121、第一电源线131a、第三电源线131b以及第一至第四栅极电极124a至124d的第一基底基板110上形成第一至第三数据线171a至171c、第一至第四源极电极173a至173d、第一至第四漏极电极175a至175d、第二电源线179a和第四电源线(未示出)。在此情况下,第二电源线179a和第四电源线在第二方向DI2上形成。
参考图3、5和6C,在第一基底基板110上,其上形成有第一至第三数据线171a至171c、第一至第四源极电极173a至173d、第一至第四漏极电极175a至175d、第二电源线179a以及第四电源线,形成数据绝缘层180。然后,穿过数据绝缘层180形成第七接触孔CH7和第八接触孔CH8,从而第一透明电极193造成第一电源线131a和第二电源线179a之间的连接。
参考图3和5,在具有穿过其形成的第七接触孔CH7和第八接触孔CH8的数据绝缘层180上形成第一像素电极191a、第二像素电极191b和第一透明电极193。第一像素电极191a与第一数据线171a电连接。第一像素电极191a包括多个第一电极条。第二像素电极191b与第一电源线131a电连接。第二像素电极191b包括多个第二电极条,该第二电极条在第一电极条之间延伸。第一透明电极193连接第一电源线131a和第二电源线179a。
形成第三像素电极191c、第四像素电极191d和第二透明电极195。第三像素电极191c与第二数据线171b相连以包括多个第三电极条。第四像素电极191d与第三电源线131b相连以包括多个第四电极条,该第四电极条在第三电极条之间延伸。第二透明电极195连接第三电源线131b和第四电源线179b。
图7是图示图3所示的显示面板的等效电路图。
参考图2至7,显示面板包括多条信号线Dj、Dj+1、Dj+2、Dj+3、Dj+4、Dj+5、Dj+6、Gi和Gi+1、第一地线GND1、第一电源供电线(power supplyline)AVDD1、第二地线GND21、以及第二电源供电线AVDD21。在此情况下,“i”和“j”是自然数。
显示面板包括与信号线Dj、Dj+1、Dj+2、Dj+3、Dj+4、Dj+5、Dj+6、Gi和Gi+1、第一地线GND1、第一电源供电线AVDD1、第二地线GND21、以及第二电源供电线AVDD21电连接的多个像素。像素以矩阵形状布置。
在此情况下,第一地线GND1和第一电源供电线AVDD1分别代表图2的第三电源线1051b和第四电源线1052b。此外,第二地线GND21和第二电源供电线AVDD21分别代表第一子电源线1051c和第二子电源线1052c。
在图4和5中,显示面板包括显示基板100、面对显示基板100的对基板200、以及置于显示基板100和对基板200之间的液晶层300。
信号线Dj、Dj+1、Dj+2、Dj+3、Dj+4、Dj+5、Dj+6、Gi和Gi+1包括第i条栅极线Gi、第(i+1)条栅极线Gi+1、第j条数据线Dj、第(j+1)条数据线Dj+1、第(j+2)条数据线Dj+2、第(j+3)条数据线Dj+3、第(j+4)条数据线Dj+4、第(j+5)条数据线Dj+5和第(j+6)条数据线Dj+6。第i和第(i+1)条栅极线Gi和Gi+1传输栅极信号(或者扫描信号)。第j、第(j+1)、第(j+2)、第(j+3)、第(j+4)、第(j+5)和第(j+6)条数据线Dj、Dj+1、Dj+2、Dj+3、Dj+4、Dj+5和Dj+6传输数据电压。
第i和第(i+1)条栅极线Gi和Gi+1、第一地线GND1以及第一电源供电线AVDD1在第一方向DI1上延伸,并基本上相互平行。
第j、第(j+1)、第(j+2)、第(j+3)、第(j+4)、第(j+5)和第(j+6)条数据线Dj、Dj+1、Dj+2、Dj+3、Dj+4、Dj+5和Dj+6、第二地线GND21以及第二电源供电线AVDD21在第二方向DI2上延伸,并基本上相互平行。
根据本实施例的显示基板100的第二电源线179a沿第二数据线171b延伸的第二方向DI2,设置在相邻像素之间。
第j、第(j+1)、第(j+2)、第(j+3)、第(j+4)、第(j+5)和第(j+6)条数据线Dj、Dj+1、Dj+2、Dj+3、Dj+4、Dj+5和Dj+6中的相邻两条数据线接收不同的电压。
在第一像素区域PX(n,n)和第二像素区域PX(n,n+1)中,图7的第(j+2)、第(j+3)和第(j+4)条数据线Dj+2、Dj+3和Dj+4可以分别代表图3的第一、第二和第三数据线171a、171b和171c。
图7的第i条栅极线Gi代表图3的栅极线121。图7的第一地线GND1、第一电源供电线AVDD1和第二地线GND21分别代表图3的第一电源线131a、第三电源线131b和第二电源线179a。图3中没有示出第二电源供电线AVDD21。然而,第二电源供电线AVDD21代表在图3中说明的第四电源线。另外,第一和第三开关元件Qa和Qc分别与第一和第二数据线171a和171b相连,第二和第四开关元件Qb和Qd分别与第一和第三电源线131a和131b相连。
再次参考图7,第(j+2)条数据线Dj+2和第(j+3)条数据线Dj+3分别与第一和第三开关元件Qa和Qc相连。另外,第一地线GND1和第一电源供电线AVDD1分别与第二和第四开关元件Qb和Qd相连。
第二地线GND21和第二电源供电线AVDD21分别靠近第(j+3)条数据线Dj+3和第(j+6)条数据线Dj+6设置。第一电源供电线AVDD1和第二电源供电线AVDD21通过图3所示的第一透明电极193彼此电连接,第一地线GND1和第二地线GND21通过图3中的第二透明电极195彼此电连接。
因此,第二地线GND21和第二电源供电线AVDD21与图1的第一***区域PA1中的电源布线1050相连。多条第二地线GND21与多条第一地线GND1相连。多条第二电源供电线AVDD21与多条第一电源供电线AVDD1相连。于是,即使电源布线1050不设置在第二***区域PA2上,第一电压和第二电压的延迟仍可减小,从而第一和第二电压可以一致地施加到显示区域DA。
而且,当在第二***区域PA2上设置电源布线1050时,可以进一步减小第一电压和第二电压的延迟,从而可以进一步改善显示质量。
再次参考图3和7,第一电源线131a和第三电源线131b与电连接第一和第二开关元件Qa和Qb的第一和第二像素电极191a和191b重叠,从而分别形成存储电容器Csa和Csg。类似地,第一电源线131a和第三电源线131b与电连接第三和第四开关元件Qc和Qd的第三和第四像素电极191c和191d重叠,从而分别形成存储电容器Csa和Csg。
第一和第二像素区域PX(n,n)和PX(n,n+1)中的液晶层300充当液晶电容器Clc的电介质材料。液晶电容器Clc由像素电极和液晶层300形成。
液晶层300具有介电各向异性。当没有向液晶层300施加电场时,液晶层300的液晶分子在显示基板100和对基板200之间垂直排列。
图8是图示施加到图7所示的等效电路的电压的波形图。在此情况下,X轴代表时间T,Y轴代表电压V。
参考图3和8,从时刻t0至施加到栅极线121的栅极信号Sg生效之前的时刻t1,第一像素电极191a的电压值Va维持在约1.6V,第三像素电极191c的电压值Vb维持在约4.8V。第一像素电极191a被充电至约11V的电压,第三像素电极191c被充电至约8V的电压。然后,当施加到栅极线121的栅极信号Sg在时刻t2无效时,第一像素电极191a被放电到约8.8V的电压并维持在此,第三像素电极191c被放电到约6V的电压并维持在此。
在此情况下,施加到第二像素电极191b的电压Vcom一直维持在大约11V。
根据本实施例,第二地线GND21和第二电源供电线AVDD21与在栅极线Gi延伸的方向上设置的第一地线GND1和第一电源供电线AVDD1相连。第二地线GND21和第二电源供电线AVDD21在多条数据线(例如,三条数据线)处交替设置,使得当在整个显示区域传输第一和第二电压时,第一和第二电压的延迟可以减小。这样,可以避免显示区域一侧的充电速率慢于显示区域另一侧的充电速率的情形。
示例性实施例2
图9是图示根据本发明的示例性实施例2的显示面板的平面图。图10是沿图9中的线IV-IV’截取的横截面视图。
沿图9中的线III-III’截取的横截面视图与图4的横截面视图基本相同。于是,省略沿图9中的线III-III’截取的横截面视图。
除了第二电源线479a和第一电源线131a与第二开关元件Qb的第二源极电极173b相连之外,根据本示例性实施例的显示面板与根据示例性实施例1的显示面板基本相同。于是,相同的附图标记将用于表示相同的元件,并将省略任何重复的说明。
参考图9和10,第二电源线479a延伸到第二源极电极173b,并与第二源极电极173b相连,从而第二电源线479a与第一电源线131a相连。例如,第二源极电极173b通过第一接触孔CH1与第一电源线131a相连,使得第一电源线131a和第二电源线479a可以彼此电连接。
图11A至11C是示出制造图9的显示基板的方法的横截面视图。
参考图9至11C,除了第二电源线479a和第二源极电极173b彼此相连之外,制造根据本示例性实施例的显示基板的方法与根据示例性实施例1的图6A至6C的方法基本相同。从而,将使用相同的附图标记来代表相同的元件,并将省略任何重复的解释。
要意识到的是,形成第一接触孔CH1以将第一电源线131a和第二源极电极173b电连接,第二源极电极173b延伸至第一电源线131a且不与第一电源线131a相接触。从而,第二像素电极191b与第二源极电极173b和第一电源线131a接触,使得第二源极电极173b与第一电源线131a相连。
图12是图示图9所示的显示面板的等效电路图。
图示施加到图12所示的等效电路的电压的波形图基本上与图8的波形图相同。从而,将省略根据本实施例的波形图。
参考图9和12,第二电源线479a代表第二地线GND22。虽然未示出,但是示例性实施例1中说明的第四电源线代表第二电源供电线AVDD22。
在此情况下,连接第二电源供电线AVDD22和第二开关元件Qb的源极电极173b,并连接第二开关元件Qb的源极电极173b和第一地线GND1。即,通过开关元件Q的源极电极来连接第二地线GND22和第二电源供电线AVDD22,这不同于图7的实施例。利用这样的布置,不需要第七和第八接触孔CH7和CH8。从而,可以增大开口率。
示例性实施例3
图13是图示根据本发明的示例性实施例3的显示面板的平面图。
沿图13中的线V-V’截取的横截面视图与图4的横截面视图基本相同。从而将省略沿图13中的线V-V’截取的横截面视图。另外,除了在第一电源线131a和第二电源线579a之间设置第三电源线131b之外,沿图13中的线VI-VI’截取的横截面视图与图5的横截面视图基本相同。从而,将使用相同的附图标记来代表相同的元件,并将省略任何重复的说明。
相应于在第二方向DI2上相邻的像素,根据本实施例的显示基板500的第二电源线579a相对于第二数据线571b交替设置在第二数据线571b的左侧或第二数据线571b的右侧。
因此,连接第二电源线579a和第一电源线131a的第一透明电极593用于第一像素区域PX(n,n)和第二像素区域PX(n,n+1)两者。在此情况下,第一像素区域PX(n,n)中的第一透明电极593和第二像素区域PX(n,n+1)中的第一透明电极593彼此隔开。
除了第二电源线579a相应于在数据线的方向DI2上相邻的像素相对于第二数据线571b交替设置在第二数据线571b的左侧或第二数据线571b的右侧之外,制造根据本示例性实施例的显示基板的方法与根据示例性实施例1和示例性实施例2的方法基本相同。从而,将使用相同的附图标记来代表相同的元件,并且将省略任何重复的说明。
图14是图示图13所示的显示面板的等效电路图。
图示施加到图14所示的等效电路的电压的波形图与图8的波形图基本相同。从而,将省略根据本实施例的波形图。
参考图13和14,第二电源线579a代表第二地线GND23。虽然未示出,但是在示例性实施例1中解释的第四电源线代表第二电源供电线AVDD23。
在此情况下,相应于第i条栅极线Gi,第二地线GND23通过在第(j+3)条数据线Dj+3的左侧的第一透明电极593与第一地线GND1相连。相应于第(i+1)条栅极线Gi+1,第二地线GND23通过在第(j+3)条数据线Dj+3的右侧的第一透明电极593与第一地线GND1相连。
在本实施例中,第二电源线579a相应于在第二方向DI2上相邻的像素,相对于第二数据线571b交替设置在第二数据线571b的左侧或第二数据线571b的右侧。从而,可以按帧实现点反转。
示例性实施例4
图15是图示根据本发明的示例性实施例4的显示面板的平面图。图16是沿图15中的线VII-VII’截取的横截面视图。图17是沿图15中的线VIII-VIII’截取的横截面视图。
参考图15至17,根据本示例性实施例的显示面板包括显示基板101、对基板200和液晶层300。
除了显示基板101还包括第一至第八屏蔽图案125a至125h、以及第一至第四像素电极197a至197d的形状与第一至第四像素电极191a至191d不同之外,根据本实施例的显示面板与根据示例性实施例1的显示面板基本相同。从而,将使用相同的附图标记来代表相同的元件,并且将省略任何重复解释。
另外,本实施例的第二电源线131b相应于本发明的示例性实施例1中的第三电源线131b。
显示基板101包括第一基底基板110。在第一基底基板110中定义有多个像素区域P。在图15中,图示了显示面板的第一像素区域PX1(n,n)和第二像素区域PX2(n,n+1)。栅极金属层形成在第一基底基板110上。栅极金属层可以包括栅极线121、第一电源线131a、第二电源线131b、第一屏蔽图案125a、第二屏蔽图案125b、第三屏蔽图案125c、第四屏蔽图案125d、第五屏蔽图案125e、第六屏蔽图案125f、第七屏蔽图案125g和第八屏蔽图案125h。
第一至第八屏蔽图案125a至125h在像素区域的纵向边缘处在第二方向DI2上延伸。
栅极绝缘层140在第一基底基板110上形成,以覆盖栅极线121、第一和第二电源线131a和131b、第一至第八屏蔽图案125a至125h、以及第一、第二、第三和第四栅极电极124a、124b、124c和124d。
半导体层154形成在栅极绝缘层140上。半导体层154形成在第一、第二、第三和第四栅极电极124a、124b、124c和124d上。
欧姆接触层163形成在半导体层154上。在包括欧姆接触层163的第一基底基板110上形成数据金属层。数据金属层包括第一数据线171a、第二数据线171b、第三数据线171c、第一源极电极173a、第二源极电极173b、第三源极电极173c、第四源极电极173d、第一漏极电极175a、第二漏极电极175b、第三漏极电极175c和第四漏极电极175d。
第一至第八屏蔽图案125a至125h形成来平行于第一至第三数据线171a至171c延伸。
从第一漏极电极175a扩展的第一漏极接触电极177a和从第一屏蔽图案125a扩展的第一屏蔽接触电极127a分别通过第一接触孔CH1与第一像素电极197a相连。
在本实施例中,第一漏极接触电极177a和第一屏蔽接触电极127a彼此分开,从而第一像素电极197a电连接第一漏极接触电极177a和第一屏蔽接触电极127a。可替代地,第一漏极接触电极177a与第一屏蔽接触电极127a相接触。
第一屏蔽图案125a从第一屏蔽接触电极127a延伸到第一像素区域PX1(n,n)的中心线。如此处所用那样,“中心线”基本上在相邻数据线(在此具体情况下为数据线171a、171b)的中间部分之间在第一方向DI1上延伸。
连接图案126a在中心线处连接第一屏蔽图案125a和第三屏蔽图案125c。在此情况下,连接图案126a在第一方向DI1上横跨第一像素区域PX1(n,n),使得第一屏蔽图案125a和第三屏蔽图案125c彼此相连。
从在第一像素区域PX1(n,n)的上部处靠近第二数据线171b的第三屏蔽图案125c延伸的第三屏蔽接触电极127c通过第三接触孔CH3与第一像素电极197a电连接。从而,第一像素电极197a的彼此分开的电极条可以经第三接触孔CH3通过第三屏蔽图案125c电连接。当从平面图观看时,与第二数据线171b相邻的第三屏蔽图案125c沿第二数据线171b延伸。
从第二漏极电极175b扩展的第二漏极接触电极177b和从第二屏蔽图案125b扩展的第二屏蔽接触电极127b通过第二接触孔CH2与第二像素电极197b相连。
在本实施例中,第二漏极接触电极177b和第二屏蔽接触电极127b彼此分开,并且第二像素电极197b电接连第二漏极接触电极177b和第二屏蔽接触电极127b。在其它实施例中,第二漏极接触电极177b可以与第二屏蔽接触电极127b接触。
第二屏蔽图案125b沿第二数据线171b从第二屏蔽接触电极127b延伸到第一像素区域PX1(n,n)的中心线。
并且,第四屏蔽接触电极127d在第一像素区域PX1(n,n)的上部,沿第一数据线171a延伸。在此情况下,第四屏蔽图案125d通过第四接触孔CH4与第二像素电极197b电连接。
从第三漏极电极175c扩展的第三漏极接触电极177c和从第五屏蔽图案125e扩展的第五屏蔽接触电极127e分别通过第五接触孔CH5与第三像素电极197c相连。
在本实施例中,第三漏极接触电极177c和第五屏蔽接触电极127e彼此分开,从而第三像素电极197c电连接第三漏极接触电极177c和第五屏蔽接触电极127e。在其它实施例中,第三漏极接触电极177c和第五屏蔽接触电极127e可以彼此接触。
平行于第二数据线171b,第五屏蔽图案125e从第五屏蔽接触电极127e延伸到第二像素区域PX2(n,n+1)的中心线。
可以在中心线处进一步形成连接第五屏蔽图案125e和第七屏蔽图案125g的连接图案126b。在此情况下,连接图案126b在第二像素区域PX2(n,n+1)的水平方向上延伸,使得第五屏蔽图案125e和第七屏蔽图案125g彼此相连。
在第二像素区域PX2(n,n+1)的上部,第七屏蔽图案125g通过第七接触孔CH7与第三像素电极197c电连接。于是,第三像素电极197c的彼此分离的电极条可以通过第七屏蔽图案125g和第七接触孔CH7电连接。靠近第三数据线171c的第七屏蔽图案125g沿第三数据线171c向上延伸。
从第四漏极电极175d延伸的第四漏极接触电极177d和从第六屏蔽图案125f延伸的第六屏蔽接触电极127f通过第六接触孔CH6与第四像素电极197d相连。
在本实施例中,第四漏极接触电极177d和第六屏蔽接触电极127f彼此分开,并且第四像素电极197d电连接第四漏极接触电极177d和第六屏蔽接触电极127f。在其它实施例中,第四漏极接触电极177d和第六屏蔽接触电极127f可以彼此接触。
第六屏蔽图案125f沿着第三数据线171c从第六屏蔽接触电极127f延伸到第二像素区域PX2(n,n+1)的中心线。
另外,第八屏蔽图案125h在第二像素区域PX2(n,n+1)的上部沿第二数据线171b延伸。在此情况下,第八屏蔽图案125h通过第八接触孔CH8与第四像素电极197d电连接。
数据绝缘层180形成在栅极绝缘层140上,以覆盖第一、第二和第三数据线171a、171b和171c、第一、第二、第三和第四源极电极173a、173b、173c和173d、以及第一、第二、第三和第四漏极电极175a、175b、175c和175d。
第一接触孔CH1穿过栅极绝缘层140和数据绝缘层180形成,从而暴露第一漏极接触电极177a和第一屏蔽接触电极127a。这时,刻蚀栅极绝缘层140的第一区域A1,从而暴露第一漏极接触电极177a。在此情况下,栅极绝缘层140和数据绝缘层180可以一次蚀刻。于是,没有彼此重叠的第一漏极接触电极177a和第二屏蔽接触电极127a可以与第一像素电极197a连接。
类似地,第二接触孔CH2穿过栅极绝缘层140和数据绝缘层180形成,从而暴露第二漏极接触电极177b和第二屏蔽接触电极127b。第五接触孔CH5穿过栅极绝缘层140和数据绝缘层180形成,从而暴露第三漏极接触电极177c和第五屏蔽接触电极127e。第六接触孔CH6穿过栅极绝缘层140和数据绝缘层180形成,从而暴露第四漏极接触电极177d和第六屏蔽接触电极127f。
穿过绝缘层180形成第三接触孔CH3、第四接触孔CH4、第七接触孔CH7和第八接触孔CH8,从而分别暴露第三屏蔽图案125c、第四屏蔽图案125d、第七屏蔽图案125g和第八屏蔽图案125h。
通过使用包括铟锡氧化物(ITO)、铟锌氧化物(IZO)等的透明导电材料,在数据绝缘层180上形成第一至第四像素电极197a至197d。
例如,第一像素电极197a通过第一接触孔CH1与第一漏极接触电极177a和第一屏蔽接触电极127a连接,并延伸到第一像素区域PX1(n,n)的中心线以重叠第一屏蔽图案125a。第一像素电极197a在中心线的一侧相对于栅极线121以大约45度的角度延伸,在中心线的另一侧相对于栅极线121以大约135度的角度延伸。
另外,第一像素电极197a在中心线之上通过第三接触孔CH3与第三屏蔽图案125c电连接,并向上延伸从而与靠近第二数据线171b的第三屏蔽图案125c重叠,并在中心线之上相对于栅极线121以大约135度的角度延伸。
第二像素电极197b通过第二接触孔CH2与第二漏极接触电极177b和第二屏蔽接触电极127b相连,并延伸到第一像素区域PX1(n,n)的中心线以重叠第二屏蔽图案125b。第二像素电极197b在中心线的一侧相对于栅极线121以大约135度的角度延伸,并在中心线的另一侧相对于栅极线121以大约225度的角度延伸。
另外,第二像素电极197b在中心线之上通过第四接触孔CH4与第四屏蔽图案125d电连接,并向上延伸以与靠近第一数据线171a的第四屏蔽图案125d相重叠。第二像素电极197b在中心线之上相对于栅极线121以大约135度的角度延伸,并在中心线之下相对于栅极线121以大约225度的角度延伸。
在本实施例中,第一屏蔽图案125a的与远离第一数据线171a的区域相应的边缘部分完全重叠第一像素电极197a的与远离第一数据线171a的区域相应的边缘部分,且第二屏蔽图案125b的与远离第二数据线171b的区域相应的边缘部分完全重叠第二像素电极197b的与远离第二数据线171b的区域相应的边缘部分。
第三像素电极197c通过第五接触孔CH5与第三漏极接触电极177c和第五屏蔽接触电极127e连接,并延伸到第二像素区域PX2(n,n+1)的中心线以重叠第五屏蔽图案125e。第三像素电极197c在中心线之下相对于栅极线121以大约45度的角度延伸,并且在中心线之上相对于栅极线121以大约135度的角度延伸。
另外,第三像素电极197c在中心线之上通过第七接触孔CH7与第七屏蔽图案125g电连接。第三像素电极197c向上延伸以与靠近第三数据线171c的第七屏蔽图案125g相重叠,并在中心线之上相对于栅极线121以大约135度的角度延伸。
第四像素电极197d通过第六接触孔CH6与第四漏极接触电极177d和第六屏蔽接触电极127f连接,并延伸到第二像素区域PX2(n,n+1)的中心线以重叠第六屏蔽图案125f。第四像素电极197d在中心线的一侧相对于栅极线121以大约135度的角度延伸,并且在中心线的另一侧相对于栅极线121以大约225度的角度延伸。
另外,第四像素电极197d在中心线之上通过第八接触孔CH8与第八屏蔽图案125h电连接,并延伸以与靠近第二数据线171b的第八屏蔽图案125h重叠。第四像素电极197d在中心线的一侧相对于栅极线121以大约135度的角度延伸,并在中心线的另一侧相对于栅极线121以大约225度的角度延伸。
下配向层11形成在包括第一至第四像素电极197a至197d的第一基底基板110上,以在垂直方向上排列液晶层300的液晶分子。于是,液晶层300的液晶分子从显示基板101朝对基板200排列。
对基板200面对显示基板101。
对基板200包括第二基底基板210、遮光图案220、滤色器图案230、保护层250和上配向层21。
液晶层300置于显示基板101和对基板200之间。
图18A至18C是图示制造图15的显示基板的方法的平面图。
图19A至19C是分别与图18A至18C对应的横截面视图,以图示制造图15的显示基板的方法。
参考图15、18A和19A,在第一基底基板110上形成栅极线121、第一至第四栅极电极124a至124d、第一电源线131a、第二电源线131b、第一至第八屏蔽图案125a至125h、连接图案126a和126b、以及从第一至第八屏蔽图案125a至125h延伸的第一至第八屏蔽接触电极127a至127h。
在此情况下,栅极线121、第一电源线131a和第二电源线131b在第一方向DI1上形成。第一至第八屏蔽图案125a至125h在第二方向DI2上形成。
另外,第一屏蔽图案125a面对第二屏蔽图案125b,第三屏蔽图案125c面对第四屏蔽图案125d。第五屏蔽图案125e面对第六屏蔽图案125f,第七屏蔽图案125g面对第八屏蔽图案125h。如在此使用的那样,彼此“面对”的屏蔽图案基本上平行于彼此且平行于数据线地延伸,并且在由相邻数据线、栅极线121和连接图案126a/b定义的区域内分别靠近相邻的数据线(例如171a和171b)设置。
接着,形成栅极绝缘层140。
参考图15、18B和19B,在栅极绝缘层140上形成欧姆接触层163和半导体层154。然后,形成靠近第一和第四屏蔽图案125a和125d在第二方向DI2上延伸的第一数据线171a、靠近第一像素区域PX1(n,n)中的第二和第三屏蔽图案125b和125c并靠近第二像素区域PX2(n,n+1)中的第五和第八屏蔽图案125e和125h在第二方向DI2上延伸的第二数据线171b、以及靠近第六和第七屏蔽图案125f和125g在第二方向DI2上延伸的第三数据线171c。
还形成第一至第四开关元件Qa至Qd的第一至第四源极电极173a至173d和第一至第四漏极电极175a至175d、以及从第一至第四漏极电极175a至175d延伸的第一至第四漏极接触电极177a至177d。
在此情况下,欧姆接触层163和半导体层154可以与数据金属层一起被同时蚀刻。
参考图15、18C和19C,在其上具有刻蚀过的数据金属层的第一基底基板110上形成数据绝缘层180。第一至第八接触孔CH1至CH8穿过数据绝缘层180形成,从而第一至第四像素电极197a至197d接触第一至第八屏蔽图案125a至125h。
这时,可以同时刻蚀在栅极金属层上形成的栅极绝缘层140和在数据金属层上形成的数据绝缘层180。
参考图15和16,在其上具有第一至第八接触孔CH1至CH8的第一基底基板110上形成第一至第四像素电极197a至197d。
第一像素电极197a通过数据绝缘层180的第一接触孔CH1与第一屏蔽接触电极127a和第一漏极接触电极177a接触。第一像素电极197a还通过绝缘层180的第三接触孔CH3与第三屏蔽接触电极127c接触。
第二像素电极197b通过数据绝缘层180的第二接触孔CH2与第二屏蔽接触电极127b和第二漏极接触电极177b接触。第二像素电极197b还通过绝缘层180的第四接触孔CH4与第四屏蔽接触电极127d接触。
第三像素电极197c通过数据绝缘层180的第五接触孔CH5与第五屏蔽接触电极127e和第三漏极接触电极177c接触。第三像素电极197c还通过绝缘层180的第七接触孔CH7与第七屏蔽接触电极127g接触。
第四像素电极197d通过数据绝缘层180的第六接触孔CH6与第六屏蔽接触电极127f和第四漏极接触电极177d接触,并通过绝缘层180的第八接触孔CH8与第八屏蔽接触电极127h接触。
在此情况下,当在平面图上观看时,第一和第三屏蔽图案125a和125c分别与第一像素电极197a的第一端部分和第二端部分重叠,并且当在平面图上观看时,第二和第四屏蔽图案125b和125d分别与第二像素电极197b的第一端部分和第二端部分重叠。
第五和第七屏蔽图案125e和125g分别覆盖第三像素电极197c的第一端部分和第二端部分,并且第六和第八屏蔽图案125f和125h分别覆盖第四像素电极197d的第一端部分和第二端部分。
根据本实施例,在显示基板上不形成存储线。第一和第二电源线131a和131b与像素电极重叠,从而形成存储电容器。于是,开口率增大。
另外,根据本发明,当将相同电压施加到第一像素区域PX1(n,n)中的第一像素电极197a和第二像素电极197b时,可以避免由第二数据线171b与第一和第二像素电极197a和197b之间的电压差导致的第二数据线171b与像素电极197a和197b之间电场的发生。
另外,根据本发明,当相同电压施加到第一像素区域PX1(n,n)中的第一像素电极197a和第二像素电极19b,且帧改变时,由第一数据线171a与第一和第二像素电极197a和197b之间的电压差导致的第一数据线171a与像素电极197a和197b之间的电场的产生可以被避免。于是,可以防止以黑模式驱动显示面板时产生的电场,减少光泄漏。
类似地,根据本发明,当相同的电压施加到第二像素区域PX2(n,n+1)中的第三像素电极197c和第四像素电极197d时,可以避免由第三数据线171c与第三和第四像素电极197c和197d之间的电压差导致的第三数据线171c与像素电极197c和197d之间电场的发生。
另外,根据本发明,当相同的电压施加到第二像素区域PX2(n,n+1)中的第三像素电极197c和第四像素电极19d,且帧改变时,由第二数据线171b与第三和第四像素电极197c和197d之间的电压差导致的第二数据线171b与像素电极197c和197d之间的电场的产生可以被避免。于是,可以防止以黑模式驱动显示面板时电场的产生,减少光泄漏。
图20是图示图15的第一像素电极和第二像素电极的等效电路图。
参考图15至20,显示面板包括信号线Dj、Dj+1、Dj+2、Gi和Gi+1、地线GND、以及电源供电线AVDD。
显示面板包括与信号线Dj、Dj+1、Dj+2、Gi和Gi+1、地线GND以及电源供电线AVDD电连接的多个像素。像素按矩阵配置来布置。
参考图16,显示面板包括显示基板101、面对显示基板101的对基板200、以及置于显示基板101和对基板200之间的液晶层300。
信号线Dj、Dj+1、Dj+2和Gi包括第一栅极线Gi、第一数据线Dj、第二数据线Dj+1和第三数据线Dj+2。第一和第二栅极线Gi和Gi+1传输栅极信号(扫描信号)。第一、第二和第三数据线Dj、Dj+1和Dj+2传输数据电压。
第一栅极线Gi、地线GND和电源供电线AVDD在第一方向DI1上延伸,并基本上相互平行。第一、第二和第三数据线Dj、Dj+1和Dj+2在第二方向DI2上延伸,并基本上相互平行。
第一和第二数据线Dj和Dj+1接收不同的电压。第三数据线Dj+2和与第三数据线Dj+2相邻的第四数据线(未示出)接收不同的电压。
例如,在第一像素区域PX1(n,n)和第二像素区域PX2(n,n+1)中,图20的第一、第二和第三数据线Dj、Dj+1和Dj+2分别代表图15的第一、第二和第三数据线171a、171b和171c。
图20的第一栅极线Gi代表栅极线121。图20的地线GND和电源供电线AVDD分别代表图15的第一电源线131a和第二电源线131b。
另外,第一和第三开关元件Qa和Qc分别与第一和第二数据线171a和171b相连,第二和第四开关元件Qb和Qd分别与第一和第二电源线131a和131b相连。
参考图20,第一和第二数据线Dj和Dj+1分别与第一和第三开关元件Qa和Qc连接。另外,地线GND和电源供电线AVDD分别与第二和第四开关元件Qb和Qd连接。
再次参考图15和20,第一电源线131a和第二电源线131b与电连接第一和第二开关元件Qa和Qb的第一和第二像素电极191a和191b重叠,从而分别形成存储电容器Csa和Csg。类似地,第一电源线131a和第二电源线131b与电连接第三和第四开关元件Qc和Qd的第三和第四像素电极191c和191d重叠,从而分别形成存储电容器Csa和Csg。
第一和第二像素区域PX1(n,n)和PX2(n,n+1)中的液晶层300充当液晶电容器Clc的电介质材料。液晶电容器Clc由像素电极和液晶层300形成。
液晶层300具有介电各向异性。当没有向液晶层300施加电场时,液晶层300的液晶分子在显示基板101和对基板200之间垂直排列。
根据本实施例,与像素电极电连接的屏蔽图案靠近相邻数据线形成,以重叠像素电极。于是,可以防止以黑模式驱动显示面板时电场的产生,减少光泄漏。
示例性实施例5
图21是图示根据本发明的示例性实施例5的显示面板的平面图。
图21中沿线IX-IX’截取的横截面视图和沿线X-X’截取的横截面视图与图16和17的横截面视图基本相同。从而,将省略图21中沿线IX-IX’截取的横截面视图和沿线X-X’截取的横截面视图。
除了第三像素区域PX3(n,n)和第四像素区域PX4(n,n+1)具有非矩形(例如山形)形状之外,根据本实施例的显示面板与根据示例性实施例4的显示面板基本相同。从而,将使用相同的附图标记来代表相同的元件,并将省略任何重复的说明。
参考图15至17和21,根据本实施例的显示基板400包含具有弯曲形状(例如山形形状)的第四至第六数据线471a至471c,而不是如示例性实施例4的具有长的笔直部分的第一至第三数据线171a至171d和第一至第八屏蔽图案125a至125h。第四至第六数据线471a至471c在变化的倾斜方向上延伸,当它们在两条相邻栅极线121之间延伸时改变方向。
另外,代替示例性实施例4的第一至第四像素电极197a至197d,根据本实施例的显示基板400包括与第四至第六数据线471a至471c平行的第一至第四像素电极497a至497d。
例如,与第一和第三开关元件Qa和Qc相连的第一和第三像素电极497a和497c基本平行于第四至第六数据线471a至471c延伸。在此情况下,第一和第三像素电极497a和497c在第三像素区域PX3(n,n)和第四像素区域PX4(n,n+1)的第一部分处在第一方向DI1上延伸,且第一和第三像素电极497a和497c具有在平面图中自那里倾斜延伸的分支(如图21所示)。
与第二和第四开关元件Qb和Qd相连的第二和第四像素电极497b和497d基本平行于第四至第六数据线471a至471c延伸。第二和第四像素电极497b和497d在第三像素区域PX3(n,n)和第四像素区域PX4(n,n+1)的第二部分处在第一方向DI1上延伸,从而第二和第四像素电极497b和497d具有在平面图中从那里倾斜延伸的分支。
在此情况下,在第三像素区域PX3(n,n)的中心线的一侧,第一像素电极497a靠近第四数据线471a形成,第二像素电极497b靠近第五数据线471b形成。然而,在第三像素区域PX3(n,n)的中心线的另一侧,第二像素电极497b靠近第四数据线471a形成,第一像素电极497a靠近第五数据线471b形成。
类似地,在第四像素区域PX4(n,n+1)的中心线的一侧,第三像素电极497c靠近第五数据线471b形成,第四像素电极497d靠近第六数据线471c形成。然而,在第四像素区域PX4(n,n+1)的中心线的另一侧,第四像素电极497d靠近第五数据线471b形成,第三像素电极497c靠近第六数据线471c形成。
根据本示例性实施例的第一至第八屏蔽接触电极427a至427h与根据示例性实施例4的第一至第八屏蔽接触电极127a至127h基本相同,除了第一至第八屏蔽接触电极427a至427h具有与示例性实施例4的不同的形状(例如山形形状)之外。从而,使用相同的附图标记代表相同的元件,并将省略任何重复说明。
除了第三像素区域PX3(n,n)和第四像素区域PX4(n,n+1)具有诸如山形形状的弯曲形状之外,制造根据本实施例的显示基板的方法与根据示例性实施例4的方法基本相同。从而,相同的附图标记用于代表相同的元件,并将省略任何重复说明。
根据本实施例,包括第三像素区域PX3(n,n)和第四像素区域PX4(n,n+1)的像素区域P具有山形形状,并在山形形状内以矩阵配置来布置。从而,透光率可提高。
示例性实施例6
图22是图示根据本发明的示例性实施例6的显示面板的平面图。
图22中沿线XI-XI’截取的横截面视图和沿线XII-XII’截取的横截面视图与图16和17的横截面视图基本相同。从而,将省略图22中沿线XI-XI’截取的横截面视图和沿线XII-XII’截取的横截面视图。
除了第五像素区域PX5(n,n)和第六像素区域PX6(n,n+1)大体上具有非对称双山形形状之外,根据本实施例的显示面板与根据示例性实施例4的显示面板基本相同。“非对称双山形形状”用于指包括两个山形的形状,这两个山形结合来使得它们的顶点指向相反的方向,例如图22中所示的形状。具体地,观察图22中的第五像素区域PX5(n,n),它由正好沿中心线连接的“指向”左侧的一个山形(即上半部,参考图22)和“指向”右侧的另一个山形(即下半部,参考图22)构成。相同的附图标记用来代表相同的元件,并将省略任何重复的说明。
参考图15至17和22,代替如示例性实施利4的具有长的笔直部分的第一至第三数据线171a至171c和第一至第八屏蔽图案125a至125h,根据本实施例的显示基板500包含具有山形形状的第七至第九数据线571a至571c和第一至第四屏蔽图案525a至525d。
另外,代替示例性实施例4的第一至第四像素电极197a至197d,根据本实施例的显示基板500包括基本平行于第七至第九数据线571a至571c延伸的第一至第四像素电极597a至597d。
与第一和第三开关元件Qa和Qc电连接的第七和第八数据线571a和571b相对于第一和第二方向DI1、DI2倾斜延伸,从而自一条栅极线121(例如Gi)至相邻栅极线121(例如Gi+1),延伸的方向改变两次。
在此情况下,第七至第九数据线571a至571c在两个山形连接处的第五像素区域PX5(n,n)和第六像素区域PX6(n,n+1)的中心线附近具有垂直区域VA。
与第一和第三开关元件Qa和Qc电连接的第一和第三像素电极597a和597c相对于第一和第二方向DI1、DI2倾斜延伸,从而自一条栅极线121(例如Gi)至相邻栅极线121(例如Gi+1),延伸的方向改变两次。
第一和第三像素电极597a和597c在最接近栅极线Gi和Gi+1的区域中相对于第一方向DI1以大约45度的角度延伸。在那两个区域之间的中间区域中,第一和第三像素电极597a和597c相对于第一方向DI1以大约135度的角度延伸。
第一和第三像素电极597a和597c在第五像素区域PX5(n,n)和第六像素区域PX6(n,n+1)的第一部分处靠近第一和第三开关元件Qa和Qc在第一方向DI1上延伸,从而第一和第三像素电极597a和597c具有在平面图中从那里延伸的分支。
与第二和第四开关元件Qb和Qd电连接的第二和第四像素电极597b和597d相对于第一方向DI1、DI2倾斜延伸,从而自一条栅极线121(例如Gi)至相邻栅极线121(例如Gi+1),延伸的方向改变两次。
第二和第四像素电极597b和597d通过第二和第五接触孔CH2和CH5与从第二和第四漏极电极175b和175d延伸的第五和第六漏极接触电极577b和577d电连接。
在靠近栅极线Gi和栅极线Gi+1的区域附近,第二和第四像素电极597b和597d从第二和第四开关元件Qb和Qd相对于第一方向DI1以大约45度的角度延伸,并且在那两个区域之间的区域中,相对于第一方向DI1以大约135度的角度延伸。
在第五和第六像素区域PX5(n,n)和PX6(n,n+1)的栅极线Gi附近的区域,第二和第四像素电极597b和597d在第一方向上延伸,从而第二和第四像素电极597b和597d具有在平面图中从那里向下延伸的分支。
第一和第三像素电极597a和597c不具有与第五和第六像素区域PX5(n,n)和PX6(n,n+1)的垂直区域VA对应的长的垂直部分。从而,在垂直区域VA之上和垂直区域VA之下,第七数据线571a与第一像素电极597a的最接近部分之间的距离不同。另外,在垂直区域VA之上和垂直区域VA之下,第八数据线571b与第三像素电极597c的最接近部分之间的距离不同。类似地,在垂直区域VA之上和垂直区域VA之下,第七数据线571a与第二像素电极597b的最接近部分之间的距离不同。此外,在垂直区域VA之上和垂直区域VA之下,第八数据线571b与第四像素电极597d的最接近部分之间的距离不同。
例如,垂直区域VA之下的靠近第七数据线571a的第一像素电极597a和靠近第八数据线571b的第三像素电极597c可以不延伸至垂直区域VA之上。
类似地,垂直区域VA之下的靠近第八数据线571b的第一像素电极597a和靠近第九数据线571c的第三像素电极597c延伸至垂直区域VA之上,从而与第八数据线571b和第九数据线571c隔开。
例如,第二和第四像素电极597b和597d靠近第七至第九数据线571a至571c形成。
根据本实施例的显示基板的靠近第七和第八数据线571a和571b的第一和第三屏蔽图案525a和525c与图21的第一和第五屏蔽图案425a和425e可以具有基本相同的形状。然而,在第五和第六像素区域PX5(n,n)和PX6(n,n+1)中在第一方向DI1上形成的第一和第三屏蔽图案525a和525c在第八和第九数据线571b和571c附近向下延伸,而不是向上延伸。从而,与第一和第三像素电极597a和597c连接的第一和第三屏蔽图案525a和525c在第五和第六像素区域PX5(n,n)和PX6(n,n+1)的下部形成。在此情况下,分别包括在第一和第三屏蔽图案525a和525c中的第一和第三接触电极527a和527c通过第一和第四接触孔CH1和CH4与第一和第三像素电极597a和597c电连接。第一和第四接触孔CH1和CH4与第一和第六接触孔CH1和CH6基本相同。
根据本实施例的显示基板的第二和第四屏蔽图案525b和525d分别与第二和第四像素电极571b和571d电连接,并在第五和第六像素区域PX5(n,n)和PX6(n,n+1)的上部靠近第七至第九数据线571a至571c形成。包括在第二和第四屏蔽图案525b和525d中的第二和第四屏蔽接触电极527b和527d分别通过第三和第六接触孔CH3和CH6与第二和第四像素电极597b和597d电连接。
除了第五像素区域PX5(n,n)和第六像素区域PX6(n,n+1)具有非对称双山形形状且第一至第四屏蔽图案具有不同的形状之外,制造根据本实施例的显示基板的方法与根据示例性实施例5的方法基本相同。从而,相同的附图标记用于代表相同的元件,并将省略任何重复的说明。
根据本实施例,包括第五像素区域PX5(n,n)和第六像素区域PX6(n,n+1)的像素区域P具有非对称双山形形状,并且在该形状内按基本为矩阵的配置来布置。从而,可以提高透光率。通过弯曲的数据线,由数据线和像素电极产生的耦合电容器可以不改变,并且可以省略在第五和第六像素区域PX5(n,n)和PX6(n,n+1)的中心附近在第一方向上延伸的像素电极。从而,开口率和透光率可以改善。
在本实施例中,示出了垂直区域VA中在第一方向DI1上延伸的第一和第三屏蔽图案525a和525c;然而,第一和第三屏蔽图案525a和525c可以靠近第一和第二电源线131a和131b形成。从而,可以改善开口率和透光率。另外,根据非对称双山形形状的角度以及第一和第二电极的宽度,数据线中弯曲的角度可以是可改变的。
根据本发明,在每条数据线处交替设置分别与在第一方向DI1上设置的第一和第三电源线连接的第二和第四电源线,使得第一电压和第二电压被一致地施加给显示区域而没有延迟。这样,可以避免充电速率在显示区域的一侧慢于另一侧的情形,从而可以提高显示质量。
另外,与第一和第三电源线相连的开关元件的源极电极与第二和第四电源线连接,使得接触孔减少。从而,可以提高开口率。
另外,相应于在第二方向DI2上彼此相邻的像素,第二和第四电源线未设置成直线。然而,相对于与在数据线的延伸方向上相邻的像素相应的数据线,第二和第四电源线交替设置在数据线的左侧或数据线的右侧。从而,可以逐帧实现点反转。
另外,与第一像素电极和第二像素电极相连的屏蔽图案相邻于数据线形成,以覆盖第一像素电极和第二像素电极。因此,可以防止第一像素电极和数据线之间以及第二像素电极和数据线之间电场的发生。
另外,可以省略在具有非对称双山形形状的像素区域的中心部分处在第一方向上延伸的像素电极。从而,可以改善开口率和透光率。
以上是对本发明的例证性说明,不应当被解释为对本发明的限制。虽然已经描述了本发明的示例性实施例,但是本领域技术人员容易理解,可以进行诸多更改而不实质脱离本发明的新颖的教导和优点。因此,所有这样的更改被确定为包括在如权利要求书所定义的本发明的范围内。
Claims (26)
1.一种显示基板,包括:
与栅极线和第一数据线电连接的第一像素电极;
与所述第一像素电极交替设置从而与所述栅极线和第一电源线电连接的第二像素电极;
邻近所述第一数据线和面对所述第一数据线的第二数据线中的至少一个设置的第一屏蔽图案,所述第一屏蔽图案重叠所述第一像素电极的第一端部从而与所述第一像素电极电连接;以及
邻近所述第一数据线和第二数据线中的至少一个设置的第二屏蔽图案,所述第二屏蔽图案重叠所述第二像素电极的第一端部从而与所述第二像素电极电连接。
2.根据权利要求1所述的显示基板,其中所述栅极线、所述第一屏蔽图案和所述第二屏蔽图案由相同的导电层形成。
3.根据权利要求2所述的显示基板,还包括:
与所述第一数据线和所述栅极线电连接的第一开关元件;以及
与所述栅极线和所述第一电源线电连接的第二开关元件。
4.根据权利要求3所述的显示基板,其中所述第一开关元件包括与所述栅极线连接的第一栅极电极、与所述第一数据线连接的第一源极电极和与所述第一像素电极连接的第一漏极电极,所述第一漏极电极和所述第一屏蔽图案通过第一接触孔与所述第一像素电极接触。
5.根据权利要求3所述的显示基板,其中所述第二开关元件包括与所述栅极线连接的第二栅极电极、与邻近所述栅极线的第一电源线连接的第二源极电极和与所述第二像素电极连接的第二漏极电极,所述第二漏极电极和所述第二屏蔽图案通过第二接触孔与所述第二像素电极接触。
6.根据权利要求1所述的显示基板,还包括:
邻近所述第二数据线设置的第三屏蔽图案,所述第三屏蔽图案覆盖所述第一像素电极的第二端部;以及
邻近所述第一数据线设置的第四屏蔽图案,所述第四屏蔽图案覆盖所述第二像素电极的第二端部。
7.根据权利要求6所述的显示基板,其中所述第三屏蔽图案通过第三接触孔与所述第一像素电极电连接,所述第三接触孔通过所述第三屏蔽图案的端部形成,以及
所述第四屏蔽图案通过第四接触孔与所述第二像素电极电连接,所述第四接触孔通过所述第四屏蔽图案的端部形成。
8.根据权利要求6所述的显示基板,其中所述第三屏蔽图案邻近所述第二数据线形成从而覆盖所述第一像素电极的所述第二端部,所述第四屏蔽图案邻近所述第一数据线形成从而覆盖所述第二像素电极的所述第二端部。
9.根据权利要求6所述的显示基板,还包括连接所述第一屏蔽图案和所述第三屏蔽图案的连接图案。
10.根据权利要求1所述的显示基板,还包括第二电源线,所述第二电源线与所述第一电源线相邻并接收与所述第一电源线的电压不同的电压。
11.根据权利要求1所述的显示基板,其中所述第一数据线和所述第二数据线沿变化的倾斜方向延伸,并且所述第一数据线和所述第二数据线之间的像素区域包括在所述像素区域的中央部分形成的垂直区域。
12.根据权利要求11所述的显示基板,其中所述第一屏蔽图案形成在所述垂直区域的一侧,并且所述第二屏蔽图案形成在所述垂直区域的另一侧。
13.根据权利要求12所述的显示基板,其中所述第一屏蔽图案的与远离所述第一数据线的区域相应的边缘部分完全重叠所述第一像素电极的与远离所述第一数据线的区域相应的边缘部分,以及
所述第二屏蔽图案的与远离所述第二数据线的区域相应的边缘部分完全重叠所述第二像素电极的与远离所述第二数据线的区域相应的边缘部分。
14.根据权利要求6所述的显示基板,还包括:
连接所述第一屏蔽图案和所述第三屏蔽图案的连接图案,所述连接图案重叠所述第一像素电极和第二像素电极。
15.一种制造显示基板的方法,所述方法包括:
在基底基板上形成沿第一方向延伸的栅极线和沿第二方向延伸的第一屏蔽图案和第二屏蔽图案;
形成沿所述第二方向延伸且邻近所述第一屏蔽图案和第二屏蔽图案中的至少一个设置的第一数据线、以及面对所述第一数据线从而邻近所述第一屏蔽图案和第二屏蔽图案中的至少一个设置的第二数据线;以及
形成第一像素电极和第二像素电极,所述第一像素电极具有部分重叠所述第一屏蔽图案的第一端部,所述第一像素电极通过第一接触孔接触所述第一屏蔽图案,所述第二像素电极具有部分重叠所述第二屏蔽图案的第一端部,所述第二像素电极通过第二接触孔接触所述第二屏蔽图案。
16.根据权利要求15所述的方法,其中在形成所述栅极线时,还形成与所述栅极线相邻的第一电源线。
17.根据权利要求16所述的方法,还包括:
形成第一开关元件,所述第一开关元件包括与所述第一数据线连接的第一源极电极、与所述栅极线连接的第一栅极电极和通过所述第一接触孔接触所述第一屏蔽图案和所述第一像素电极的第一漏极电极;以及
形成第二开关元件,所述第二开关元件包括与所述第一电源线连接的第二源极电极、与所述栅极线连接的第二栅极电极和通过所述第二接触孔接触所述第二屏蔽图案和所述第二像素电极的第二漏极电极。
18.根据权利要求16所述的方法,其中在形成所述栅极线时,还形成与所述第一电源线相邻的第二电源线。
19.根据权利要求15所述的方法,还包括:
形成第三屏蔽图案,所述第三屏蔽图案邻近所述第二数据线设置从而覆盖所述第一像素电极的第二端部;以及
形成第四屏蔽图案,所述第四屏蔽图案邻近所述第一数据线设置从而覆盖所述第二像素电极的第二端部。
20.根据权利要求19所述的方法,其中所述第一像素电极通过第三接触孔接触所述第三屏蔽图案,所述第二像素电极通过第四接触孔接触所述第四屏蔽图案。
21.根据权利要求19所述的方法,其中在形成所述栅极线时,还形成连接所述第一屏蔽图案和所述第三屏蔽图案的连接图案。
22.根据权利要求15所述的方法,其中所述第一数据线和所述第二数据线在靠近近邻的栅极线的区域沿变化的倾斜方向延伸,并且在靠近所述近邻的栅极线的所述区域之间的中央部分沿垂直方向延伸。
23.一种显示装置,包括:
显示基板,所述显示基板包括:
与栅极线和第一数据线电连接的第一像素电极;
与所述第一像素电极交替设置且与所述栅极线和第一电源线电连接的第二像素电极;
邻近所述第一数据线和面对所述第一数据线的第二数据线中的至少一个设置的第一屏蔽图案,所述第一屏蔽图案重叠所述第一像素电极的第一端部,所述第一屏蔽图案与所述第一像素电极电连接;以及
邻近所述第一数据线和第二数据线中的至少一个设置的第二屏蔽图案,所述第二屏蔽图案重叠所述第二像素电极的第一端部,所述第二屏蔽图案与所述第二像素电极电连接;
面对所述显示基板的对基板;以及
设置在所述显示基板和所述对基板之间的液晶层。
24.根据权利要求23所述的显示装置,其中所述液晶层在无驱动电压施加在其上时垂直排列,并且在驱动电压施加在其上时通过所述第一像素电极和第二像素电极水平排列。
25.根据权利要求24所述的显示装置,其中所述显示基板还包括:
邻近所述第二数据线设置从而覆盖所述第一像素电极的第二端部的第三屏蔽图案;以及
邻近所述第一数据线设置从而覆盖所述第二像素电极的第二端部的第四屏蔽图案。
26.根据权利要求23所述的显示装置,其中所述第一数据线和所述第二数据线沿变化的倾斜方向延伸,并且所述第一数据线和所述第二数据线之间的像素区域包括当从平面图观看时,形成在所述像素区域的中央部分的垂直区域。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090096565A KR101587925B1 (ko) | 2009-10-12 | 2009-10-12 | 표시기판, 이의 제조 방법 및 이를 갖는 표시장치 |
KR96565/09 | 2009-10-12 | ||
KR102072/09 | 2009-10-27 | ||
KR1020090102072A KR20110045471A (ko) | 2009-10-27 | 2009-10-27 | 표시기판, 이의 제조 방법 및 이를 갖는 표시 패널 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201010506207.8A Division CN102043298B (zh) | 2009-10-12 | 2010-10-12 | 显示基板及其制造方法和具有显示基板的显示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN104330937A true CN104330937A (zh) | 2015-02-04 |
Family
ID=43854576
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201010506207.8A Expired - Fee Related CN102043298B (zh) | 2009-10-12 | 2010-10-12 | 显示基板及其制造方法和具有显示基板的显示装置 |
CN201410680485.3A Pending CN104330937A (zh) | 2009-10-12 | 2010-10-12 | 显示基板及其制造方法和具有显示基板的显示装置 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201010506207.8A Expired - Fee Related CN102043298B (zh) | 2009-10-12 | 2010-10-12 | 显示基板及其制造方法和具有显示基板的显示装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8259249B2 (zh) |
JP (1) | JP5602575B2 (zh) |
CN (2) | CN102043298B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107272274A (zh) * | 2016-04-04 | 2017-10-20 | 三星显示有限公司 | 显示基板 |
CN107331295A (zh) * | 2016-04-29 | 2017-11-07 | 群创光电股份有限公司 | 显示器面板 |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20110089915A (ko) | 2010-02-02 | 2011-08-10 | 삼성전자주식회사 | 표시 기판, 이의 제조 방법 및 표시 패널 |
KR101117737B1 (ko) * | 2010-03-02 | 2012-02-24 | 삼성모바일디스플레이주식회사 | 유기 발광 표시 장치 |
CN102608815A (zh) * | 2012-03-22 | 2012-07-25 | 深圳市华星光电技术有限公司 | 液晶显示面板以及其制造方法 |
CN102608816B (zh) * | 2012-03-26 | 2014-07-16 | 深圳市华星光电技术有限公司 | 液晶显示面板以及其制造方法 |
CN103529613A (zh) * | 2013-10-22 | 2014-01-22 | 京东方科技集团股份有限公司 | 一种阵列基板及其制造方法、显示装置 |
CN104077574B (zh) * | 2014-07-02 | 2018-09-28 | 南昌欧菲生物识别技术有限公司 | 按压式指纹识别传感器及电子装置 |
CN104166283B (zh) | 2014-08-27 | 2016-03-30 | 深圳市华星光电技术有限公司 | 液晶显示面板及其阵列基板 |
KR102242084B1 (ko) * | 2014-09-16 | 2021-04-21 | 삼성디스플레이 주식회사 | 곡면 표시 장치 |
TWI548923B (zh) * | 2015-06-16 | 2016-09-11 | 友達光電股份有限公司 | 顯示面板及其畫素陣列 |
KR102389966B1 (ko) * | 2015-09-08 | 2022-04-25 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
KR102628884B1 (ko) * | 2015-11-27 | 2024-01-26 | 엘지디스플레이 주식회사 | 유기발광 다이오드 표시장치 |
KR102426496B1 (ko) * | 2015-11-30 | 2022-07-27 | 엘지디스플레이 주식회사 | 액정표시장치 |
JP6634302B2 (ja) * | 2016-02-02 | 2020-01-22 | 株式会社ジャパンディスプレイ | 表示装置 |
CN105629614A (zh) * | 2016-03-29 | 2016-06-01 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、显示面板和显示装置 |
KR102602221B1 (ko) * | 2016-06-08 | 2023-11-15 | 삼성디스플레이 주식회사 | 표시 장치 |
CN107808892B (zh) * | 2016-09-08 | 2020-06-26 | 群创光电股份有限公司 | 显示设备 |
CN108646478B (zh) * | 2018-03-28 | 2022-05-03 | 厦门天马微电子有限公司 | 阵列基板、液晶显示面板及像素充电方法 |
US11227532B2 (en) * | 2018-07-27 | 2022-01-18 | Chongqing Boe Optoelectronics Technology Co., Ltd. | Panel, manufacturing method thereof, and terminal |
WO2020020324A1 (zh) | 2018-07-27 | 2020-01-30 | 京东方科技集团股份有限公司 | 信号传输方法及装置、显示装置 |
CN211182209U (zh) * | 2020-03-23 | 2020-08-04 | 北京京东方技术开发有限公司 | 一种用于oled显示装置的引线布置结构和显示装置 |
KR20220031842A (ko) * | 2020-09-04 | 2022-03-14 | 삼성디스플레이 주식회사 | 표시 장치 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030090448A1 (en) * | 2001-10-30 | 2003-05-15 | Makoto Tsumura | Liquid crystal display apparatus |
CN1573490A (zh) * | 2003-05-31 | 2005-02-02 | 三星电子株式会社 | 液晶显示器 |
CN101097372A (zh) * | 2006-06-30 | 2008-01-02 | 三星电子株式会社 | 显示基板及具有该显示基板的显示面板 |
US20090195720A1 (en) * | 2008-02-01 | 2009-08-06 | Au Optronics Corporation | Thin film transistor array substrate |
Family Cites Families (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100219119B1 (ko) | 1996-08-31 | 1999-09-01 | 구자홍 | 액정표시장치의 공통 배선 접촉부 및 그의 형성방법 |
KR100590754B1 (ko) | 1999-03-12 | 2006-06-15 | 삼성전자주식회사 | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 |
JP4139530B2 (ja) | 1999-08-31 | 2008-08-27 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
JP2001133808A (ja) * | 1999-10-29 | 2001-05-18 | Fujitsu Ltd | 液晶表示装置およびその駆動方法 |
JP4075299B2 (ja) | 2000-09-20 | 2008-04-16 | セイコーエプソン株式会社 | 電気光学装置用素子基板及びそれを用いた電気光学装置 |
JP4831716B2 (ja) * | 2001-03-15 | 2011-12-07 | Nltテクノロジー株式会社 | アクティブマトリクス型液晶表示装置 |
JP4647843B2 (ja) * | 2001-06-28 | 2011-03-09 | 株式会社日立製作所 | 液晶表示装置 |
JP3917845B2 (ja) | 2001-11-16 | 2007-05-23 | シャープ株式会社 | 液晶表示装置 |
JP3962800B2 (ja) | 2001-11-29 | 2007-08-22 | Nec液晶テクノロジー株式会社 | 液晶表示装置の製造方法 |
KR100960457B1 (ko) | 2003-04-28 | 2010-05-28 | 엘지디스플레이 주식회사 | 메탈 쉴드 라인을 포함하는 액정표시소자와 그 제조방법 |
US7468719B2 (en) * | 2004-02-09 | 2008-12-23 | Advanced Lcd Technologies Development Center Co., Ltd. | Liquid crystal pixel memory, liquid crystal display, and methods of driving the same |
TWI240108B (en) * | 2004-04-09 | 2005-09-21 | Quanta Display Inc | Structure of LCD panel and method of manufacturing the same |
KR101148437B1 (ko) | 2005-06-28 | 2012-05-23 | 엘지디스플레이 주식회사 | 액정표시장치의 제조방법 |
KR101234215B1 (ko) | 2005-06-29 | 2013-02-18 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 제조방법 |
KR101256660B1 (ko) | 2005-08-31 | 2013-04-19 | 엘지디스플레이 주식회사 | 횡전계방식 액정표시장치 및 그 제조방법 |
KR100978369B1 (ko) | 2005-12-29 | 2010-08-30 | 엘지디스플레이 주식회사 | 횡전계 방식 액정표시장치용 어레이 기판과 그 제조방법 |
US20070236638A1 (en) * | 2006-04-07 | 2007-10-11 | Chuang-Feng Wu | Pixel structure, active device array substrate and liquid crystal display panel thereof |
KR101232166B1 (ko) | 2006-06-30 | 2013-02-12 | 엘지디스플레이 주식회사 | 액정표시장치 및 그의 제조방법 |
KR20080044434A (ko) | 2006-11-16 | 2008-05-21 | 삼성전자주식회사 | 액정 표시 장치 |
KR100882245B1 (ko) | 2006-11-27 | 2009-02-06 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이기판과 이를 구비한 티엔 모드액정표시장치 |
KR101395223B1 (ko) | 2006-12-04 | 2014-05-16 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
KR101327795B1 (ko) | 2006-12-12 | 2013-11-11 | 삼성디스플레이 주식회사 | 액정표시장치 |
KR20080060889A (ko) | 2006-12-27 | 2008-07-02 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이 기판 및 그 제조방법 |
KR100855782B1 (ko) * | 2007-01-29 | 2008-09-01 | 비오이 하이디스 테크놀로지 주식회사 | 에프에프에스 모드 액정표시장치 및 그 제조방법 |
KR101341783B1 (ko) | 2007-02-05 | 2013-12-13 | 엘지디스플레이 주식회사 | 액정표시장치 및 그의 제조방법 |
KR101319595B1 (ko) * | 2007-03-13 | 2013-10-16 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
KR101408252B1 (ko) | 2007-06-22 | 2014-06-17 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 제조방법 |
KR101383707B1 (ko) | 2007-07-30 | 2014-04-10 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
KR20090022078A (ko) | 2007-08-29 | 2009-03-04 | 엘지디스플레이 주식회사 | 횡전계형 액정표시장치용 어레이 기판 및 이의 제조 방법 |
KR101320498B1 (ko) | 2007-10-10 | 2013-10-22 | 엘지디스플레이 주식회사 | 액정표시장치 |
KR101407635B1 (ko) | 2007-11-07 | 2014-06-13 | 엘지디스플레이 주식회사 | 횡전계형 액정표시장치용 어레이 기판 및 이의 제조 방법 |
TWI356263B (en) * | 2007-11-30 | 2012-01-11 | Hannstar Display Corp | Liquid crystal display with high aperture ratio |
-
2010
- 2010-10-05 US US12/898,586 patent/US8259249B2/en not_active Expired - Fee Related
- 2010-10-12 JP JP2010229303A patent/JP5602575B2/ja not_active Expired - Fee Related
- 2010-10-12 CN CN201010506207.8A patent/CN102043298B/zh not_active Expired - Fee Related
- 2010-10-12 CN CN201410680485.3A patent/CN104330937A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030090448A1 (en) * | 2001-10-30 | 2003-05-15 | Makoto Tsumura | Liquid crystal display apparatus |
CN1573490A (zh) * | 2003-05-31 | 2005-02-02 | 三星电子株式会社 | 液晶显示器 |
CN101097372A (zh) * | 2006-06-30 | 2008-01-02 | 三星电子株式会社 | 显示基板及具有该显示基板的显示面板 |
US20090195720A1 (en) * | 2008-02-01 | 2009-08-06 | Au Optronics Corporation | Thin film transistor array substrate |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107272274A (zh) * | 2016-04-04 | 2017-10-20 | 三星显示有限公司 | 显示基板 |
CN107331295A (zh) * | 2016-04-29 | 2017-11-07 | 群创光电股份有限公司 | 显示器面板 |
Also Published As
Publication number | Publication date |
---|---|
CN102043298A (zh) | 2011-05-04 |
JP2011081386A (ja) | 2011-04-21 |
CN102043298B (zh) | 2016-05-11 |
US8259249B2 (en) | 2012-09-04 |
US20110085100A1 (en) | 2011-04-14 |
JP5602575B2 (ja) | 2014-10-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104330937A (zh) | 显示基板及其制造方法和具有显示基板的显示装置 | |
CN107357073B (zh) | 具有非直线显示区域的显示装置 | |
CN101494014B (zh) | 显示器件和防止显示器件中信号延迟的方法 | |
JP5719133B2 (ja) | 液晶表示装置 | |
US8471974B2 (en) | Array substrate, display panel having the same and method of manufacturing the same | |
CN102053426B (zh) | 显示基板 | |
US20070164948A1 (en) | Liquid crystal display | |
EP1914590A2 (en) | Display panel | |
CN102132203B (zh) | 有源矩阵基板、液晶面板、液晶显示单元、液晶显示装置、电视接收机、有源矩阵基板的制造方法 | |
US10921652B2 (en) | Display apparatus | |
US20150123112A1 (en) | Thin film transistor substrate, display apparatus having the same, and manufacturing method thereof | |
US11835807B2 (en) | Display panel | |
EP1939676B1 (en) | Display substrate and display apparatus having the same | |
US9164339B2 (en) | Display apparatus | |
US8169557B2 (en) | Display substrate for liquid crystal display panel | |
TWI403813B (zh) | 陣列基材及其製造方法以及具有該陣列基材之液晶顯示面板 | |
KR20090043750A (ko) | 액정표시장치 | |
US11764228B2 (en) | Display device | |
KR101320498B1 (ko) | 액정표시장치 | |
CN111061099A (zh) | 液晶显示器 | |
KR101587925B1 (ko) | 표시기판, 이의 제조 방법 및 이를 갖는 표시장치 | |
CN118266091A (zh) | 阵列基板及其制作方法、显示面板、显示装置 | |
KR20110045471A (ko) | 표시기판, 이의 제조 방법 및 이를 갖는 표시 패널 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
AD01 | Patent right deemed abandoned |
Effective date of abandoning: 20180309 |
|
AD01 | Patent right deemed abandoned |