CN104282553A - 一种igbt的制造方法 - Google Patents
一种igbt的制造方法 Download PDFInfo
- Publication number
- CN104282553A CN104282553A CN201310281979.XA CN201310281979A CN104282553A CN 104282553 A CN104282553 A CN 104282553A CN 201310281979 A CN201310281979 A CN 201310281979A CN 104282553 A CN104282553 A CN 104282553A
- Authority
- CN
- China
- Prior art keywords
- substrate
- conduction type
- igbt
- manufacture method
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 40
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 53
- 239000002184 metal Substances 0.000 claims abstract description 17
- 239000004065 semiconductor Substances 0.000 claims abstract description 12
- 230000008569 process Effects 0.000 claims abstract description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 7
- 229920005591 polysilicon Polymers 0.000 claims description 7
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- 238000002161 passivation Methods 0.000 claims description 3
- 238000001259 photo etching Methods 0.000 claims description 3
- 238000005498 polishing Methods 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 2
- 239000000463 material Substances 0.000 abstract description 4
- 239000000203 mixture Substances 0.000 description 6
- 230000004913 activation Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供一种IGBT的制造方法，其包括：提供具有第一表面和第二表面的第一或第二导电类型的衬底；在所述衬底的第一表面形成间隔的凹槽；在所述凹槽内填充第二或第一导电类型的半导体材料以形成通道，其中所述通道的导电类型与所述衬底的导电类型不同；在所述衬底的第一表面上外延形成第二导电类型的漂移区；基于所述漂移区形成所述IGBT的正面结构；自所述衬底的第二表面开始减薄所述衬底直到露出所述通道；在所述通道和减薄后的衬底上形成背面金属电极。该方法对薄片流通能力没有特殊要求，更不需要双面曝光机设备，与现有的常规工艺兼容，工艺简单、效率高。
Description
【技术领域】
本发明涉及半导体设计及制造技术领域，特别涉及一种IGBT（Insulated GateBipolar Transistor，绝缘栅双极晶体管）的制造方法。
【背景技术】
IGBT是由BJT（Bipolar Junction Transistor，双极结型晶体管）和MOSFET（Metal-Oxide-Semiconductor-Field-Effect-Transistor，金属氧化物半导体场效应晶体管）组成的复合全控型电压驱动式功率半导体器件，兼有MOSFET的高输入阻抗和BJT的低导通压降两方面的优点，具有工作频率高，控制电路简单，电流密度高，通态压低等特点，广泛应用于功率控制领域。在实际应用中，IGBT很少作为一个独立器件使用，尤其在感性负载的条件下，IGBT需要一个快恢复二极管续流。因此，现有的绝缘栅双极晶体管产品，一般采用并联一个续流二极管（Freewheeling diode，简称FWD）以保护IGBT。为了降低成本，并联的续流二极管可以集成在IGBT芯片内，即具有内置二极管或反向导通的IGBT。
常见的反向导通的IGBT需要减薄后双面光刻制备出背面P+集电极区的注入窗口。这种方案的缺点主要有两个方面：第一、需要有减薄晶圆流通能力，特别是对于常见的1200V以下的IGBT，其厚度在200um以下，对薄片流通工艺要求很高；第二、需要专门的双面曝光机对晶圆曝光。此外，现有的反向导通的IGBT通常采用背面两次光刻技术。
因此，有必要提供一种改进的技术方案来克服上述问题。
【发明内容】
本发明的目的在于提供一种IGBT的制造方法，其与现有的常规工艺兼容，工艺简单、效率高、无需专用的设备大大降低工艺成本。
为了解决上述问题，根据本发明的一个方面，本发明提供一种IGBT的制造方法，其包括：提供具有第一表面和第二表面的第一导电类型或第二导电类型的衬底；在所述衬底的第一表面形成间隔的凹槽；在所述凹槽内填充第二导电类型或第一导电类型的半导体材料以形成通道，其中所述通道的导电类型与所述衬底的导电类型不同；在所述衬底的第一表面上外延形成第二导电类型的漂移区；基于所述漂移区形成所述IGBT的正面结构；和自所述衬底的第二表面开始减薄所述衬底直到露出所述通道，此时所述通道和减薄后的衬底间隔交错排布；在所述通道和减薄后的衬底上形成背面金属电极，该背面金属电极与所述通道和减薄后的衬底电性接触。
作为本发明的一个优选的实施例，提供的衬底的厚度为100-650um，电阻率为0.001～100Ω*cm。外延形成的漂移区的厚度为10～650um，电阻率为5～500Ω*cm。所述衬底的厚度和所述外延形成的漂移区的厚度的和为正常流通硅片厚度。
作为本发明的一个优选的实施例，通过光刻、蚀刻工艺在在所述衬底的第一表面形成间隔的凹槽。所述凹槽的深度为0.5～50um。
作为本发明的一个优选的实施例，在填充第二导电类型或第一导电类型的半导体材料后，通过高温步骤使填充的半导体材料变成单晶硅，随后通过化学机械抛光工艺平整所述衬底的第一表面。
作为本发明的一个优选的实施例，所述IGBT的正面结构包括：在所述漂移区的上表面上有选择的形成的第一导电类型的基区；在所述基区内有选择的形成的第二导电类型的发射极区；位于所述漂移区的上表面上的栅氧化层；在所述栅极氧化层的上表面上形成的多晶硅栅极；覆盖所述栅极氧化层和多晶硅栅极的介质层；与所述基区和所述发射极区电性接触的正面金属电极；形成于正面金属电极外侧的钝化层。
作为本发明的一个优选的实施例，所述第一导电类型为P型，所述第二导电类型为N型。
与现有技术相比，本发明中IGBT的制造方法，首先完成IGBT的背面的相互间隔的集电极区和通道的制作，之后在外延漂移区上制备IGBT的正面结构，在正面结构完成后仅需要做减薄和背面金属化步骤，对薄片流通能力没有特殊要求，更不需要双面曝光机设备。
【附图说明】
为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其它的附图。其中：
图1为本发明中的IGBT的制造方法在一个实施例中的流程图；
图2至图8为图1中的制造方法的各个制造工序得到晶圆的纵剖面示意图。
【具体实施方式】
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
此处所称的“一个实施例”或“实施例”是指可包含于本发明至少一个实现方式中的特定特征、结构或特性。在本说明书中不同地方出现的“在一个实施例中”并非均指同一个实施例，也不是单独的或选择性的与其他实施例互相排斥的实施例。
在介绍本发明中的IGBT的制造方法之前，需要说明的是，IGBT的发射极和栅极所在的面通常被理解为正面，而IGBT的集电极所在的面通常被理解反面。
图1为本发明中的IGBT的制造方法100在一个实施例中的流程图。如图1所示，所述制造方法100包括如下步骤。
步骤110，结合图2所示，提供具有第一表面11和第二表面12的P型或N型衬底10。
具体的，所述衬底10的厚度可以为100～650um，电阻率可以为0.001～100Ω*cm。所述衬底10的厚度与下文提到的外延漂移区的厚度相关。
步骤120，如图3所示，通过光刻、蚀刻工艺在所述衬底10的第一表面11形成间隔的凹槽13。具体的，所述凹槽的深度可以为0.5～50um。
步骤130，结合图4所示，在所述凹槽13内填充N型或P型半导体材料以形成N型或P型通道14。
在所述衬底为P型时，所述步骤130中形成N型通道，在所述衬底10为N型时，所述步骤130中形成P型通道，两者之间的导电类型相反。在图2-7所示出的实施例中，以衬底材料10为P型，通道14为N型为例进行介绍。具体的，如图3所示，在所述凹槽13内填充N型半导体材料(比如单晶硅、多晶硅、非晶硅)，通过高温步骤使填充的半导体材料变成单晶硅从而得到激活后的N型通道14，随后通过化学机械抛光(CMP)工艺平整所述衬底10的第一表面11。在图3中的光刻胶30可以在合适步骤中被去除。
在现有工艺中的N型通道14的激活通常发生在正面金属电极形成之后，而本发明中的激活步骤都发生在金属电极形成之前，提高了掺杂区域(比如N型通道14)的激活效率。
步骤140，结合图5所示，在所述衬底10的第一表面11上外延形成N型漂移区(N Drift)15。
具体的，外延形成的漂移区15的厚度为10～650um，电阻率为5～500Ω*cm。所述漂移区15的厚度与所述衬底10的厚度相关。所述衬底10的厚度和所述外延形成的漂移区的厚度的和为正常流通硅片厚度，比如对于6寸片的正常厚度为625um/675um，8寸片的正常厚度为725um。
步骤150，结合图6所示，基于所述漂移区15采用正常IGBT工艺流程形成所述IGBT的正面结构。
图6中示意出了一种平面IGBT的正面结构。所述IGBT的正面结构包括：在所述漂移区15的上表面上有选择的形成的P型基区(P-body)16，在所述P型基区16内有选择的形成的N型发射极区17，位于所述漂移区15的上表面上的栅氧化层18，在所述栅极氧化层18上形成的多晶硅栅极19(G)，覆盖所述栅极氧化层18和多晶硅栅极19的介质层20，以及与所述P型基区16和所述N型发射极区17电性接触的正面金属电极21(即发射极E)。
图6中只是示意性的示出了正面金属电极21，事实上，正面金属电极21可能会覆盖整个介质层20。此外，所述IGBT的正面结构还可能包括形成于正面金属电极21外侧的钝化层(未示出)，比如二氧化硅和氮化硅。
在其他实施例中，也可以制造沟槽型IGBT，所述沟槽型IGBT的正面结构与图6中的IGBT的正面结构并不相同，不过现有技术中已经公开了很多沟槽型IGBT，这里就不再重复描述了。需要知晓的是，从本发明的某个角度来说，本发明并不特别关心IGBT的具体正面结构，只要有正面结构并且能形成可以使用的IGBT器件即可。
从另一个角度来讲，有关IGBT的正面结构的具体制造工艺也不属于本发明的重点，其可以采用现有的各种制造工艺制造而成，因此为了突出本发明的重点，有关IGBT的正面结构的具体制造工艺在本文中并未被详细描述。
步骤160，结合图7所示，自所述衬底10的第二表面开始减薄所述衬底22直到露出所述通道14，减薄后的衬底22与所述通道14间隔交错排布。
在所述衬底10为P型时，减薄后的衬底22形成P型集电极区，所述N型通道14形成型N型阴极区；在所述衬底10为N型时，所述通道14形成P型集电极区，减薄后的N型衬底22形成N型阴极区。所述N型阴极区、N型漂移区15和P型基区16共同形成一个PIN型(positive intrinsic negative diode)反向二极管，本发明中的IGBT也可以被称为反向导通的IGBT。
具体的，可以通过研磨(Grinding)工艺对所述衬底10进行减薄。
步骤170，结合图8所示，在所述通道14和减薄后的衬底22外侧通过采用溅射或蒸发的方式制得背面金属电极(集电极C)23，该背面金属电极23与所述通道14和所述减薄后的衬底22电性接触。
所属领域内的普通技术人员应该能够理解的是，本发明的特点或目的之一在于：首先完成IGBT的背面的相互间隔的P型集电极区和N型通道的制作，之后在外延漂移区15上制备IGBT的正面结构，在正面结构完成后仅需要做减薄和背面金属化步骤，这样对薄片流通能力没有特殊要求，更不需要双面曝光机设备。
上述实施例中的P型可以被称为第一导电类型，N型可以被称为第二导电类型。在其他实施例中，上述实施例中的所涉及的所有P型的区域(比如P基区、P型集电极区)都可以更改为N型的，所有的N型的区域(N型漂移区、N型发射极区、N型阴极区)都可以更改为P型，此时可以认为第一导电类型是N型，第二导电类型为P型。
需要指出的是，熟悉该领域的技术人员对本发明的具体实施方式所做的任何改动均不脱离本发明的权利要求书的范围。相应地，本发明的权利要求的范围也并不仅仅局限于前述具体实施方式。
Claims (10)
1.一种IGBT的制造方法，其特征在于，其包括：
提供具有第一表面和第二表面的第一导电类型或第二导电类型的衬底；
在所述衬底的第一表面形成间隔的凹槽；
在所述凹槽内填充第二导电类型或第一导电类型的半导体材料以形成通道，其中所述通道的导电类型与所述衬底的导电类型不同；
在所述衬底的第一表面上外延形成第二导电类型的漂移区；
基于所述漂移区形成所述IGBT的正面结构；
自所述衬底的第二表面开始减薄所述衬底直到露出所述通道，此时所述通道和减薄后的衬底间隔交错排布；
在所述通道和减薄后的衬底上形成背面金属电极，该背面金属电极与所述通道和减薄后的衬底电性接触。
2.根据权利要求1所述的IGBT的制造方法，其特征在于，提供的衬底的厚度为100-650um，电阻率为0.001～100Ω*cm。
3.根据权利要求1所述的IGBT的制造方法，其特征在于，外延形成的漂移区的厚度为10～650um，电阻率为5～500Ω*cm。
4.根据权利要求1所述的IGBT的制造方法，其特征在于，所述衬底的厚度和所述外延形成的漂移区的厚度的和为正常流通硅片厚度。
5.根据权利要求1所述的IGBT的制造方法，其特征在于，通过光刻、蚀刻工艺在在所述衬底的第一表面形成间隔的凹槽。
6.根据权利要求5所述的IGBT的制造方法，其特征在于，所述凹槽的深度为0.5～50um。
7.根据权利要求5所述的IGBT的制造方法，其特征在于，在填充第二导电类型或第一导电类型的半导体材料后，通过高温步骤使填充的半导体材料变成单晶硅，随后通过化学机械抛光工艺平整所述衬底的第一表面。
8.根据权利要求1所述的IGBT的制造方法，其特征在于，所述IGBT的正面结构包括：
在所述漂移区的上表面上有选择的形成的第一导电类型的基区；
在所述基区内有选择的形成的第二导电类型的发射极区；
位于所述漂移区的上表面上的栅氧化层；
在所述栅极氧化层的上表面上形成的多晶硅栅极；
覆盖所述栅极氧化层和多晶硅栅极的介质层；
与所述基区和所述发射极区电性接触的正面金属电极。
9.根据权利要求8所述的IGBT的制造方法，其特征在于，所述IGBT的正面结构包括：
形成于正面金属电极外侧的钝化层。
10.根据权利要求1-9任一所述的IGBT的制造方法，其特征在于，所述第一导电类型为P型，所述第二导电类型为N型。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310281979.XA CN104282553A (zh) | 2013-07-05 | 2013-07-05 | 一种igbt的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310281979.XA CN104282553A (zh) | 2013-07-05 | 2013-07-05 | 一种igbt的制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104282553A true CN104282553A (zh) | 2015-01-14 |
Family
ID=52257334
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310281979.XA Pending CN104282553A (zh) | 2013-07-05 | 2013-07-05 | 一种igbt的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104282553A (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101640186A (zh) * | 2009-07-20 | 2010-02-03 | 无锡凤凰半导体科技有限公司 | 绝缘栅双极型晶体管集成快恢复二极管制作方法 |
| CN104241124A (zh) * | 2013-06-24 | 2014-12-24 | 无锡华润上华半导体有限公司 | 非穿通型反向导通绝缘栅双极型晶体管的制造方法 |
-
2013
- 2013-07-05 CN CN201310281979.XA patent/CN104282553A/zh active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101640186A (zh) * | 2009-07-20 | 2010-02-03 | 无锡凤凰半导体科技有限公司 | 绝缘栅双极型晶体管集成快恢复二极管制作方法 |
| CN104241124A (zh) * | 2013-06-24 | 2014-12-24 | 无锡华润上华半导体有限公司 | 非穿通型反向导通绝缘栅双极型晶体管的制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107580725B (zh) | 高压半导体器件及其制造方法 | |
| CN101976683B (zh) | 一种绝缘栅双极型晶体管及其制造方法 | |
| US8039322B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP6440175B2 (ja) | 高電圧絶縁ゲート型電力用半導体装置およびその製造方法 | |
| US10090403B2 (en) | Power semiconductor device with semiconductor pillars | |
| US10593788B2 (en) | Reverse-conducting insulated-gate bipolar transistor structure and corresponding fabrication method thereof | |
| CN103383966A (zh) | 具有改善的鲁棒性的半导体器件 | |
| CN107636806A (zh) | 具有厚的顶层金属设计的功率半导体器件和用于制造这样的功率半导体器件的方法 | |
| CN103681883A (zh) | 肖特基垫垒二极管及其制造方法 | |
| JP2003303965A (ja) | 半導体素子及びその製造方法 | |
| US20160211258A1 (en) | Reverse-Conducting Gated-Base Bipolar-Conduction Devices and Methods with Reduced Risk of Warping | |
| CN106057876B (zh) | 具有反向续流能力的igbt及其制造方法 | |
| US20070085148A1 (en) | Trench IGBT for highly capacitive loads | |
| CN104078494B (zh) | 功率半导体设备及其制作方法 | |
| CN107845673B (zh) | 逆导型绝缘栅双极型晶体管及其制作方法、电力电子设备 | |
| CN104425250A (zh) | 一种igbt的制造方法 | |
| CN104347398A (zh) | 一种igbt的制造方法 | |
| CN104282554A (zh) | 一种igbt的制造方法 | |
| CN104282551A (zh) | 一种igbt的制造方法 | |
| CN104282553A (zh) | 一种igbt的制造方法 | |
| CN104282552A (zh) | 一种igbt的制造方法 | |
| Shiraki et al. | High voltage and high reliability silicon-on-insulator power IC technologies and their application to 750 V 4.5 A micro-inverter IC | |
| CN114256340A (zh) | 一种绝缘栅双极晶体管 | |
| CN104425254A (zh) | 一种igbt的制造方法 | |
| CN105225948B (zh) | 一种绝缘栅双极晶体管及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20150114 |