CN104251986A - 一种全波形数字化检测装置 - Google Patents

Abstract

本发明涉及一种全波形数字化检测装置。该装置包含恒比定时模块、时间数字转换模块、数据接口模块和数据存储模块。恒比定时模块中的一组前沿甄别器和一组后沿甄别器分别鉴别出脉冲前沿和后沿上电压幅度与峰值电压幅度比为一定值的一系列点对应的时刻，时间数字转换模块采用数字计数法结合数字延迟线***法的技术将第一个时刻与其后各个时刻之间的时间间隔转换成数字量，得到的数据通过数据接口模块送入数据存储模块存储，时间数字转换模块和数据接口模块在一片现场可编程逻辑阵列(FPGA)上实现。该装置具有高精度、集成化、低成本等特点，可应用于三维成像激光扫描仪中。

Description

一种全波形数字化检测装置

一、技术领域

本发明涉及一种全波形数字化检测技术，特别是将脉冲波形信息转换成脉冲幅度与脉冲峰值比为定值的一系列时刻之间的时间间隔数字量的方法。

二、背景技术

三维成像激光扫描仪作为一种非接触式主动测量***，广泛应用于城市三维模型重建、建筑工程、电网工程、公路隧道测量、森林检测、文物保护等领域中。目前，三维成像激光扫描仪主要通过脉冲飞行时间测距法获得被测物体的三维点云数据，如果能够实现全波形检测，不但可以获得激光发射信号在不同距离层次的回波信号，从而得到更高的点云密度，而且可以获得回波的幅度和宽度信息，从而得到目标表面特征，可以较大提高扫描仪的探测能力和场景适用性。

在三维成像激光扫描***中，现有的全波形检测，一般采用高速A/D采样电路实现，工作原理参见图1。在起始时间到停止时间内，以固定的频率，对输入脉冲的幅度(电压)进行采样保持，并转化为数字量，再送入存储器保存。由于激光回波脉冲的宽度一般在几十到几百纳秒之间，根据取样定理，为了能够还原波形，A/D采样电路的采样频率需要达到几百兆赫兹甚至更高，所得的数据量很大，需要读写速度快的大容量存储器与之配套，因此往往电路复杂、体积大且造价高，限制了其在三维成像激光扫描仪中的应用。所以研究低成本、高精度、集成化的全波形数字化检测装置具有重要意义和实用价值。

三、发明内容

本发明的目的在于提供一种全波形数字化检测装置，该装置具有高精度、集成化、低成本等特点，可应用于三维成像激光扫描仪中。

本发明的具体解决方案如下

所述的全波形数字化检测装置，包含一个恒比定时甄别模块、一个时间数字转换模块，一个数据接口模块和一个数据存储模块。

所述的恒比定时甄别模块包括N(N≥3)个触发比各不相同的前沿甄别器和N个触发比各不相同的后沿甄别器，分别鉴别出脉冲前后沿上电压幅度与峰值电压幅度的比值等于相应甄别器触发比的点对应的一系列时刻：开始时刻、停止时刻1、停止时刻2、……、停止时刻2N-1。

所述的时间数字转换模块具有一个脉冲计数器和2N-1个结构相同的高精度测时通道。脉冲计数器记录所测脉冲的序号。2N-1个测时通道分别测量上述开始时刻与各个停止时刻之间的时间间隔T1、T2、……、T2N-1。每个测时通道采用数字计数结合数字延迟线***法进行测量，用参考时钟周期为To的计数器记录待测时间间隔Tn内包含的整周期个数No，待测时间间隔前后两个不足一个周期的时间间隔，分别送入均由一串延时都为τ的延时单元组成的两个延迟***电路进行测量，得到这两个不足一个周期的时间间隔包含单位时间τ的个数Na、Nb。时间间隔按照下式计算：

Tn＝NoTo+(Na-Nb)τ

所述的数据接口模块对时间数字转换模块测得的数据进行整合并存入数据存储模块，此外提供可与计算机，DSP等外部处理器连接的数据接口。

所述的时间数字转换模块和数据接口模块在一块可编程逻辑芯片上实现。

所述的数据存储模块包含具有高速读写端口的大容量存储芯片。

应用上述全波形数字化检测装置获取回波波形的方法，包括下列步骤：

步骤1、时刻鉴别：

一组N个触发比递增的前沿甄别器和一组N个触发比递减的后沿甄别器分别鉴别出脉冲前沿电压幅度与峰值电压幅度比值为相应前沿甄别器触发比的点对应的时刻和脉冲后沿电压幅度与峰值电压幅度比值为相应后沿甄别器触发比的点对应的时刻，输出表征这些时刻的信号：一个开始信号和一系列停止信号：停止信号1、停止信号2、……、停止信号2N-1。

步骤2、时间间隔测量：

将所述的开始信号和所述的停止信号1、停止信号2、……停止信号2N-1分别送入时间数字转换模块的2N-1个通道中，每个通道分别测量开始信号上升沿和送入这个通道的停止信号上升沿之间的时间间隔，得到一系列时间间隔T1、T2、……、T2N-1的数字转换值。同时，将开始信号送入脉冲计数器中，脉冲计数器记录所测量的脉冲的序号。

步骤3、数据存储

数据接口模块将时间数字转换模块测得的时间间隔、脉冲序号等数据进行打包整合，送入数据存储模块进行存储，同时提供外部处理器的数据接口。计算机、DSP等处理器可通过数据接口读取上述测量数据，并进行计算处理，还原脉冲波形，获得脉冲宽度。

与A/D采样电路相比，本发明的优点如下：

第一，从脉冲前沿到后沿取一系列时刻，测量第一个时刻分别和其后各个时刻之间的时间间隔的方法保证了每次测量脉冲形状时，对脉冲的上升沿和下降沿分别有一定个数的采用点，相当于脉冲宽度不同时，采样样频率自动调整，解决了工作频率一定的A/D采样电路由于取样频率不满足取样定理导致信号无法恢复的问题。

第二，由于恒比定时甄别模块的核心是高速电压比较器，且时间数字转换模块和数据接口模块在一块现场可编程逻辑芯片(FPGA)上实现，加上只需记录脉冲上固定个数采样点的测量数据，相比A/D采样电路在一段时间内采样记录，存储的数据量小，因此，装置体积小，重量轻，集成度高，性价比高。

第三，由于现场可编程逻辑芯片(FPGA)具有可重复编程的特性，因此时间数字转换模块的通道数可灵活变化，相应增加或减少时刻甄别器后，装置可以比较容易地增加或减少取样点。此外，装置还可以根据需求灵活得添加其它功能。

四、附图说明

图1是已有A/D采样电路工作原理

图2是全波形数字化检测装置的工作原理图

图3是全波形数字化检测装置实施例的结构框图

图4是本发明时间数字转换模块一个通道的测量方法

图5是时间数字转换模块中一个通道的结构框图

五、具体实施方式

下面结合附图与本发明的一个具体实施例对本发明做进一步的说明。但不应以此限制本发明的保护范围。

参考图2，图2是全波形数字化检测装置的工作原理图，本实施例中N＝3，将脉冲形状的测量转换成五个时间间隔的测量，分别为脉冲前沿10％峰值电压对应的时刻与脉冲前沿50％峰值电压对应的时刻之间的时间间隔T1，脉冲前沿10％峰值电压对应的时刻与脉冲前沿90％峰值电压对应的时刻之间的时间间隔T2，脉冲前沿10％峰值电压对应的时刻与脉冲后沿90％峰值电压对应的时刻之间的时间间隔T3，脉冲前沿10％峰值电压对应的时刻与脉冲后沿50％峰值电压对应的时刻之间的时间间隔T4以及脉冲前沿10％峰值电压对应的时刻与脉冲后沿10％峰值电压对应的时刻之间的时间间隔T5。

参考图3，图3是全波形数字化检测装置实施例的结构框图，全波形数字化检测装置包含一个恒比定时甄别模块1、一个时间数字转换模块2、一个数据接口模块3和一个数据存储模块4。

所述的全波形数字化检测装置的恒比定时甄别模块1包括六个恒比定时甄别器：前沿甄别器11鉴别脉冲前沿10％峰值电压对应的时刻，输出一个开始信号；前沿甄别器12鉴别脉冲前沿50％峰值电压对应的时刻，输出停止信号1；前沿甄别器13鉴别脉冲前沿90％峰值电压对应的时刻，输出停止信号2；后沿甄别器14鉴别脉冲后沿90％峰值电压对应的时刻，输出停止信号3；后沿甄别器15鉴别脉冲后沿50％峰值电压对应的时刻，输出停止信号4；后沿甄别器16鉴别脉冲后沿10％峰值电压对应的时刻，输出停止信号5。

三个前沿甄别器11、12、13的结构相同，由延时器111、衰减器112和比较器113组成，脉冲信号同时输入到延时器和衰减器，延时后的信号输入比较器的同相输入端，衰减后的信号输入比较器的反相输入端，甄别器的触发比等于衰减系数，调整前沿甄别器11、12、13的衰减器系数，使得触发比分别为0.1、0.5、0.9时，输出的开始信号、停止信号1、停止信号2的上升沿分别表征输入脉冲上升沿电压幅度为峰值电压幅度的10％、50％、90％处的时刻。三个后沿甄别器14、15、16的结构相同，也由延时器111、衰减器112和比较器113组成，脉冲信号输入到衰减器后再经延时器输入比较器的同相输入端，信号同时输入比较器的反相输入端，甄别器的触发比等于衰减系数，调整后沿甄别器14、15、16的衰减器系数，使得触发比分别为0.9、0.5、0.1时，输出的停止信号3、停止信号4、停止信号5的上升沿分别表征输入脉冲下降沿电压幅度为峰值电压幅度的90％、50％、10％处的时刻。

所述的全波形数字化装置的时间数字转换模块2包含脉冲计数器20和通道21、通道22、通道23、通道24、通道25五个测时通道。脉冲计数器20对开始信号计数，得到待测脉冲1字节的序号数据，通道21、通道22、通道23、通道24、通道25分别测量时间间隔T1、T2、T3、T4、T5，每个通道获得3字节数据。

所述的时间数字转换模块2在一片现场可编程门阵列(FPGA)上实现，五个测时通道的结构和测量原理相同。时间间隔测量原理如图4，开始信号上升沿和停止信号n(n＝1、2、3、4、5)上升沿之间的时间间隔Tn通过与参考时钟信号比较分成三部分，采用计数法测量得到的整数个时钟周期的时间间隔NoTo以及小于一个周期的时间间隔Ta和Tb，Ta和Tb分别送入完全相同的分辨率均为τ的两个延迟线模块中进行延时插值计算，得到整数Na和Nb，这样，时间间隔Tn可由下式算出：

Tn＝NoTo+(Na-Nb)τ

其理论测量误差为±τ。

所述的时间数字转换模块2的每个通道包含两个结构相同的预处理电路31、32，两个结构相同的延迟***电路41、42和一个8位计数器51。参考图5，预处理电路31的两个输出端和预处理电路32的两个输出端分别接入延迟***电路41的两个输入端和延迟***电路12的两个输入端。预处理电路31、32中时钟端与参考时钟信号相连的触发器的输出经过一个异或门后作为8位计数器51的使能信号。延迟***电路41和42均由24个延迟单元411组成的延迟线和编码电路412组成，每个延迟单元411包含一个延时为τ的延时缓冲器和一个低电平触发器，低电平触发器的输出与编码电路412的输入相连。编码电路112将延时线上24位的状态输出转换为8位的二进制数值。计数器51和延迟***电路11、42分别输出一个字节的数据。

所述的数据接口模块3对时间数据转换模块2输出的数据进行打包整合并存入数据存储模块4中。同时可以向外部处理器输出数据，进行后续处理。根据各个时刻的电压峰值比和时刻间的时间间隔可还原脉冲形状，脉宽定义为半高全宽时，可由式子T4-T1计算得到。

应用上述全波形数字化装置的波形测量方法如下：

步骤1：时刻鉴别

采用恒比定时甄别技术，获得表征脉冲前沿电压幅度为峰值电压幅度10％、50％、90％和脉冲后沿电压幅度为峰值电压幅度90％、50％、10％的各点处对应的时刻：开始信号和停止信号1～停止信号5，这样将波形的测量转换成开始信号分别与停止信号1～停止信号5之间的时间间隔T1～T5的测量。

步骤2：时间间隔测量

时间间隔T1～T5分别送入通道21～通道25中进行测量，每个通道的测量过程为，开始信号和停止信号n首先通过预处理电路31、32后，两信号上升沿之间的时间间隔分成三部分：第一部分产生一个闸门信号，宽度等于开始信号上升沿后参考时钟第一个上升沿对应的时刻与停止信号n上升沿后参考时钟第一个上升沿对应的时刻之间的时间间隔，送到计数器51的使能端，计数器51记录闸门内填充的参考时钟个数No，若参考时钟周期为To，则这段时间间隔为NoTo；第二部分为开始信号上升沿与其后参考时钟第一个上升沿之间的时间间隔，送入延迟***电路41，用延时单元的延时时间τ进行内插，得到数值Na，从而得到这部分时间间隔等于Naτ；第三部分为停止信号n上升沿与其后参考时钟第一个上升沿之间的时间间隔，送入延迟***电路42，用延时单元的延时时间τ进行内插，得到数值Nb，从而得到这部分时间间隔等于Nbτ。开始信号上升沿与停止信号n上升沿之间的时间间隔可由前述的式子Tn＝NoTo+(Na-Nb)τ计算得到。

步骤3：数据存储

数据接口模块3将时间数字转换模块2的每个通道得到计数器1字节、两个延迟***电路各1字节数据，五个通道共输出15个字节数据，加上脉冲计数器的1字节数据，共16字节数据进行打包整合，送入数据存储模块4中，完成一个脉冲波形的数字化测量。

Claims (3)

1.一种全波形数字化检测装置，其特征在于包含一个恒比定时甄别模块、一个时间数字转换模块、一个数据接口模块和一个数据存储模块。

所述的恒比定时甄别模块包括N(N≥3)个触发比各不相同的前沿甄别器和N个触发比各不相同的后沿甄别器，分别用来甄别脉冲前后沿上电压幅度与峰值电压幅度比值为相应甄别器触发比的点所对应的一系列时刻：开始时刻、停止时刻1、停止时刻2、……、停止时刻2N-1。

所述的时间数字转换模块具有一个脉冲计数器和2N-1个测量通道。脉冲计数器记录所测脉冲的序号，2N-1个测量通道分别测量上述一系列时刻中开始时刻与其后各个停止时刻之间的时间间隔T1、T2、……、T2N-1。每个测量通道包含两个预处理电路、两个结构相同的延迟***电路和一个计数器。

所述的数据接口模块对时间数字转换模块测得的数据进行整合并存入数据存储模块，此外提供可与计算机，DSP等外部处理器连接的数据接口。

2.如权利要求1所述的全波形数字化检测装置，其特征在于所述的时间数字转换模块和数据接口模块是在一块可编程逻辑芯片(FPGA)上实现的。

3.采用权利要求1所述的全波形数字化检测装置的测量方法，其特征在于，该方法具体实现步骤如下：

步骤一、时刻鉴别：

一组前沿甄别器和一组后沿甄别器分别鉴别出脉冲前沿电压幅度与峰值电压幅度比值为相应前沿甄别器触发比的点对应的时刻和脉冲后沿电压幅度与峰值电压幅度比值为相应后沿甄别器触发比的点对应的时刻，输出表征这些时刻的的信号：开始信号、停止信号1、停止信号2、……、停止信号2N-1。

步骤二、时间间隔测量：

将开始信号与一系列停止信号之间的时间间隔分别送入时间数字转换模块的2N-1个通道中进行测量，采用数字计数法结合数字延迟线***法，先用计数法记录待测时间间隔Tn内周期为To的参考时钟周期个数No，待测时间间隔前后连个不足一个周期的时间间隔，送入分别由一串延时均为τ的延时单元组成的两个延迟***电路进行测量，分别得到包含单位时间τ的个数Na、Nb，同时，脉冲计数器记录待测脉冲的序号。

步骤三、数据存储

时间数字转换模块得到的时间间隔、脉冲序号等数据由数据接口模块打包整合后，送入数据存储模块进行存储。数据接口模块同时提供外部处理器的数据接口。计算机、DSP等处理器可通过数据接口读取上述测量数据，通过下式计算时间的测量值：

Tn＝NoTo+(Na-Nb)τ

再根据各个时刻的电压幅度和峰值电压幅度的比值，还原脉冲形状，获得脉冲宽度。