一种基准电压电路
技术领域
本发明涉及一种基准电压电路,尤其是指具备多个发光元件形成的阵列的显示装置中的基准电压电路。
背景技术
LED(Light Emitting Diode,发光二极管)作为一种新兴的光源器件,近年来,其芯片结构、封装形式、驱动方式以及应用领域都发生了翻天覆地的变化,各大制造厂商、公司和研究机构,对LED的研究方兴未艾,其研究重点多放在改善LED光源的发光强度、发光频率(色度)、发光纯度(频谱)以及发光效率等方面。上述指标(特别是光学性能方面的指标)的提高或改善,除了与发光器件自身的结构、材质(或组份)等有很大关系外,与LED的发光能量提供源——驱动电路(亦称驱动方式)亦有着极其密切的关系。通常,LED的驱动方式主要有恒压驱动、恒流驱动及脉冲驱动(主要指PWM驱动)三种。上述驱动方之中,前两种是稳态驱动,LED两端的电压或流过LED的电流不随时间改变;第三种是瞬态驱动,LED的驱动电压或电流都会随时间变化而改变,由此,它的发光特性也会与稳态驱动有所区别。LED所发出的光的色度会随着通过其发光器件的电流变化而变化,但是,在许多应用场合或用途(如液晶面板背光源、汽车仪表盘背光源等),都不能允许LED发生任何颜色的漂移。其中PWM(Pulse Width Modulation,脉宽调制)驱动技术能在满电流驱动下通过调节驱动脉冲占空比(接通时间的总量)控制LED亮度,实现调光不调色的特殊要求,故有极广阔的应用前景。
申请号为201110174346X的中国发明专利申请,提供了一种恒流驱动方法,其电路结构图如图1所示。整个恒流驱动芯片可以分为4个部分:带隙基准电压源、可编程控制电流电路、8个相同的内部含有自动调零电路的恒流输出和保护电路。可编程控制电流电路由运算放大器A1和M1管构成的跟随器,外接电阻RSET1,RSET2以及使能信号EN1,EN2控制的两个管子组成。8个含有自动调零电路的恒流输出由A2和功率管M3构成的跟随器、M2及开关S1,S2和S3以及两个电阻R1和R2构成。通过设置不同的RSET1和RSET2值产生不同的电流。从图1上容易看出,流过LED的电流ILED为:
在上面的公式中,VA是A点的电压,VOS是运算放大器A2的失调电压。VREF是内部基准电压。从公式(1)不难看出,驱动电流ILED大小和M2与M1镜像比例N、基准电压VREF,R1和R2的比值、RSETX以及运算放大器的失调电压有关。因此,要保证输出电流的精度,基准电压的稳定性、电阻的匹配性以及运算放大器的失调电压,这些因素都需要进行周密地考虑。
在专利申请201110174346X中,采用了自动调零技术(AZT)来提高电压和电流的精度。通过对低频噪声和失调进行采样,然后在运算放大器的输入或输出端,将它们从输出信号的瞬时值中减去,实现对失调和1/f噪声的降低。由于其对宽带白噪声是一种欠采样过程,会造成白噪声的混叠,即在降低1/f噪声的同时又会增大低频端的白噪声,因此AZT更适用于开关电容等离散信号电路。AZT包括两个阶段:失调采样阶段和输入信号处理阶段。在失调采样阶段,放大器和输入信号断开。失调被测量并存储在电容中。在输入信号处理阶段,放大器放大输入信号并从输出信号中减去前一阶段存储的失调电压。AZT放大器基本原理图如图2所示。它包括基本放大器Gm1,补偿放大器Gm2,第二级放大器A4和反馈放大器A3,电容Ch,和两个开关S1,S2。Ro是Gm1和Gm2的输出阻抗(1)在失调采样阶段,开关S2和b点相连,使得Gm1的输入端短接并与输入信号断开,因此Gm1在输入端只有失调电压VOS1。失调电压产生的失调电流I1为:
I1=Gm1Vos1(2)
开关S1闭合,放大器A3反馈输出电压到Gm2的反相端。Gm2输出电流I2为:
I2=-Gm2(A3Vo-Vos2)(3)
Vo=Ro(I1+I2)A4(4)
Vos2是Gm2的输入失调电压,Vo为输出电压。I2为电流补偿基本放大器Gm1的失调电流,它和输出失调电压方向相反并且成比例。将式(2)和式(3)代入式(4)中,可解得补偿电压VC。在输入信号处理阶段,开关S2和a点相连,使得Gm1的输入端和输入信号相连,反馈回路被断开(S1关断),这时VC电压存储在Ch中。由于CMOS电路中开关用MOS管实现,在输入信号处理阶段,AZT剩余的失调电压分析必须考虑开关转换时沟道电荷注入效应。当开关S1关断时,沟道电荷部分注入到节点VC,改变了Ch存储的电压。电压变化为:
Vc=qinj/Ch(6)
在输入信号处理阶段输出电压和剩余的失调电压VOSres为差分输入信号为零时输出的电压分别为:
其中,Vi是输入信号。剩余的失调电压VOSres为差分输入信号为零时输出的电压。从式(8)中可见,Gm1失调电压减小到1/(Gm1RoA3A4),Gm2放大器的失调电压减小到1/(Gm2RoA3A4)。
但是在上述技术方案中,假设基准电压VREF是恒定,这在实际中很难做到。因此VREF的高精度设计亟待解决。
本发明提供了一种简单可行的基准电压的设计方案,成本低,精度高,特别适合应用在LED的恒流驱动电路中。
发明内容
本发明的一个技术方案,提供了一种基准电压模块,包括运算放大器OP、基准电压输出端VREF以及失调消除模块,失调消除模块连接至运算放大器OP的正相输入端和反相输入端,运算放大器的输出端与基准电压输出端VREF连接;其中失调消除模块包括内置的开关电路,失调消除电路202通过内置的开关电路,周期性地将运放的正负端以一固定频率进行周期性切换。
本发明还提供了一种电压基准模块,其特征在于,通过周期性切换,正负端之间存在的失调电压被周期性的加到运放正端或者负端,从而正失调电压和负失调电压相加归零,实现消除失调电压对电压精度的影响。
本发明还提供了一种电压基准模块,其特征在于,还包括时钟模块,时钟模块与失调消除电路连接。
本发明还提供了一种电压基准模块,其特征在于,在脉冲时钟信号的控制下,周期性地切换。
本发明还提供了一种电压基准模块,其特征在于,时钟模块与运算放大器连接。
本发明还提供了一种电压基准模块,其特征在于,电压基准模块用于提供LED恒流驱动的基准电压
本发明还提供了一种恒流驱动模块,包括上述基准电压模块。
本发明还提供了一种LED恒流驱动模块,包括上述基准电压模块。
本发明还提供了一种LED显示恒流驱动模块,包括上述基准电压模块。
本发明还提供了一种LED扫描显示用的恒流驱动模块,包括上述基准电压模块。
本发明还提供了一种恒流驱动芯片,包括上述基准电压模块。
本发明还提供了一种IC芯片,该芯片中包括基准电压模块,包括第一电阻R1、第二电阻R2、第三电阻R3、第一NPN三极管Q1、第二NPN三极管Q2、运算放大器OP、基准电压输出端VREF以及失调消除模块;上述部件的连接关系为:第二电阻R2与第一NPN三极管Q1相连,第三电阻R3与第二NPN三极管Q2相连,第一电阻R1、第二电阻R2、第三电阻R3与失调消除模块连接,失调消除模块连接至运算放大器OP的正相输入端和反相输入端;其中失调消除模块包括内置的开关电路。
需要指出的是本发明中的所谓的矩阵状,例如可以是仅1行或仅1列的点线状排列,1行1列、也就是仅由1个被驱动元件所构成的排列也包含于此。所谓矩阵并非表现整体形状的说法,不需要一定成为方形网目状的必要性,因此,可以成为能够呈弯曲且柔软地进行形状变化的配置。如果所连接的连接形态为矩阵状连接的话,则不论实际的形状、形态。但是,如果也包含实际形状而成为矩阵状的话,则能够简便地进行充放电控制电路的配线,因此,变得更加理想。
本发明的优点、目标和特征在某种程度上将在随后的说明书中进行阐述,并且在某种程度上,基于对下文的考察研究对本领域技术人员而言将是显而易见的,或者可以从本发明的实践中得到教导。本发明的目标和其他优点可以通过下面的说明书,权利要求书,以及附图中所特别指出的结构来实现和获得。
附图说明
图1为现有技术的恒流驱动电路图
图2为现有技术的自动调零电路图
图3为本发明的一个实施例的基准电压电路图
图4a为前半周期的基准电压电路图
图4b为后半周期的基准电压电路图
具体实施方式
以下将结合附图及实施例来详细说明本发明的实施方式,借此对本发明如何应用技术手段来解决技术问题,并达成技术效果的实现过程能充分理解并据以实施。需要说明的是,只要不构成冲突,本发明中的各个实施例以及各实施例中的各个特征可以相互结合,所形成的技术方案均在本发明的保护范围之内。
在电源***中,例如LED显示的电源供给***中,电源需要产生驱动像素PXL所需要的伽马电压、驱动电压、地电压和基准电压等等。为此,电源通常包括:产生伽马电压的伽马电压产生电路、产生驱动电压的驱动电压产生电路、产生地电压的地电压产生电路和产生基准电压的基准电压产生电路。从驱动电压产生电路产生的驱动电压经由驱动电压供电线被供给到像素。
当恒流集成电路选用LM317芯片用于恒流源时,LM317的输出电流Io=(VREF/R)+IADJ,式中VREF是基准电压,为1.25V,IADJ是从调整端流出的电流,通常IADJ≤50μA,可以忽略。可见LM317的恒流效果较好。由输出通道的LED电流公式可以看出,输出电流精度主要取决于内部基准电压VREF的精度,如果每颗IC的这个基准电压能够做的很精准,那么就可以确保IC之间的差异非常小。
在设计的时候本发明对该基准电压进行了小心设计,电路架构采用自动置零技术,可以有效减小或消除失调电压对精度的影响,达到高稳定性和高精度的设计目标。
上述电路的设计思想是:将运放的正负端以一固定频率进行周期性切换,那么,正负端之间存在的失调电压就会被周期性的加到运放正端或者负端,从而正失调电压和负失调电压相加归零,从而实现消除失调电压对精度的影响。此结构在芯片设计中已经实际应用验证过,测试效果非常良好。同时这中设计方案并未增加***成本,还增强了***的可靠性,同时增加了***设计的弹性。
参考图3,为依据本发明的基准电压设计的一个实施例的原理框图,其由运算放大器201,失调消除电路203,时钟信号发生电路203组成。时钟信号发生电路203,用以接收一控制信号;所述控制信号为一占空比可变的方波信号,并据此产生一与所述控制信号具有一定时序关系的时钟信号;运算放大器201,其同相输入端接收输入电压,反相输入端可以接收例如电压控制电流源的输出负载的反馈电压;失调消除电路202,接收所述时钟信号,用以消除所述运算放大器201的输入失调。
失调消除电路202通过内置的开关电路,周期性地将运放的正负端以一固定频率进行周期性切换,那么,正负端之间存在的失调电压就会被周期性的加到运放正端或者负端,从而正失调电压和负失调电压相加归零,从而实现消除失调电压对精度的影响。
本领域技术人员应当知晓,失调消除电路的内部切换可以通过不限于开关管、逻辑阵列,可编程逻辑阵列等方式来完成,但本发明并不限于上述技术手段。例如,可以通过传输门来实现上述开关,可以进一步地减少电荷注入对电路参数的冲击和精度的不良影响。
上述失调消除电路的工作过程结合图4a和4b进行讲述。图4a描述了前半周期的情况,图4b描述了后半周期的情况。在前半周期,VA+VOS=VB(a),在后半周期,VA’+VOS’=VB’(b)。在经过一次运放的正负端切换之后,VA=VA’,VB=VB’,VOS=-VOS’。将公式(a)和(b)相加,并结合正负端切换之后各电压的数量关系,最后可以得出VA=VB。由此可见,这种周期切换的方式,使得失调电压的影响被消除。
本发明还提供了一种IC芯片,该芯片中包括基准电压模块,包括第一电阻R1、第二电阻R2、第三电阻R3、第一NPN三极管Q1、第二NPN三极管Q2、运算放大器OP、基准电压输出端VREF以及失调消除模块;上述部件的连接关系为:第二电阻R2与第一NPN三极管Q1相连,第三电阻R3与第二NPN三极管Q2相连,第一电阻R1、第二电阻R2、第三电阻R3与失调消除模块连接,失调消除模块连接至运算放大器OP的正相输入端和反相输入端;其中失调消除模块包括内置的开关电路。
虽然本发明所揭露的实施方式如上,但所述的内容只是为了便于理解本发明而采用的实施方式,并非用以限定本发明。任何本发明所属技术领域内的技术人员,在不脱离本发明所揭露的精神和范围的前提下,可以在实施的形式上及细节上作任何的修改与变化,但本发明的专利保护范围,仍须以所附的权利要求书所界定的范围为准。