CN104217927A - 多层绝缘薄膜的图形化方法及芯片的多层绝缘薄膜 - Google Patents

多层绝缘薄膜的图形化方法及芯片的多层绝缘薄膜 Download PDF

Info

Publication number
CN104217927A
CN104217927A CN201410513166.3A CN201410513166A CN104217927A CN 104217927 A CN104217927 A CN 104217927A CN 201410513166 A CN201410513166 A CN 201410513166A CN 104217927 A CN104217927 A CN 104217927A
Authority
CN
China
Prior art keywords
layer
insulation film
mask layer
layer insulation
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410513166.3A
Other languages
English (en)
Inventor
徐琦
郑远志
陈向东
康建
梁旭东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
EPITOP OPTOELECTRONIC Co Ltd
Original Assignee
EPITOP OPTOELECTRONIC Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by EPITOP OPTOELECTRONIC Co Ltd filed Critical EPITOP OPTOELECTRONIC Co Ltd
Priority to CN201410513166.3A priority Critical patent/CN104217927A/zh
Publication of CN104217927A publication Critical patent/CN104217927A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

本发明提供一种多层绝缘薄膜的图形化方法及芯片的多层绝缘薄膜。本发明提供的方法，包括：在所制备的半导体晶片的衬底表面蒸镀掩膜层；去除部分所述掩膜层，形成掩膜层图形，露出部分所述衬底；在所述半导体晶片表面蒸镀多层绝缘薄膜，所述多层绝缘薄膜覆盖所述掩膜层图形和部分所述衬底；去除所述掩膜层图形和所述掩膜层图形上覆盖的多层绝缘薄膜，保留部分所述衬底上的多层绝缘薄膜，使得所述半导体晶片表面在所述掩膜层图形的位置形成凹坑。本发明提供的方法解决了现有技术对芯片表面的多层绝缘薄膜进行图形化的过程，由于多层绝缘薄膜片间刻蚀不均匀、难以满足对多种材料的刻蚀选择比的调制，而导致刻蚀均匀性差的问题。

Description

多层绝缘薄膜的图形化方法及芯片的多层绝缘薄膜
技术领域
本发明涉及芯片制造技术，尤其涉及一种多层绝缘薄膜的图形化方法及芯片的多层绝缘薄膜。
背景技术
当前的半导体工艺日益发展，例如发光二极管(Light Emitting Diode，简称：LED)芯片由于其亮度高、功耗低、寿命长、可靠性高、易驱动、节能、环保等特点，已被广泛应用于照明、交通、广告和仪器仪表，液晶背光照明等显示器中。目前世界上生产和使用LED芯片呈现急速上升的趋势，同时也对LED芯片的出光效率提出了更高的要求，因此对芯片的制造工艺提出了更高的要求。
近年来随着芯片技术的发展，传统芯片在散热，光输出，以及封装形式繁琐效率低等方面的劣势逐渐凸显出来，例如倒装LED芯片以其简易的封装形式，优异的散热性能和领先于传统芯片的高光效逐渐成为大多数封装企业竞相追逐的对象，成为LED封装和芯片厂商的新宠儿。目前对半导体芯片上的多层绝缘薄膜实现图形化的常规工艺方法通常为：通过传统的光刻和刻蚀工艺进行刻蚀，以在多层绝缘薄膜的光刻的显影窗口中刻蚀掉需要去除的部分，通常地，同时刻蚀该多层绝缘薄膜，该多层绝缘薄膜为多种材料交替堆叠形成的。
现有技术对芯片表面的多层绝缘薄膜进行图形化的过程，由于多层绝缘薄膜片间刻蚀不均匀、难以满足对多种材料的刻蚀选择比的调制，而导致刻蚀均匀性差的问题。
发明内容
本发明提供一种多层绝缘薄膜的图形化方法及芯片的多层绝缘薄膜，以解决现有技术对芯片表面的多层绝缘薄膜进行图形化的过程，由于多层绝缘薄膜片间刻蚀不均匀、难以满足对多种材料的刻蚀选择比的调制，而导致刻蚀均匀性差的问题。
本发明提供一种多层绝缘薄膜的图形化方法，包括：
在所制备的半导体晶片的衬底表面蒸镀掩膜层；
去除部分所述掩膜层，形成掩膜层图形，露出部分所述衬底；
在所述半导体晶片表面蒸镀多层绝缘薄膜，所述多层绝缘薄膜覆盖所述掩膜层图形和部分所述衬底；
去除所述掩膜层图形和所述掩膜层图形上覆盖的多层绝缘薄膜，保留部分所述衬底上的多层绝缘薄膜，使得所述半导体晶片表面在所述掩膜层图形的位置形成凹坑。
如上所示的方法，其中，所述多层绝缘薄膜由至少两种绝缘膜质一次或者多次交替堆叠形成。
如上所示的方法，其中，所述掩膜层的热膨胀系数与所述衬底的热膨胀系数的比值在0.9到1.1之间；所述掩膜层与所述衬底之间紧密的粘附在一起。
如上所示的方法，其中，所述掩膜层的热膨胀系数与所述多层绝缘薄膜的热膨胀系数的比值大于1.2；所述掩膜层的晶格失配系数与所述多层绝缘薄膜的晶格失配系数的比值大于1.2。
如上所示的方法，其中，所述去除所述掩膜层图形和所述掩膜层图形上覆盖的多层绝缘薄膜，包括：
通过湿法刻蚀去除所述掩膜层图形和所述掩膜层图形上覆盖的多层绝缘薄膜，保留部分所述衬底上的多层绝缘薄膜。
如上所示的方法，其中，所述湿法刻蚀所使用的溶剂对所述掩膜层与所述多层绝缘薄膜的选择比大于100，使得去除所述掩膜层图形的同时保留部分所述衬底表面的多层绝缘薄膜，以形成所述多层绝缘薄膜的纳米级图形。
如上所示的方法，其中，所述掩膜层包括：有机物、金属、氧化物中的一种或几种。
如上所示的方法，其中，所述掩膜层的厚度在0.1到1000um之间。
如上所示的方法，其中，所述蒸镀掩膜层之前，还包括：
在半导体晶片的衬底上依次生长缓冲层、N型半导体层、发光层和P型半导体层，以形成外延层；
在所述外延层上生长氧化铟锡ITO薄膜；
通过刻蚀形成待制备半导体芯片的N型区和P型区；
在所述半导体晶片的表面蒸镀分布式布拉格反射镜DBR层；
则在所制备的半导体晶片的衬底表面蒸镀掩膜层，包括：
在所制备的半导体晶片的所述DBR层表面蒸镀掩膜层。
本发明还提供一种芯片的多层绝缘薄膜，所述芯片的多层绝缘薄膜采用本发明提供的多层绝缘薄膜的图形化方法制得。
本发明所提供的多层绝缘薄膜的图形化方法及芯片的多层绝缘薄膜，通过在所制备的半导体晶片的衬底表面蒸镀掩膜层，在去除部分掩膜层以形成掩膜层图形，并露出部分衬底后，在该半导体晶片的表面蒸镀多层绝缘薄膜，该多层绝缘薄膜覆盖在衬底上没有掩膜层的位置，进而在去除该掩膜层图形时在半导体晶片的表面形成凹坑。本发明通过掩膜剥离的方式实现多层绝缘薄膜的图形化，解决了现有技术对芯片表面的多层绝缘薄膜进行图形化的过程，由于多层绝缘薄膜片间刻蚀不均匀、难以满足对多种材料的刻蚀选择比的调制，而导致刻蚀均匀性差的问题，提高了制作出的芯片的各项性能参数指标。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例所提供的一种多层绝缘薄膜的图形化方法的流程图；
图2为图1所示实施例提供的一种多层绝缘薄膜的图形化方法的工艺过程的芯片结构示意图；
图3为图1所示实施例提供的一种多层绝缘薄膜的图形化方法的工艺过程的芯片结构示意图；
图4为图1所示实施例提供的一种多层绝缘薄膜的图形化方法的工艺过程的芯片结构示意图；
图5为本发明实施例所提供的另一种多层绝缘薄膜的图形化方法的流程图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
图1为本发明实施例所提供的一种多层绝缘薄膜的图形化方法的流程图。如图1所示，本实施例的方法可以包括：
S110，在所制备的半导体晶片的衬底表面蒸镀掩膜层。
S120，去除部分掩膜层，形成掩膜层图形，露出部分衬底。
在芯片制备的过程中，通常使用半导体晶片作为衬底材料，如图2所示，为图1所示实施例提供的一种多层绝缘薄膜的图形化方法的工艺过程的芯片结构示意图。在本实施例中，不限制在衬底110上蒸镀的掩膜层120的材质，该掩膜层120可以包括有机物、金属、氧化物中的一种或几种，例如可以是蒸镀1000A的铬(Cr)与10000A的铝(Al)，例如还可以是300A的Cr、5000A的Al和1000A的金(Au)；对于掩膜层120图形的形成，通常使用光刻工艺形成光刻胶的显影窗口图形，进而使用电感耦合等离子体(Inductively Couple Plasma，简称为：ICP)刻蚀设备对预置的显影窗口图形中的掩膜层120进行选择性刻蚀，以露出部分衬底110。具体地，该掩膜层120的厚度通常在0.1到1000um之间。
S130，在该半导体晶片表面蒸镀多层绝缘薄膜，该多层绝缘薄膜覆盖掩膜层图形和部分衬底。
如图3所示，为图1所示实施例提供的一种多层绝缘薄膜的图形化方法的工艺过程的芯片结构示意图。
S140，去除掩膜层图形和该掩膜层图形上覆盖的多层绝缘薄膜，保留部分衬底上的多层绝缘薄膜，使得半导体晶片表面在掩膜层图形的位置形成凹坑。
在本实施例中，掩膜层120图形上蒸镀的多层绝缘薄膜130就是要图形化的多层绝缘薄膜，如图4所示，为图1所示实施例提供的一种多层绝缘薄膜的图形化方法的工艺过程的芯片结构示意图。现有技术对该多层绝缘薄膜实现图形化的常规工艺方法通常为：通过传统的光刻和刻蚀工艺进行刻蚀，以在多层绝缘薄膜的光刻的显影窗口中刻蚀掉需要去除的部分，通常为同时刻蚀该多层绝缘薄膜，该多层绝缘薄膜130通常由至少两种绝缘膜质一次或者多次交替堆叠形成。在本实施例中，在形成掩膜层120图形后蒸镀多层绝缘薄膜130，该多层绝缘薄膜130未覆盖整个衬底110，具体地，在形成掩膜层120图形位置的衬底110上没有覆盖多层绝缘薄膜130，因此，在去除该掩膜层120后，衬底110的表面形成图形化的多层绝缘薄膜130，并且该多层绝缘薄膜130的图形与掩膜层120的图形为互补的。
需要说明的是，本发明实施例不限制多层绝缘薄膜130的具体组成材质，例如可以为20对800A的二氧化硅(SiO2)与400A的二氧化钛(TiO2)交替堆叠的氧化物薄膜，还可以为5对800A的SiO2与400A的氧化钛(Ti3O5)交替堆叠的氧化物薄膜，又可以为5对100A的氧化铝(Al2O3)、800A的SiO2、400A的Ti3O5交替堆叠的氧化物薄膜。
通过现有技术的工艺在制备图形化的多层绝缘薄膜的过程中，由于多层绝缘薄膜的片间厚度不均匀、片间蒸镀膜厚不均匀、以及片间刻蚀不均匀、多层薄膜的刻蚀选择比难调配、刻蚀时间长等问题造成工艺生产中的具体问题，一方面，纵向均匀性均匀差，部分局域刻蚀不净造成芯片后续多层绝缘薄膜的脱落，而部分区域过刻蚀使芯片表面导电膜损坏导致芯片电压上升，另一方面，横向均匀性差，因多层绝缘薄膜选择比及各层膜厚不均匀导致刻蚀速率不同，由于上述原因导致最终制作出来的半导体芯片的良率不高，并且性能参差不齐等问题。
本实施例采用掩膜剥离的方式去除部分多层绝缘薄膜130以实现图形化，可以解决传统方案的上述种种难题，使制作出来的芯片各项性能参数指标均处于优异水平。需要说明的是，本实施例提供的方法可以应用于各种半导体芯片的制备中，例如可以是LED芯片的制备，也可以是其它集成电路(Integrated Circuit)芯片的制备，只要是需要形成图形化的多层绝缘薄膜，均可以采用本实施例提供的方法。
本实施例提供的多层绝缘薄膜的图形化方法，通过在所制备的半导体晶片的衬底表面蒸镀掩膜层，在去除部分掩膜层以形成掩膜层图形，并露出部分衬底后，在该半导体晶片的表面蒸镀多层绝缘薄膜，该多层绝缘薄膜覆盖在衬底上没有掩膜层的位置，进而在去除该掩膜层图形时在半导体晶片的表面形成凹坑。本实施例通过掩膜剥离的方式实现多层绝缘薄膜的图形化，解决了现有技术对芯片表面的多层绝缘薄膜进行图形化的过程，由于多层绝缘薄膜片间刻蚀不均匀、难以满足对多种材料的刻蚀选择比的调制，而导致刻蚀均匀性差的问题，提高了制作出的芯片的各项性能参数指标。
可选地，在本实施例的一种实现方式中，S140可以包括：通过湿法刻蚀去除掩膜层120图形和该掩膜层120图形上覆盖的多层绝缘薄膜130，保留部分衬底110上的多层绝缘薄膜130。在具体实现中，湿法刻蚀所使用的溶剂对掩膜层120与多层绝缘薄膜130的选择较大，通常大于100，使得去除该掩膜层120图形的同时保留部分衬底110表面的多层绝缘薄膜130，即保留了衬底110上没有掩膜层120位置的多层绝缘薄膜130，以形成多层绝缘薄膜130的纳米级图形。在本实施例中，可以将掩膜层120的图形制作为纳米级图形，因此，形成的多层绝缘薄膜130的图形也为纳米级的。
进一步地，本实施例中，掩膜层120的热膨胀系数与衬底110的热膨胀系数的比值在0.9到1.1之间，使得该掩膜层120与衬底110之间紧密的粘附在一起；并且，掩膜层120的热膨胀系数与多层绝缘薄膜130的热膨胀系数的比值大于1.2，掩膜层120的晶格失配系数与多层绝缘薄膜130的晶格失配系数的比值大于1.2。本实施例对掩膜层120与其接触的上层与下层膜质的热膨胀系数比例与晶格失配系数比例的限制，可以提供更加优良的工艺效果。
图5为本发明实施例所提供的另一种多层绝缘薄膜的图形化方法的流程图。上述图1所示实施例为实现多层绝缘薄膜的图形化方法的通用方法，本实施例以制备倒装LED芯片为例说明，对实现多层绝缘薄膜的图形化方法予以示出，本实施例提供的方法具体包括：
S210，在半导体晶片的衬底上依次生长缓冲层、N型半导体层、发光层和P型半导体层，以形成外延层。
S220，在该外延层上生长氧化铟锡(ITO)薄膜。
S230，通过刻蚀形成待制备半导体芯片的N型区和P型区。
S240，在该半导体晶片的表面蒸镀分布式布拉格反射镜(DistributedBragg Reflection，简称为：DBR)层。
在本实施例中，上述S210～S240为制备倒装LED芯片的常规工艺，由于需要制备LED芯片，因此半导体晶片的衬底例如可以是蓝宝石(Al2O3)衬底，以提供较好的发光效果，N型半导体和P型半导体例如可以是N型氮化镓(GaN)和P型GaN，ITO薄膜例如可以是通过电子束蒸镀的方式生长的，例如可以生长2000A的ITO薄膜，也可以生长500A的ITO薄膜，DBR层例如可以是SiO2与TiO2交替堆叠形成的薄膜。
S250，在所制备的半导体晶片的DBR层表面蒸镀掩膜层。
在本实施例中，具体制备倒装LED芯片，通常在蒸镀掩膜层120前形成DBR层，因此，本实施例具体在半导体晶片的DBR层表面蒸镀掩膜层120。若所制备的LED芯片没有DEB层时，可以在氧化物表面直接蒸镀掩膜层120，具体地，在掩膜层120表面旋涂3um后的负性光刻胶，通过光刻在半导体晶片表面形成如上述图2所示掩膜层120图形。
S260，去除部分掩膜层，形成掩膜层图形，露出部分该DBR层。
S270，在该半导体晶片表面蒸镀多层绝缘薄膜，该多层绝缘薄膜覆盖该掩膜层图形和部分该DBR层。
S280，去除掩膜层图形和该掩膜层图形上覆盖的多层绝缘薄膜，保留部分DBR层上的多层绝缘薄膜，使得该半导体晶片表面在该掩膜层图形的位置形成凹坑。
具体地，S250～S280的具体实现方式可以参照图1所示实施例的S110～S140。仅以DBR层替代图1所示实施例所述的衬底110，其实现方式和有益效果均与上述实施例相同，故在此不再赘述。
在本实施例中，具体对倒装LED芯片生产中的多层绝缘薄膜的图形化方式进行说明。鉴于倒装LED芯片封装形式简单，散热性能和发光效率高的特性，倒装LED芯片备受热宠，更有业内将其称之为LED芯片的***革命，但是倒装LED芯片的制作工艺还尚未成熟，其对工艺要求的严苛和极小的工艺窗口导致制作出的成品良率偏低且片间参数差异较大，大多LED芯片厂商难以制作出高良率和性能参数优异的倒装LED芯片，以目前的生产技术，LED芯片的倒装结构在制作过程中需要一层薄膜同时具备绝缘与反射结构，为了获得这种薄膜就需要交替蒸镀折射率不同的多层绝缘薄膜130，因此而带来了以上所述的种种难点难以突破，这也是导致倒装LED芯片漏电良率无法提升的一大瓶颈。为解决这一问题，我们经过大量实验，总结许多数据，证实了本发明实施例提供的方法在应用于倒装LED芯片的制备时，可以将倒装LED芯片的良率提高到90％以上，传统工艺的良率只能达到70％-80％，与此同时本发明实施例提供的方法又使倒装LED芯片获得了稳定的多层绝缘薄膜结构，排除了许多潜在的影响倒装LED芯片性能的风险，具有很宽广的生产应用性。
如图4所示，也为本发明提供的一种芯片的多层绝缘薄膜的一个实施例的结构示意图。本实施例所提供的芯片的多层绝缘薄膜采用本发明任意实施例所述的方法制得，与本发明实施例提供的多层绝缘薄膜的图形化方法具有相应的技术效果，故在此不再赘述。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (10)

1.一种多层绝缘薄膜的图形化方法，其特征在于，包括：
在所制备的半导体晶片的衬底表面蒸镀掩膜层；
去除部分所述掩膜层，形成掩膜层图形，露出部分所述衬底；
在所述半导体晶片表面蒸镀多层绝缘薄膜，所述多层绝缘薄膜覆盖所述掩膜层图形和部分所述衬底；
去除所述掩膜层图形和所述掩膜层图形上覆盖的多层绝缘薄膜，保留部分所述衬底上的多层绝缘薄膜，使得所述半导体晶片表面在所述掩膜层图形的位置形成凹坑。
2.根据权利要求1所述的方法，其特征在于，所述多层绝缘薄膜由至少两种绝缘膜质一次或者多次交替堆叠形成。
3.根据权利要求1所述的方法，其特征在于，所述掩膜层的热膨胀系数与所述衬底的热膨胀系数的比值在0.9到1.1之间；所述掩膜层与所述衬底之间紧密的粘附在一起。
4.根据权利要求1所述的方法，其特征在于，所述掩膜层的热膨胀系数与所述多层绝缘薄膜的热膨胀系数的比值大于1.2；所述掩膜层的晶格失配系数与所述多层绝缘薄膜的晶格失配系数的比值大于1.2。
5.根据权利要求1所述的方法，其特征在于，所述去除所述掩膜层图形和所述掩膜层图形上覆盖的多层绝缘薄膜，包括：
通过湿法刻蚀去除所述掩膜层图形和所述掩膜层图形上覆盖的多层绝缘薄膜，保留部分所述衬底上的多层绝缘薄膜。
6.根据权利要求5所述的方法，其特征在于，所述湿法刻蚀所使用的溶剂对所述掩膜层与所述多层绝缘薄膜的选择比大于100，使得去除所述掩膜层图形的同时保留部分所述衬底表面的多层绝缘薄膜，以形成所述多层绝缘薄膜的纳米级图形。
7.根据权利要求1所述的方法，其特征在于，所述掩膜层包括：有机物、金属、氧化物中的一种或几种。
8.根据权利要求1所述的方法，其特征在于，所述掩膜层的厚度在0.1到1000um之间。
9.根据权利要求1～8中任一项所述的方法，其特征在于，所述蒸镀掩膜层之前，还包括：
在半导体晶片的衬底上依次生长缓冲层、N型半导体层、发光层和P型半导体层，以形成外延层；
在所述外延层上生长氧化铟锡ITO薄膜；
通过刻蚀形成待制备半导体芯片的N型区和P型区；
在所述半导体晶片的表面蒸镀分布式布拉格反射镜DBR层；
则在所制备的半导体晶片的衬底表面蒸镀掩膜层，包括：
在所制备的半导体晶片的所述DBR层表面蒸镀掩膜层。
10.一种芯片的多层绝缘薄膜，所述芯片的多层绝缘薄膜的图形采用如权利要求1～9中任一项所述的方法制得。
CN201410513166.3A 2014-09-29 2014-09-29 多层绝缘薄膜的图形化方法及芯片的多层绝缘薄膜 Pending CN104217927A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410513166.3A CN104217927A (zh) 2014-09-29 2014-09-29 多层绝缘薄膜的图形化方法及芯片的多层绝缘薄膜

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410513166.3A CN104217927A (zh) 2014-09-29 2014-09-29 多层绝缘薄膜的图形化方法及芯片的多层绝缘薄膜

Publications (1)

Publication Number Publication Date
CN104217927A true CN104217927A (zh) 2014-12-17

Family

ID=52099307

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410513166.3A Pending CN104217927A (zh) 2014-09-29 2014-09-29 多层绝缘薄膜的图形化方法及芯片的多层绝缘薄膜

Country Status (1)

Country Link
CN (1) CN104217927A (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040209123A1 (en) * 2003-04-17 2004-10-21 Bajorek Christopher H. Method of fabricating a discrete track recording disk using a bilayer resist for metal lift-off
JP2005122947A (ja) * 2003-10-14 2005-05-12 Pioneer Plasma Display Corp 透明薄膜電極の製造方法及び成膜装置、プラズマディスプレイパネルの製造方法、プラズマ表示装置の製造方法
US20080224158A1 (en) * 2004-10-06 2008-09-18 Lumileds Lighting U.S., Llc Light Emitting Device With Undoped Substrate And Doped Bonding Layer
US20080296562A1 (en) * 2007-05-31 2008-12-04 Murduck James M Methods and apparatus for fabricating carbon nanotubes and carbon nanotube devices
CN101419925A (zh) * 2007-10-23 2009-04-29 新应材股份有限公司 导通垫的成型方法
WO2009088357A1 (en) * 2008-01-07 2009-07-16 Agency For Science, Technology And Research Method for lift-off patterning films on a substrate
CN101981710A (zh) * 2008-03-24 2011-02-23 索尼公司 半导体发光装置及半导体发光装置制造方法
CN102306626A (zh) * 2011-09-09 2012-01-04 电子科技大学 半导体异质结场效应晶体管栅结构的制备方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040209123A1 (en) * 2003-04-17 2004-10-21 Bajorek Christopher H. Method of fabricating a discrete track recording disk using a bilayer resist for metal lift-off
JP2005122947A (ja) * 2003-10-14 2005-05-12 Pioneer Plasma Display Corp 透明薄膜電極の製造方法及び成膜装置、プラズマディスプレイパネルの製造方法、プラズマ表示装置の製造方法
US20080224158A1 (en) * 2004-10-06 2008-09-18 Lumileds Lighting U.S., Llc Light Emitting Device With Undoped Substrate And Doped Bonding Layer
US20080296562A1 (en) * 2007-05-31 2008-12-04 Murduck James M Methods and apparatus for fabricating carbon nanotubes and carbon nanotube devices
CN101419925A (zh) * 2007-10-23 2009-04-29 新应材股份有限公司 导通垫的成型方法
WO2009088357A1 (en) * 2008-01-07 2009-07-16 Agency For Science, Technology And Research Method for lift-off patterning films on a substrate
CN101981710A (zh) * 2008-03-24 2011-02-23 索尼公司 半导体发光装置及半导体发光装置制造方法
CN102306626A (zh) * 2011-09-09 2012-01-04 电子科技大学 半导体异质结场效应晶体管栅结构的制备方法

Similar Documents

Publication Publication Date Title
CN110112172B (zh) 基于氮化镓纳米孔阵列/量子点混合结构的全色微米led显示芯片及其制备方法
CN108172673B (zh) 用于led倒装芯片的分布式布拉格反射镜图形的制作方法和结构
JP2006253172A (ja) 半導体発光素子、半導体発光装置及び半導体発光素子の製造方法
CN104319324A (zh) 一种图形化衬底及图形化衬底的加工方法
CN105006504A (zh) 微型发光二极管装置与其制造方法
CN108470804A (zh) 一种发光二极管芯片的制作方法、衬底及发光二极管芯片
CN106058003B (zh) 一种提升led芯片亮度的方法
CN101807649B (zh) 具有引入粗化层的高亮度铝镓铟磷基发光二极管及其制作方法
CN107464868A (zh) 一种高压led芯片的制备方法
CN102931300A (zh) GaN基LED制造工艺中的一种背面金属反射层阵列的制作方法
CN104993024A (zh) 发光二极管芯片及其制作方法和封装方法
CN107731972A (zh) 一种长条阵列式纳米发光二极管及其制备方法
CN103022300A (zh) 制作微纳米柱发光二极管的方法
CN101807648B (zh) 引入式粗化氮极性面氮化镓基发光二极管及其制作方法
CN102931298A (zh) 一种GaN基LED制造工艺中ITO图形的制作方法
CN107123705B (zh) 一种发光二极管的制备方法
CN102122686A (zh) 发光二极管的制造方法
CN109524524B (zh) 一种用于LED的GaN深沟平坦化的制作方法
CN104752454A (zh) 发光元件
CN104217927A (zh) 多层绝缘薄膜的图形化方法及芯片的多层绝缘薄膜
CN109285924A (zh) 一种半导体芯片的制造方法
CN111063779A (zh) 一种发光二极管结构制备方法及其用途
KR101003454B1 (ko) 반도체 발광소자 및 그 제조 방법
CN104659180B (zh) 高光抽取效率GaN基LED透明电极结构及制备方法
CN114400276A (zh) 一种高压led芯片的制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20141217