CN104183005B - 图形处理单元和基于图块的渲染方法 - Google Patents
图形处理单元和基于图块的渲染方法 Download PDFInfo
- Publication number
- CN104183005B CN104183005B CN201410221690.3A CN201410221690A CN104183005B CN 104183005 B CN104183005 B CN 104183005B CN 201410221690 A CN201410221690 A CN 201410221690A CN 104183005 B CN104183005 B CN 104183005B
- Authority
- CN
- China
- Prior art keywords
- pel
- segment
- representative
- depth value
- pels
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T15/00—3D [Three Dimensional] image rendering
- G06T15/10—Geometric effects
- G06T15/40—Hidden part removal
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T11/00—2D [Two Dimensional] image generation
- G06T11/40—Filling a planar surface by adding surface attributes, e.g. colour or texture
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T15/00—3D [Three Dimensional] image rendering
- G06T15/005—General purpose rendering architectures
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T2210/00—Indexing scheme for image generation or computer graphics
- G06T2210/12—Bounding box
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Graphics (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- Image Generation (AREA)
- Processing Or Creating Images (AREA)
Abstract
本发明公开了一种图形处理单元和基于图块的渲染方法。提供一种图形处理单元(GPU)。GPU包括铺块单元和光栅器。铺块单元被配置为生成触及图像帧中的多个图块中的对应图块的图元、使用图元中的每一个的深度值来确定图元的至少一个代表性图元,并且使用至少一个代表性图元的深度值来生成用于对应图块的图元中的可见图元。光栅器被配置为对至少一个代表性和可见图元进行光栅化。
Description
对相关申请的交叉引用
本申请要求在韩国知识产权局在2013年5月24日提交的韩国专利申请号码10-2013-0059215的优先权,其公开通过引用被整体被合并于此。
技术领域
本发明涉及一种图形处理单元,并且具体地涉及一种图形处理单元中的基于图块的(tile-based)渲染方法。
背景技术
图形处理单元(GPU)是在计算***中执行图形处理操作的核心单元。图形流水线——GPU的硬件结构——可以具有三维(3D)对象作为输入并且具有二维(2D)渲染图像作为输出。随着图形分辩率增加,对更高性能的GPU、带宽和存储器的要求也增加。
发明内容
根据本发明的示例性实施例,提供一种图形处理单元。图形处理单元包括铺块(tiling)单元和光栅器。铺块单元被配置为识别触及(touching)图像帧中的多个图块中的对应图块的多个图元,使用多个图元中的每一个的深度值来确定多个图元的至少一个代表性图元,并且使用至少一个代表性图元的深度值来确定用于对应图块的多个图元中的可见图元。先于可见图元之前对至少一个代表性图元进行光栅化,并且根据渲染顺序来对可见图元进行光栅化。
在实施例中,铺块单元可以包括第一早期深度测试器,该第一早期深度测试器被配置为通过将多个图元中的每一个的深度值与至少一个代表性图元的深度值相比较来确定可见图元。
在实施例中,第一早期深度测试器可以使用第一覆盖掩模和第二覆盖掩模来确定可见图元,并且第一覆盖掩模可以指示由多个图元触及的对应图块的一部分,并且第二覆盖掩模可以指示由至少一个代表性图元触及的对应图块的一部分。
在实施例中,光栅器可以被配置为从存储器接收关于多个图块中的每一个的图元列表,并且图元列表可以包括至少一个代表性图元的标识符和可见图元的标识符。
在实施例中,光栅器可以包括定序器,该定序器被配置为从图元列表中提取至少一个代表性图元的标识符,并且通过参考至少一个代表性图元的标识符来控制渲染顺序。
在实施例中,光栅器可以包括内插单元和第二早期深度测试器。内插单元可以被配置为生成形成多个图元中的每一个的内部的多个片段(fragment)。第二早期深度测试器可以被配置为确定多个片段中的每一个的可见性。
在实施例中,第二早期深度测试器可以通过将对应图块的深度值与多个片段中的每一个的深度值相比较来确定多个片段中的每一个的可见性。
在实施例中,第二早期深度测试器可以通过将先前在相同位置被渲染的多个片段中的每一个的深度值与属于对应图块的内部的目前要被渲染的多个片段中的每一个的深度值相比较来确定多个片段中的每一个的可见性。
根据本发明的示例性实施例,提供一种图形处理单元。图形处理单元包括铺块单元和光栅器。铺块单元被配置为确定触及图像帧中的多个图块中的对应图块的多个图元,使用多个图元中的每一个的深度值来确定多个图元的至少一个代表性图元,并且使用至少一个代表性图元的深度值来确定用于对应图块的多个图元中的可见图元。晚于可见图元之后对至少一个代表性图元进行光栅化,并且根据渲染顺序对可见图元进行光栅化。
在实施例中,铺块单元包括第一早期深度测试器,该第一早期深度测试器被配置为通过将多个图元中的每一个的深度值与至少一个代表性图元的深度值相比较来确定可见图元。
在实施例中,第一早期深度测试器使用第一覆盖掩模和第二覆盖掩模来确定可见图元,并且第一覆盖掩模指示由多个图元触及的对应图块的一部分,并且第二覆盖掩模指示由至少一个代表性图元触及的对应图块的一部分。
在实施例中,光栅器被配置为从存储器接收关于多个图块中的每一个的图元列表,并且图元列表包括至少一个代表性图元的标识符和可见图元的标识符。
在实施例中,光栅器包括定序器,该定序器被配置为从图元列表中提取至少一个代表性图元的标识符,并且通过参考至少一个代表性图元的标识符来控制渲染顺序。
在实施例中,光栅器包括:内插单元,被配置为生成形成多个图元中的每一个的内部的多个片段;和第二早期深度测试器,被配置为确定多个片段中的每一个的可见性。
在实施例中,第二早期深度测试器通过将对应图块的深度值与多个片段中的每一个的深度值相比较来确定多个片段中的每一个的可见性。
在实施例中,第二早期深度测试器通过将先前在相同位置被渲染的多个片段中的每一个的深度值与属于对应图块的内部的目前要被渲染的多个片段中的每一个的深度值相比较来确定多个片段中的每一个的可见性。
根据本发明的示例性实施例,提供一种图形处理单元。图形处理单元包括铺块单元和光栅器。铺块单元被配置为识别触及图像帧中的多个图块中的对应图块的多个图元,使用多个图元中的每一个的深度值来确定多个图元的至少一个代表性图元,并且对多个图元执行第一早期深度测试以使用至少一个代表性图元的深度值来确定用于对应图块的多个图元中的可见图元。光栅器被配置为通过生成形成第二图元集合中的每一个的内部的多个片段、对多个片段执行第二早期深度测试以及确定多个片段中的每一个的可见性,来对可见图元执行光栅化。以与在铺块单元的渲染顺序不同的顺序来对至少一个代表性图元和可见图元进行光栅化。
根据本发明的示例性实施例,提供一种基于图块的渲染方法。基于图块的渲染方法包括:生成每个包括一个或多个顶点的多个图元;对于多个图元中的每一个计算形成边界的3D边界框;使用3D边界框根据渲染顺序来对多个图元执行图块拣选(bin);使用3D边界框计算多个图元中的每一个的深度值;使用多个图元中的每一个的深度值来确定触及图像帧中的多个图块中的对应图块的多个图元中的至少一个代表性图元;以及,对触及对应图块的多个图元进行光栅化。以与渲染顺序不同的顺序来对触及对应图块的多个图元中的至少一个代表性图元进行光栅化。
在实施例中,执行图块拣选可以包括将图元中的每一个的深度值与至少一个代表性图元的深度值相比较。
在实施例中,确定多个图元的可见性可以包括使用第一覆盖掩模和第二覆盖掩模。第一覆盖掩模可以指示由多个图元触及的对应图块的一部分,并且第二覆盖掩模可以指示由至少一个代表性图元触及的对应图块的一部分。
根据本发明的示例性实施例,提供一种图形处理单元。图形处理单元包括铺块单元和光栅器。铺块单元被配置为识别触及图像帧中的多个图块中的对应图块的多个图元,使用多个图元中的每一个的深度值来确定多个图元的至少一个代表性图元,使用至少一个代表性图元的深度值来确定多个图元中的可见图元,并且将包括至少一个代表性图元和可见图元的标识符的图元列表输出到存储器。光栅器被配置为从存储器接收图元列表并且对对应图块的至少一个代表性图元和可见图元进行光栅化。
在实施例中,先于可见图元之前对至少一个代表性图元进行光栅化,并且根据渲染顺序来对可见图元进行光栅化。
在实施例中,晚于可见图元之后对至少一个代表性图元进行光栅化,并且根据渲染顺序来对可见图元进行光栅化。
在实施例中,光栅器包括:内插单元,被配置为生成形成多个图元中的每一个的内部的多个片段;和第二早期深度测试器,被配置为确定多个片段中的每一个的可见性。
在实施例中,第二早期深度测试器通过将对应图块的深度值与多个片段中的每一个的深度值相比较来确定多个片段中的每一个的可见性。
在实施例中,第二早期深度测试器通过将先前在相同位置被渲染的多个片段中的每一个的深度值与属于对应图块的内部的目前要被渲染的多个片段中的每一个的深度值相比较来确定多个片段中的每一个的可见性。
附图说明
通过参考附图详细描述本发明的实施例,本发明的上述和其他的特征将变得更明显,在附图中:
图1是根据本发明的实施例的、包括GPU的计算***的框图;
图2是图示出图1中示出的GPU的图形流水线的特定配置的框图;
图3是图示出图2中示出的铺块单元的特定配置的框图;
图4图示出计算图2中示出的铺块单元的3D边界框的操作;
图5图示出图2中示出的铺块单元的图块拣选操作;
图6图示出图2中示出的铺块单元的第一早期深度测试操作;
图7示意地图示出由图2中示出的铺块单元移除第二图元;
图8是图示出图2中示出的光栅器的特定配置的框图;
图9图示出顺序图2中示出的光栅器的图元渲染顺序改变操作;
图10示意地图示出图元渲染顺序被改变并且第三图元由图2中示出的光栅器移除;
图11是图示出根据本发明的实施例的、基于图块的渲染方法的流程图;
图12是图示出图11中示出的铺块步骤的详细处理;
图13是图示出图11中示出的光栅化步骤的详细处理;以及
图14是用于解释根据本发明的实施例的、包括GPU的计算***的应用示例的框图。
具体实施方式
现在将参考附图在下文中更全面地描述本发明。然而,可以以许多不同的形式来具体化本发明,并且本发明不应该被理解为限于在这里阐述的实施例。相反,提供这些实施例以使得本公开将是全面的和完备的,并且将向本领域技术人员完全地传达本发明的范围。遍及说明书,相同的附图标记可以指示相同的组件。在附图中,可以为了清楚而夸大层和区域的厚度。
在下文中,将参考图1描述根据本发明的实施例的包括GPU的计算***。
图1是根据本发明的实施例的、包括GPU的计算***的框图。
参考图1,根据本发明的实施例的计算***1包括GPU100和存储器200。
GPU100被配置为执行基于图块的渲染。为此,GPU100包括图形流水线组件。图形流水线也可以被称为渲染流水线。图形流水线配置可以能够以流水线方式来处理图形数据。可以在软件或硬件中配置图形流水线。
存储器200被配置为存储数据。存储器200可以存储由GPU100处理的或向GPU100提供的图形数据。另外,存储器200可以起到GPU100的工作存储器的作用。存储器200可以包括诸如双数据速率静态DRAM(DDRSDRAM)、单数据速率静态DRAM(SDR SDRAM)等等的至少一个易失性存储器,和/或诸如电可擦除可编程序只读存储器(EEPROM)、闪速存储器等等的至少一个非易失存储器。
图2是图示出图1中示出的GPU的图形流水线的特定配置的框图。
参考图2,GPU100包括顶点处理单元110、图元组装(primitive assembly)单元120、铺块单元130、光栅器140和片段(fragment)处理单元150。
顶点处理单元110可以被配置为接收顶点、转换所接收的顶点并且向图元组装单元120输出所转换的顶点。可以从中央处理器(CPU)接收顶点。顶点处理单元110可以被配置为接收单个顶点并且输出单个顶点。例如,顶点可以包括诸如位置、法向矢量、色彩值等等的属性,但是本发明的方面并不限于此。可以将顶点的位置属性提供为3D空间中的坐标。例如,顶点的位置属性可以包括x、y和z坐标。x坐标可以是水平坐标、y坐标可以是垂直坐标,并且z坐标可以是深度坐标。顶点处理单元110可以把对象空间顶点转换为裁剪空间(clipspace)顶点。详细地,顶点处理单元110可以把对象空间顶点转换为世界空间顶点、可以把世界空间顶点转换为相机空间顶点,并且可以把相机空间顶点转换为裁剪空间顶点。
图元组装单元120可以被配置为从顶点处理单元110接收裁剪空间顶点、生成图元并且向铺块单元130输出图元。图元组装单元120可以生成由一个或多个顶点组成的图元。例如,图元组装单元120可以生成具有三个顶点的三角形图元。
在下文中,将关于三角形图元来描述本发明的实施例。但是本发明的方面不限于此。例如,本发明也可以被应用于诸如点、线、四边形等等的其他类型的图元。图元可以包括顶点之间的连接信息的属性。顶点之间的连接信息可以表示包括在图元中的顶点被彼此连接的顺序(例如,以顺时针方向或逆时针方向)。根据连接信息的值,图元的正面和背面可以彼此区分。
铺块单元130可以被配置为从图元组装单元120接收图元、生成图元列表并且将其输出到存储器200。参考图3,铺块单元130可以包括3D边界框计算器131、第一早期深度测试器132和图元列表生成器133。
铺块单元130可以将要被渲染的图像帧划分为多个图块,并且可以对于多个图块中的每一个生成图元列表。多个图块中的每一个可以包括图像帧中的多个像素。另外,铺块单元130可以进一步将每个图块划分为多个子图块。
铺块单元130可以对所接收的图元执行图块拣选,并且可以大致确定由图元触及(touch)的图块。图元对图块的触及可以意指图元的至少一部分属于对应图块的内部。另外,铺块单元130可以将触及图块的图元分配到图块的图元列表。可以对于多个图块中的每一个来重复图元到图块的图元列表的分配,并且铺块单元130可以输出与多个图块中的每一个相对应的多个图元列表。铺块单元130可以被配置为接收单个图元并且对单个图元执行图块拣选(例如,一次一个图元)。例如,图块可以包括覆盖掩模(coverage mask)作为属性,但是本发明的方面不限于此。对于构成图块的各个像素,覆盖掩模可以指示是否存在触及像素的图元。图形流水线可以相对于每个图块来执行渲染,并且因此,可以完成对整个图像帧的渲染。
为此,3D边界框计算器131可以计算形成图元的边界的3D边界框。在图形流水线的实施例中,2D边界框计算器可以被用于计算形成图元的边界的2D边界框。2D边界框计算器可以使用图元的x和y坐标来计算2D边界框。在三角形图元的情况下,例如,2D边界框计算器可以使用构成三角形图元的3个顶点的x和y坐标中的最大值和最小值来计算2D边界框。
与2D边界框计算器不同,根据本发明的实施例的3D边界框计算器131可以使用图元的x、y和z坐标来计算3D边界框。在三角形图元的情况下,例如,3D边界框计算器131可以使用构成三角形图元的3个顶点的x、y和z坐标中的最大值和最小值来计算3D边界框。所计算的3D边界框可以被配置为完美地围绕三角形图元的边界。例如,在图4中示出的第一图元Pa中,假定3个顶点V0、V1和V2的x坐标中的最大值和最小值分别是x0和x2,Y坐标中的最大值和最小值分别是y2和y0,并且z坐标中的最大值和最小值分别是z1和z0。在该情况下,3D边界框计算器131可以计算包括各个坐标的最大值和最小值的点Pmax(x0,y2,z1)和Pmin(x2,y0,z0)。第一边界框Ba可以由点Pmax和Pmin来限定。
铺块单元130可以计算第一边界框Ba的z坐标中的最大值和最小值来作为第一图元Pa的最大深度值和最小深度值。第一边界框Ba的x和y坐标中的最大值和最小值可以用于对第一图元Pa执行图块拣选。
例如,在图5中示出的4×4图块中,铺块单元130可以使用第一边界框Ba的x和y坐标中的值来对第一图元Pa执行图块拣选。图5图示出投射到2D屏幕上的第一图元Pa和3D边界框。尽管在本发明的实施例中2D屏幕被分割为4×4个图块,但是本发明的方面不限于此。使用第一边界框Ba的x和y坐标中的最大值(xa_max,ya_max)和最小值(xa_min,ya_min),铺块单元130可以确定第一图元Pa触及包括第n图块(Tn)的多个图块,并且可以将第一图元Pa分配到第n图块Tn的图元列表。xa_max和xa_min可以对应于图4的x0和x2,并且ya_max和ya_min可以对应于图4的y2和y0。接下来,以与如上所述相同的方式,铺块单元130可以确定第二图元Pb和第三图元Pc触及第n图块Tn。另外,铺块单元130可以将第二图元Pb和第三图元Pc分配到第n图块Tn的图元列表。
第一早期深度测试器132可以对于从图像帧划分的多个图块中的每一个在图元级别执行第一早期深度测试。执行第一早期深度测试以大致确定触及图块的多个图元中的每一个的可见度。例如,第一早期深度测试器132可以在图元完全被图块中的另一个图元掩盖时丢弃该图元的数据,并且可以确定该图元在图像帧的图块中是不可见的。此外,第一早期深度测试器132可以输出在图块中并非不可见图元的可见图元。第一早期深度测试器132被配置为接收单个图元并且对单个图元执行第一早期深度测试(例如,一次一个图元)。第一早期深度测试器132可以关于多个图块中的每一个来确定可见图元,并且因此可以在整个图像帧上完成确定。
例如,图块可以另外包括深度值作为属性,但是本发明的方面不限于此。可以分配代表性图元的最大深度值和最小深度值分别作为图块的最大深度值和最小深度值。可以从触及图块的多个图元中确定代表性图元。例如,对于多个图块中的每一个,可以确定最近的图元、最远的图元等等为代表性图元。可替换地,透明的图元可以被确定为代表性图元。
最近的图元指示触及图块的图元当中位置最靠近相机的图元,并且最远的图元指示触及图块的图元当中位置与相机最远的图元。图元的深度值可以指z坐标中的与相机的距离。例如,具有最大深度值的图元(当z坐标被反相时是具有最小深度值的图元)可以距相机最远。第一早期深度测试器132可以使用多个图元中的每一个的最小深度值或最大深度值来确定最近的图元和最远的图元。可替换地,第一早期深度测试器132可以使用多个图元中的每一个的最小深度值和最大深度值来确定最近的图元和最远的图元。
第一早期深度测试器132可以使用图元的最大深度值和最小深度值来大致确定图元的可见度。第一早期深度测试器132可以将图块的深度值与图元的深度值相比较,以确定图元的可见度。例如,当最近的图元被确定为代表性图元并且图元的最小深度值大于图块的最大深度值时,第一早期深度测试器132可以将图元确定为是被最近的图元掩盖的不可见图元。当目前要被渲染的图元的最小深度值小于图块的最小深度值时,第一早期深度测试器132可以将目前要被渲染的图元更新为新的代表性图元并且将目前要被渲染的图元的深度值更新为图块的深度值。
第一早期深度测试器132可以使用两个覆盖掩模来执行第一早期深度测试。一个覆盖掩模可以指示由代表性图元触及的图块的一部分,并且另一个覆盖掩模可以指示由目前要被渲染的图元触及的图块的一部分。当基于覆盖掩模确定不存在触及图块的图元时,第一早期深度测试器132可以不对图块执行第一早期深度测试。
例如,参考图6,当对第n图块Tn执行第一早期深度测试时,假定第三图元Pc、第二图元Pb和第一图元Pa按照图元的渲染顺序被输入到铺块单元130。在该情况下,第一早期深度测试器132可以首先将代表性图元的标识符分配为第三图元Pc的标识符。接下来,因为第二图元Pb的最小深度值zb_min小于第n图块Tn的最小深度值(即第三图元Pc的最小深度值zc_min),所以第一早期深度测试器132可以将第二图元Pb更新为新的代表性图元。另外,因为第三图元Pc的最小深度值zc_min大于第n图块Tn的最大深度值(即第二图元Pb的最大深度值zb_max),所以第一早期深度测试器132可以确定在第n图块Tn中第三图元Pc被第二图元Pb掩盖。接下来,因为第一图元Pa的最小深度值za_min小于第n图块Tn的最小深度值(即,第二图元Pb的最小深度值zb_min),所以第一早期深度测试器132可以再次将第一图元Pa更新为新的代表性图元。另外,因为第二图元Pb的最小深度值zb_min大于第n图块Tn的最大深度值(即,第一图元Pa的最大深度值za_max),所以第一早期深度测试器132可以确定在第n图块Tn中第二图元Pb被第一图元Pa掩盖。
图元列表生成器133可以对于多个图块中的每一个生成图元列表,并且可以向存储器200输出图元列表。图元列表可以包括触及图块的多个图元的标识符和代表性图元的标识符来作为属性,但是本发明的方面不限于此。根据第一早期深度测试的结果,被其他图元掩盖的不可见图元可以不被包括在图元列表中。例如,图5和图6中示出的第n图块Tn的图元列表可以仅仅包括第一图元Pa和第三图元Pc的标识符。
在铺块单元130以子图块为单位管理图像帧的情况下,铺块单元130可以确定由图元触及的子图块,或可以对于每一个子图块确定代表性图元。
图7图示出由图2中示出的铺块单元130移除第二图元Pb。
参考图7,图元组装单元120可以生成第一至第三图元Pa、Pb和Pc,并且将其输出,并且铺块单元130可以接收第一至第三图元Pa、Pb和Pc。铺块单元130可以对第一至第三图元Pa、Pb和Pc执行图块拣选以及根据图元的渲染顺序来执行第一早期深度测试。此外,铺块单元130可以根据所执行的第一早期深度测试的结果而生成关于每一个图块的图元列表,并且可以向存储器200输出所生成的图元列表。如图5中所示,因为第二图元Pb被第一图元Pa掩盖,所以第二图元Pb可以被确定为是不可见的。因此,从铺块单元130输出的关于每一个图块的图元列表与第一图元Pa和第三图元Pc有关。
光栅器140可以被配置为从存储器200接收图元列表,对由每一个图元列表所涉及的图元进行光栅化,并且将其输出到片段处理单元150。
参考图8,光栅器140可以包括定序器141、图元列表读取器142,内插单元143和第二早期深度测试器144。
图元列表读取器142可以从存储器200中读取关于每一个图块的图元列表。图元列表读取器142可以首先从存储器200中接收代表性图元并且可以然后根据渲染顺序来接收其他图元。可替换地,图元列表读取器142可以最后从存储器200中接收代表性图元并且可以根据渲染顺序来接收其他图元。
为此,定序器141可以在对图元进行光栅化的阶段控制图元的渲染顺序。定序器141可以从每一个图元列表中提取代表性图元的标识符。然后,定序器141可以通过参考代表性图元的标识符来改变图元的渲染顺序。定序器141可以控制图元列表读取器142以首先从存储器200接收与代表性图元的标识符相对应的图元,并且可以根据在先前阶段处理的图元的渲染顺序来接收其他图元。
因此,代表性图元可以在光栅化阶段具有优先权以先于其他图元之前被光栅化。可以根据在先前阶段处理的图元的渲染顺序来光栅化其他图元。
可替换地,定序器141可以控制图元列表读取器142以最后从存储器200接收与代表性图元的标识符相对应的图元,并且可以根据在先前阶段处理的图元的渲染顺序来接收其他图元。
因此,可以根据在先前阶段处理的图元的渲染顺序来光栅化其他图元并且可以最后光栅化代表性图元。
图9图示出图2中示出的光栅器中的改变图元的渲染顺序的操作。
参考图9,在存储在存储器200中的第n图块Tn的图元列表中,可以根据渲染顺序来布置第一图元Pa和第三图元Pc。图元列表可以具有队列类型的数据结构。在图形流水线的实施例中,可以基于渲染顺序以先进先出(FIFO)方式将图元传递到光栅化阶段。
可替换地,定序器141可以通过参考代表性图元的标识符来改变图元的渲染顺序。例如,当最近的图元被确定为是代表性图元时,图元列表读取器142可以首先接收与最近的图元的标识符相对应的第一图元Pa,并且然后可以将第一图元Pa传递到内插单元143(S1)。接下来,图元列表读取器142可以根据原始渲染顺序来接收第三图元Pc,并且然后可以将第三图元Pc传递到内插单元143(S2)。在图元列表中另外布置额外图元的情况下,图元列表读取器142可以以基本上与如上所述相同的方式根据原始渲染顺序以FIFO方式将其他图元传递到内插单元143。
内插单元143可以使用图元来生成片段的集合。片段可以指示构成图元的内部的3D点。每一个片段可以对应于图像帧的像素之一。例如,片段的x和y坐标可以在2D屏幕的像素栅格上被对准。
内插单元143可以内插构成图元的顶点的值,并且可以确定片段的位置、法向矢量和色彩值等等。例如,片段的位置属性可以包括基本上与顶点的位置属性相同的x、y和z坐标。具体地,片段的z坐标中的每个值可以指示深度值。内插单元143可以被配置为接收单个图元并且对片段进行内插,并且生成片段(例如,每次一个图元)。
第二早期深度测试器144可以对于每一个图块在片段级别执行第二早期深度测试。执行第二早期深度测试以确定属于图块的内部的片段的可见性、以确定要在已经完全被执行渲染的图像帧上被渲染的可见的片段,并且丢弃不可见的片段的数据。第二早期深度测试器144被配置为接收单个图元的片段并且对单个图元的片段执行第二早期深度测试(例如每次一个图元)。
基于第二早期深度测试的结果,第二早期深度测试器144可以确定属于图块的内部的所有片段的深度值。第二早期深度测试器144可以确定片段的最大深度值和最小深度值。
第二早期深度测试器144可以使用片段的深度值来确定片段的可见性。例如,第二早期深度测试器144可以将图块的深度值与片段的深度值相比较以确定片段的可见性。片段的最大深度值和最小深度值可以被分配为与在铺块阶段的最大深度值和最小深度值不同的、在光栅化阶段的图块的最大深度值和最小深度值。例如,当目前要被渲染的片段的深度值大于图块的最大深度时,第二早期深度测试可以确定片段是不可见的片段。可替换地,第二早期深度测试器144可以通过将先前在相同位置被渲染的片段的深度值与目前要被渲染的片段的深度值相比较来确定目前要被渲染的片段的可见性。当目前要被渲染的片段的深度值大于先前在相同位置被渲染的片段的深度值时,第二早期深度测试器144可以确定片段是不可见的片段。
例如,假定如上参考图9所描述地改变渲染顺序并且按照第二早期深度测试中的渲染顺序将第一图元Pa和第三图元Pc输入到第二早期深度测试器144。在该情况下,第二早期深度测试器144可以对于第n图块Tn确定构成第一图元Pa的片段的可见性,并且可以分配片段的最大深度值和最小深度值作为第n图块Tn的最大深度值和最小深度值。片段可以属于第n图块Tn的内部并且可以构成第一图元Pa。接下来,第二早期深度测试器144可以对于第n图块Tn确定构成第三图元Pc的片段的可见性。因为构成第三图元Pc的片段的深度值大于第n图块Tn的最大深度值,所以第二早期深度测试器144可以确定对于第n图块Tn构成第三图元Pc的所有片段是不可见的片段。
光栅器140可以将裁剪空间顶点转换为屏幕空间顶点。
图10图示出图元的渲染顺序被改变并且第三图元Pc由图2中示出的光栅器移除。
参考图10,光栅器140从存储器200接收关于每一个图块的图元列表。图元列表可以与第一图元Pa和第三图元Pc有关。因为图元的渲染顺序被改变,所以与先前阶段不同,光栅器140首先接收第一图元Pa,并且然后从存储器200接收关于每一个图块的第三图元Pc。光栅器140对构成第一图元Pa和第三图元Pc的片段执行第二早期深度测试,并且仅仅将可见的片段输出到片段处理单元150。可以基于所执行的第二早期深度测试来确定可见的片段。例如,如图10中所示,对于第n图块Tn,构成第三图元Pc的所有片段被构成第一图元Pa的片段掩盖,于是是不可见的,并且因此从光栅器140输出的片段仅仅与第一图元Pa有关。
片段处理单元150可以接收片段,并且可以利用隐面消除(hidden surfaceelimination)、淡阴影(lighting)、表面着色(surface shading)、纹理映射等等来处理所接收的片段。片段处理单元150可以向显示器输出在其上已经完全执行了渲染的图像帧。
在下文中,将使用GPU100的图形流水线的特定配置来描述基于图块的渲染方法。将省略对参考图1到图10所描述的重复的内容的详细描述。
图11是根据本发明的实施例的、图示出基于图块的渲染方法的流程图。
参考图11,首先从中央处理单元接收顶点,并且所接收的顶点然后被转换并且被输出(S310)。
接下来,生成多个包括一个或多个顶点的图元(S320)。
接下来,根据图元的渲染顺序来对多个图元进行铺块(S330)。例如,根据渲染顺序来对多个图元进行图块拣选,并且多个图元经历第一早期深度测试,并且因此生成关于每一个图块的图元列表。将参考图12更详细地描述铺块步骤。
参考图12,首先计算形成多个图元的边界的3D边界框(S331)。
接下来,使用每一个3D边界框的x和y坐标中的值根据渲染顺序来对多个图元进行图块拣选(S332)。在这里,可以使用每一个3D边界框的x和y坐标中的最大值和最小值来对多个图元进行图块拣选。
然后,执行第一早期深度测试以确定触及图块的多个图元的可见性(S333)。在这里,使用每一个3D边界框的z坐标中的值来计算多个图元中的每一个的最大深度值和最小深度值。可以将每一个3D边界框的z坐标中的最大深度值和最小深度值计算为每一个图元的最大深度值和最小深度值。可以使用每一个图元的最大深度值和/或最小深度值来确定用于每一个图块的代表性图元。例如,当多个图元中的最近的图元被确定为代表性图元时,具有大于图块的最大深度值的最小深度值的图元可以被确定为不可见图元。然后,可以丢弃不可见图元的数据,并且可以输出可见图元。
接下来,可以生成关于每一个图块的图元列表(S334)。在这里,关于每一个图块的图元列表可以包括触及图块的可见图元的标识符和至少一个代表性图元的标识符作为属性。图元列表可以被输出到并且存储在存储器200中。
返回参考图11,对触及图块的可见图元进行光栅化(S340),并且对于每一个图块执行步骤S340。在这里,可以先于其他图元之前光栅化代表性图元,并且可以根据渲染顺序对其他图元进行光栅化。
现在将参考图13更详细地描述图11中示出的光栅化步骤。
参考图13,关于每一个图块的图元列表首先被读取并且然后从存储器接收(S341)。在这里,通过参考代表性图元的标识符来先于其他图元之前首先接收图元列表中的图元的代表性图元,并且可以根据渲染顺序来接收其他图元。可替换地,可以最后接收代表性图元并且可以根据渲染顺序来接收其他图元。换句话说,可以改变图元的渲染顺序。
接下来,对每个图元列表中的每一个图元中的顶点的值进行内插,以生成构成图元的内部的片段的集合(S342)。
接下来,可以执行第二早期深度测试以确定图块的内部中的片段的可见性(S343)。然后,可以丢弃不可见的片段的数据。
接下来,返回参考图11,可以通过利用隐面消除、淡阴影、表面着色、纹理映射等等来完全地执行渲染(S350)。
根据本发明的实施例,在图元级别并且在片段级别执行早期深度测试(例如第一早期深度测试和第二早期深度测试)。执行图元级别的早期深度测试(例如第一早期深度测试)以在铺块阶段确定所有图元的可见性。在铺块阶段可以丢弃不可见图元的数据。因此,可以减小传递到光栅化阶段的图形数据、不必要的计算和存储器带宽,并且因此可以提高图形流水线的性能。图元级别的早期深度测试的结果被提供为代表性图元的标识符。在光栅化阶段,基于代表性图元的标识符,可以首先光栅化最近的图元,或者可以最后光栅化最远的图元或可见图元。可以根据原始渲染顺序来光栅化其他图元。用这种方式,可以以从前往后的顺序来布置图元。因此,在已经对其完全执行了渲染的图像帧上首先渲染可见图元,并且可以减少片段级别的早期深度测试(例如第二早期深度测试)中的计算量。
图14是用于解释根据本发明的实施例的、包括GPU的计算***的应用示例的框图。
参考图14,根据本发明的实施例的示例性计算***2包括CPU1000、***存储器2000、子图形***3000和显示器4000。
CPU1000可以被配置为驱动应用以生成网格。网格可以描述对象的表面。网格可以包括多个图元,并且每个图元可以由一个或多个顶点组成。
***存储器2000可以被配置为存储数据。***存储器2000可以存储由CPU1000处理的数据。另外,***存储器2000可以起到CPU1000的工作存储器的作用。***存储器2000可以包括诸如双数据速率静态DRAM(DDRSDRAM)、单数据速率静态DRAM(SDR SDRAM)等等的至少一个易失性存储器,和/或诸如电可擦除可编程序只读存储器(EEPROM)、闪速存储器等等的至少一个非易失存储器。
子图形***3000包括GPU3100、图形存储器3200、显示控制器3300、图形接口3400和图形存储器控制器3500。
GPU3100可以具有基本上与图1中示出的GPU100相同的配置。GPU3100可以使用构成网格的多个图元来执行基于图块的渲染。GPU3100可以从CPU1000接收构成网格的顶点的数据。GPU3100可以组装由一个或多个顶点组成的图元,并且可以使用组装的图元来执行渲染。
图形存储器3200可以存储由GPU3100处理的或向GPU3100提供的图形数据。另外,图形存储器3200可以起到GPU3100的工作存储器的作用。
显示控制器3300可以控制显示器4000以显示所渲染的图像帧。
图形接口3400可以执行CPU1000和GPU3100之间的对接,并且图形存储器控制器3500可以提供***存储器2000和GPU3100之间的存储器存取。
尽管图14中未示出,但是计算***2可以另外包括诸如按钮、触摸屏或麦克风之类的一个或多个输入设备、和/或诸如扬声器电话之类的一个或多个输出设备。另外,计算***2可以另外包括用于以有线或无线方式与外部设备交换数据的接口。例如,接口可以包括天线或有线/无线收发信机。
根据本发明的实施例,计算***2可以是诸如移动式电话、智能电话、个人数字助理(PDA)、台式计算机、笔记本计算机、平板式计算机等等的任意的计算***。
在总结具体实施方式时,可以理解,在没有背离本发明的精神或范围的情况下,可以对实施例进行形式上的各种修改。
Claims (15)
1.一种图形处理单元,包括:
铺块单元,被配置为识别触及图像帧中的多个图块中的对应图块的多个图元,使用多个图元中的每一个的深度值来确定多个图元中的至少一个代表性图元,并且使用至少一个代表性图元的深度值来确定用于对应图块的多个图元中的可见图元;和
光栅器,被配置为对至少一个代表性图元和用于对应图块的可见图元进行光栅化,
其中,先于可见图元之前对至少一个代表性图元进行光栅化,并且根据渲染顺序来对可见图元进行光栅化,
其中,光栅器被配置为从存储器接收关于多个图块中的每一个的图元列表,并且图元列表包括至少一个代表性图元的标识符和可见图元的标识符,并且
其中,光栅器包括定序器,该定序器被配置为从图元列表中提取至少一个代表性图元的标识符,并且通过参考至少一个代表性图元的标识符来改变至少一个代表性图元的渲染顺序。
2.根据权利要求1所述的图形处理单元,其中,铺块单元包括第一早期深度测试器,该第一早期深度测试器被配置为通过将多个图元中的每一个的深度值与至少一个代表性图元的深度值相比较来确定可见图元。
3.根据权利要求2所述的图形处理单元,其中,第一早期深度测试器使用第一覆盖掩模和第二覆盖掩模来确定可见图元,并且
其中,第一覆盖掩模指示由多个图元触及的对应图块的一部分,并且第二覆盖掩模指示由至少一个代表性图元触及的对应图块的一部分。
4.根据权利要求1所述的图形处理单元,其中,光栅器包括:
内插单元,被配置为生成形成多个图元中的每一个的内部的多个片段;和
第二早期深度测试器,被配置为确定多个片段中的每一个的可见性。
5.根据权利要求4所述的图形处理单元,其中,第二早期深度测试器通过将对应图块的深度值与多个片段中的每一个的深度值相比较来确定多个片段中的每一个的可见性。
6.根据权利要求4所述的图形处理单元,其中,第二早期深度测试器通过将先前在相同位置被渲染的多个片段中的每一个的深度值与属于对应图块的内部的目前要被渲染的多个片段中的每一个的深度值相比较来确定多个片段中的每一个的可见性。
7.根据权利要求1所述的图形处理单元,其中,铺块单元向存储器输出包括至少一个代表性图元和可见图元的标识符的图元列表。
8.根据权利要求1所述的图形处理单元,其中,晚于可见图元之后对至少一个代表性图元进行光栅化,并且根据渲染顺序来对可见图元进行光栅化。
9.一种图形处理单元,包括:
铺块单元,被配置为识别触及图像帧中的多个图块中的对应图块的多个图元,使用多个图元中的每一个的深度值来确定多个图元中的至少一个代表性图元,并且对多个图元执行第一早期深度测试以使用至少一个代表性图元的深度值来确定用于对应图块的多个图元中的可见图元;和
光栅器,被配置为通过生成形成至少一个代表性图元和可见图元中的每一个的内部的多个片段、对多个片段执行第二早期深度测试以及确定多个片段中的每一个的可见性,来对至少一个代表性图元和可见图元执行光栅化,
其中,以与在铺块单元的渲染顺序不同的顺序来对至少一个代表性图元和可见图元进行光栅化,
其中,光栅器被配置为从存储器接收关于多个图块中的每一个的图元列表,并且图元列表包括至少一个代表性图元的标识符和可见图元的标识符,并且
其中,光栅器包括定序器,该定序器被配置为提取至少一个代表性图元的标识符,并且通过参考至少一个代表性图元的标识符来改变至少一个代表性图元的渲染顺序。
10.根据权利要求9所述的图形处理单元,其中,铺块单元被配置为将多个图元中的每一个的深度值与至少一个代表性图元的深度值相比较,以确定可见图元。
11.根据权利要求10所述的图形处理单元,其中,铺块单元使用第一覆盖掩模和第二覆盖掩模来确定可见图元,并且
其中,第一覆盖掩模指示由多个图元触及的对应图块的一部分,并且第二覆盖掩模指示由至少一个代表性图元触及的对应图块的一部分。
12.一种基于图块的渲染方法,包括:
生成每个包括一个或多个顶点的多个图元;
对于多个图元中的每一个计算形成边界的3D边界框;
使用3D边界框来根据渲染顺序对多个图元执行图块拣选;
使用3D边界框来计算多个图元中的每一个的深度值;
使用多个图元中的每一个的深度值来确定触及图像帧中的多个图块中的对应图块的多个图元当中的至少一个代表性图元;和
对触及对应图块的多个图元进行光栅化,
其中,以与渲染顺序不同的顺序来对触及对应图块的多个图元中的至少一个代表性图元进行光栅化,并且
其中,对多个图元进行光栅化包括:
从存储器接收关于对应图块的图元列表;
从图元列表中提取至少一个代表性图元的标识符;以及
通过参考至少一个代表性图元的标识符来改变至少一个代表性图元的渲染顺序。
13.根据权利要求12所述的基于图块的渲染方法,其中,执行图块拣选包括:
将多个图元中的每一个的深度值与至少一个代表性图元的深度值相比较来确定触及对应图块的多个图元的可见性,以及丢弃不可见图元的数据。
14.根据权利要求13所述的基于图块的渲染方法,其中,确定多个图元的可见性包括使用第一覆盖掩模和第二覆盖掩模,
其中,第一覆盖掩模指示由多个图元触及的对应图块的一部分,并且第二覆盖掩模指示由至少一个代表性图元触及的对应图块的一部分。
15.一种图形处理单元,包括:
铺块单元,被配置为识别触及图像帧中的多个图块中的对应图块的多个图元,使用多个图元中的每一个的深度值来确定多个图元中的至少一个代表性图元,并且使用至少一个代表性图元的深度值来确定用于对应图块的多个图元中的可见图元,以及将包括至少一个代表性图元和可见图元的标识符的图元列表输出到存储器;以及
光栅器,被配置为从存储器接收图元列表并且对至少一个代表性图元和可见图元进行光栅化,
其中,光栅器被配置为从存储器接收关于多个图块中的每一个的图元列表,并且图元列表包括至少一个代表性图元的标识符和可见图元的标识符,并且
其中,光栅器包括定序器,该定序器被配置为提取至少一个代表性图元的标识符,并且通过参考至少一个代表性图元的标识符来改变至少一个代表性图元的渲染顺序。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020130059215A KR102116708B1 (ko) | 2013-05-24 | 2013-05-24 | 그래픽스 프로세싱 유닛 |
KR10-2013-0059215 | 2013-05-24 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104183005A CN104183005A (zh) | 2014-12-03 |
CN104183005B true CN104183005B (zh) | 2018-08-14 |
Family
ID=51935090
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410221690.3A Active CN104183005B (zh) | 2013-05-24 | 2014-05-23 | 图形处理单元和基于图块的渲染方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US9741158B2 (zh) |
KR (1) | KR102116708B1 (zh) |
CN (1) | CN104183005B (zh) |
DE (1) | DE102014106780A1 (zh) |
TW (1) | TWI619089B (zh) |
Families Citing this family (44)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10957094B2 (en) * | 2013-03-29 | 2021-03-23 | Advanced Micro Devices, Inc. | Hybrid render with preferred primitive batch binning and sorting |
US10169906B2 (en) | 2013-03-29 | 2019-01-01 | Advanced Micro Devices, Inc. | Hybrid render with deferred primitive batch binning |
US10204391B2 (en) * | 2013-06-04 | 2019-02-12 | Arm Limited | Method of and apparatus for processing graphics |
US9940686B2 (en) * | 2014-05-14 | 2018-04-10 | Intel Corporation | Exploiting frame to frame coherency in a sort-middle architecture |
GB2526598B (en) * | 2014-05-29 | 2018-11-28 | Imagination Tech Ltd | Allocation of primitives to primitive blocks |
GB2524120B (en) * | 2014-06-17 | 2016-03-02 | Imagination Tech Ltd | Assigning primitives to tiles in a graphics processing system |
GB2524121B (en) * | 2014-06-17 | 2016-03-02 | Imagination Tech Ltd | Assigning primitives to tiles in a graphics processing system |
US9361697B1 (en) * | 2014-12-23 | 2016-06-07 | Mediatek Inc. | Graphic processing circuit with binning rendering and pre-depth processing method thereof |
GB2534225B (en) * | 2015-01-19 | 2017-02-22 | Imagination Tech Ltd | Rendering views of a scene in a graphics processing unit |
GB2534567B (en) * | 2015-01-27 | 2017-04-19 | Imagination Tech Ltd | Processing primitives which have unresolved fragments in a graphics processing system |
KR102354989B1 (ko) * | 2015-04-14 | 2022-01-24 | 삼성전자주식회사 | 경로 렌더링을 위한 타일 비닝을 수행하는 방법 및 장치. |
KR102341267B1 (ko) * | 2015-05-04 | 2021-12-20 | 삼성전자주식회사 | 양안 시차 영상에 대한 렌더링 방법 및 장치 |
EP3214599B1 (en) * | 2015-10-21 | 2018-12-19 | MediaTek Inc. | A graphics accelerator with direct memoryless interface to the display |
GB2546810B (en) * | 2016-02-01 | 2019-10-16 | Imagination Tech Ltd | Sparse rendering |
US10096147B2 (en) * | 2016-03-10 | 2018-10-09 | Qualcomm Incorporated | Visibility information modification |
US20180082464A1 (en) * | 2016-09-16 | 2018-03-22 | Tomas G. Akenine-Moller | Apparatus and method for an efficient 3d graphics pipeline |
KR102637736B1 (ko) * | 2017-01-04 | 2024-02-19 | 삼성전자주식회사 | 그래픽스 처리 방법 및 시스템 |
US10706612B2 (en) * | 2017-04-01 | 2020-07-07 | Intel Corporation | Tile-based immediate mode rendering with early hierarchical-z |
CN107481307B (zh) * | 2017-07-05 | 2023-04-07 | 国网山东省电力公司泰安供电公司 | 一种快速渲染三维场景的方法 |
CN108447015A (zh) * | 2018-03-27 | 2018-08-24 | 长沙景嘉微电子股份有限公司 | Gpu中一种实现用户自定义裁剪功能的装置和方法 |
CN108510430B (zh) * | 2018-03-27 | 2024-07-12 | 长沙景嘉微电子股份有限公司 | 基于分块渲染的gpu中一种资源共享的实现方法 |
GB2600622B (en) * | 2018-04-05 | 2022-11-16 | Imagination Tech Ltd | Edge and depth processing hardware |
CN108479067B (zh) | 2018-04-12 | 2019-09-20 | 网易(杭州)网络有限公司 | 游戏画面的渲染方法和装置 |
CN108765541B (zh) * | 2018-05-23 | 2020-11-20 | 歌尔光学科技有限公司 | 一种3d场景对象显示方法、装置、设备及存储介质 |
US11010954B2 (en) * | 2018-12-11 | 2021-05-18 | Samsung Electronics Co., Ltd. | Efficient redundant coverage discard mechanism to reduce pixel shader work in a tile-based graphics rendering pipeline |
EP3671652A1 (en) * | 2018-12-21 | 2020-06-24 | Imagination Technologies Limited | Transformed geometry data cache for graphics processing systems |
CN112116519B (zh) | 2019-06-19 | 2022-12-27 | 畅想科技有限公司 | 图形处理***中的粗略深度测试 |
US11080814B1 (en) | 2020-02-03 | 2021-08-03 | Sony Interactive Entertainment Inc. | System and method for efficient multi-GPU rendering of geometry by pretesting against screen regions using prior frame information |
US11120522B2 (en) | 2020-02-03 | 2021-09-14 | Sony Interactive Entertainment Inc. | System and method for efficient multi-GPU rendering of geometry by subdividing geometry |
US11514549B2 (en) | 2020-02-03 | 2022-11-29 | Sony Interactive Entertainment Inc. | System and method for efficient multi-GPU rendering of geometry by generating information in one rendering phase for use in another rendering phase |
US11508110B2 (en) | 2020-02-03 | 2022-11-22 | Sony Interactive Entertainment Inc. | System and method for efficient multi-GPU rendering of geometry by performing geometry analysis before rendering |
US11263718B2 (en) | 2020-02-03 | 2022-03-01 | Sony Interactive Entertainment Inc. | System and method for efficient multi-GPU rendering of geometry by pretesting against in interleaved screen regions before rendering |
CN115335866A (zh) * | 2020-02-03 | 2022-11-11 | 索尼互动娱乐股份有限公司 | 在渲染时通过几何图形分析进行几何图形的高效多gpu渲染的***和方法 |
US11170461B2 (en) | 2020-02-03 | 2021-11-09 | Sony Interactive Entertainment Inc. | System and method for efficient multi-GPU rendering of geometry by performing geometry analysis while rendering |
US11321800B2 (en) | 2020-02-03 | 2022-05-03 | Sony Interactive Entertainment Inc. | System and method for efficient multi-GPU rendering of geometry by region testing while rendering |
GB2591803B (en) | 2020-02-07 | 2022-02-23 | Imagination Tech Ltd | Graphics processing method and system for rendering items of geometry based on their size |
GB2591802B (en) | 2020-02-07 | 2022-03-23 | Imagination Tech Ltd | Graphics processing method and system for rendering items of geometry based on their size |
CN116802673A (zh) * | 2020-12-30 | 2023-09-22 | 超威半导体公司 | 用于使用两级装仓进行分布式渲染的***和方法 |
US20220246081A1 (en) * | 2021-01-05 | 2022-08-04 | Google Llc | Hidden display interfaces and associated systems and methods |
US20220319091A1 (en) * | 2021-03-31 | 2022-10-06 | Advanced Micro Devices, Inc. | Post-depth visibility collection with two level binning |
CN116957898A (zh) * | 2022-04-19 | 2023-10-27 | 象帝先计算技术(重庆)有限公司 | 图形处理器、***、方法、电子装置及电子设备 |
CN116957900A (zh) * | 2022-04-20 | 2023-10-27 | 象帝先计算技术(重庆)有限公司 | 图形处理器、***、电子装置、设备及图形处理方法 |
CN115660935B (zh) * | 2022-10-08 | 2024-03-01 | 芯动微电子科技(珠海)有限公司 | 一种分块渲染模式图形处理方法及*** |
CN115841433B (zh) * | 2023-02-20 | 2023-05-09 | 摩尔线程智能科技(北京)有限责任公司 | 基于图块的光栅化方法和设备、图像渲染方法和设备 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6362818B1 (en) * | 1998-01-07 | 2002-03-26 | Evans & Sutherland Computer Corporation | System and method for reducing the rendering load for high depth complexity scenes on a computer graphics display |
US6525726B1 (en) * | 1999-11-02 | 2003-02-25 | Intel Corporation | Method and apparatus for adaptive hierarchical visibility in a tiled three-dimensional graphics architecture |
CN101639929A (zh) * | 2008-06-05 | 2010-02-03 | Arm有限公司 | 图形处理*** |
Family Cites Families (37)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6052125A (en) * | 1998-01-07 | 2000-04-18 | Evans & Sutherland Computer Corporation | Method for reducing the rendering load for high depth complexity scenes on a computer graphics display |
US7068272B1 (en) | 2000-05-31 | 2006-06-27 | Nvidia Corporation | System, method and article of manufacture for Z-value and stencil culling prior to rendering in a computer graphics processing pipeline |
GB2378108B (en) * | 2001-07-24 | 2005-08-17 | Imagination Tech Ltd | Three dimensional graphics system |
GB2406184B (en) * | 2003-09-17 | 2006-03-15 | Advanced Risc Mach Ltd | Data processing system |
KR100546383B1 (ko) | 2003-09-29 | 2006-01-26 | 삼성전자주식회사 | 눈에 보이지 않는 프래그먼트를 처리하기 위한 3차원그래픽스 렌더링 엔진 및 그 방법 |
US7583263B2 (en) * | 2003-12-09 | 2009-09-01 | Siemens Product Lifecycle Management Software Inc. | System and method for transparency rendering |
US7978194B2 (en) * | 2004-03-02 | 2011-07-12 | Ati Technologies Ulc | Method and apparatus for hierarchical Z buffering and stenciling |
US20050195198A1 (en) | 2004-03-03 | 2005-09-08 | Anderson Michael H. | Graphics pipeline and method having early depth detection |
US7505036B1 (en) * | 2004-07-30 | 2009-03-17 | 3Dlabs Inc. Ltd. | Order-independent 3D graphics binning architecture |
US20060209065A1 (en) * | 2004-12-08 | 2006-09-21 | Xgi Technology Inc. (Cayman) | Method and apparatus for occlusion culling of graphic objects |
US20090051687A1 (en) * | 2005-10-25 | 2009-02-26 | Mitsubishi Electric Corporation | Image processing device |
KR100714672B1 (ko) * | 2005-11-09 | 2007-05-07 | 삼성전자주식회사 | 스플렛을 이용한 깊이 기반의 영상 렌더링 방법 및 그방법을 채용한 시스템 |
US20070146366A1 (en) * | 2005-12-23 | 2007-06-28 | Intel Corporation | System and method for rasterization order independent line stipple |
US20070268289A1 (en) | 2006-05-16 | 2007-11-22 | Chun Yu | Graphics system with dynamic reposition of depth engine |
JP4116648B2 (ja) | 2006-05-22 | 2008-07-09 | 株式会社ソニー・コンピュータエンタテインメント | オクルージョンカリング方法および描画処理装置 |
US7952588B2 (en) * | 2006-08-03 | 2011-05-31 | Qualcomm Incorporated | Graphics processing unit with extended vertex cache |
US7804499B1 (en) * | 2006-08-28 | 2010-09-28 | Nvidia Corporation | Variable performance rasterization with constant effort |
KR100793990B1 (ko) * | 2006-09-18 | 2008-01-16 | 삼성전자주식회사 | 타일 기반 3차원 렌더링에서의 조기 z 테스트 방법 및시스템 |
US8243069B1 (en) | 2006-11-03 | 2012-08-14 | Nvidia Corporation | Late Z testing for multiple render targets |
GB2461821B (en) * | 2007-09-12 | 2010-06-30 | Imagination Tech Ltd | Methods and systems for generating 3-dimensional computer images |
US8379019B2 (en) * | 2007-12-26 | 2013-02-19 | Advanced Micro Devices, Inc. | Fast triangle reordering for vertex locality and reduced overdraw |
WO2011078858A1 (en) * | 2009-12-23 | 2011-06-30 | Intel Corporation | Image processing techniques |
US8854384B2 (en) | 2010-04-06 | 2014-10-07 | Broadcom Corporation | Method and system for processing pixels utilizing scoreboarding |
JP2012038132A (ja) | 2010-08-09 | 2012-02-23 | Mitsubishi Electric Corp | カバレージ表示装置、カバレージ表示システムおよびカバレージ表示プログラム |
KR101719485B1 (ko) | 2010-09-20 | 2017-03-27 | 삼성전자주식회사 | 그래픽 처리 유닛에서의 사전 픽셀 제거를 위한 장치 및 방법 |
US8593475B2 (en) * | 2010-10-13 | 2013-11-26 | Qualcomm Incorporated | Systems and methods for dynamic procedural texture generation management |
KR101782044B1 (ko) | 2011-02-22 | 2017-09-26 | 삼성전자주식회사 | 그래픽 프로세서 및 조기 가시성 테스트 방법 |
US8643666B2 (en) * | 2011-02-25 | 2014-02-04 | Adobe Systems Incorporated | Stenciled layer peeling graphics processing |
CN102208112B (zh) * | 2011-05-25 | 2015-08-05 | 威盛电子股份有限公司 | 景深消隐方法、三维图形处理方法及其装置 |
US10089774B2 (en) * | 2011-11-16 | 2018-10-02 | Qualcomm Incorporated | Tessellation in tile-based rendering |
KR20130059215A (ko) | 2011-11-28 | 2013-06-05 | 김현수 | 태양광 추적 장치 및 방법 그리고 이것을 적용한 에너지 수집 장치 및 그 운영 방법 |
GB2497762B (en) * | 2011-12-20 | 2018-05-23 | Advanced Risc Mach Ltd | Intermediate value storage within a graphics processing apparatus |
US8823736B2 (en) * | 2012-01-20 | 2014-09-02 | Intel Corporation | Graphics tiling architecture with bounding volume hierarchies |
US9495781B2 (en) * | 2012-06-21 | 2016-11-15 | Nvidia Corporation | Early sample evaluation during coarse rasterization |
US20140071160A1 (en) * | 2012-09-07 | 2014-03-13 | Kabushiki Kaisha Toshiba | Electronic apparatus and display control method |
GB2500284B (en) * | 2012-09-12 | 2014-04-30 | Imagination Tech Ltd | Tile based computer graphics |
GB201223089D0 (en) * | 2012-12-20 | 2013-02-06 | Imagination Tech Ltd | Hidden culling in tile based computer generated graphics |
-
2013
- 2013-05-24 KR KR1020130059215A patent/KR102116708B1/ko active IP Right Grant
-
2014
- 2014-04-17 US US14/255,171 patent/US9741158B2/en active Active
- 2014-05-14 DE DE102014106780.0A patent/DE102014106780A1/de active Pending
- 2014-05-22 TW TW103117828A patent/TWI619089B/zh active
- 2014-05-23 CN CN201410221690.3A patent/CN104183005B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6362818B1 (en) * | 1998-01-07 | 2002-03-26 | Evans & Sutherland Computer Corporation | System and method for reducing the rendering load for high depth complexity scenes on a computer graphics display |
US6525726B1 (en) * | 1999-11-02 | 2003-02-25 | Intel Corporation | Method and apparatus for adaptive hierarchical visibility in a tiled three-dimensional graphics architecture |
CN101639929A (zh) * | 2008-06-05 | 2010-02-03 | Arm有限公司 | 图形处理*** |
Also Published As
Publication number | Publication date |
---|---|
TWI619089B (zh) | 2018-03-21 |
US20140347357A1 (en) | 2014-11-27 |
US9741158B2 (en) | 2017-08-22 |
DE102014106780A1 (de) | 2014-12-18 |
KR20140137935A (ko) | 2014-12-03 |
KR102116708B1 (ko) | 2020-05-29 |
TW201445502A (zh) | 2014-12-01 |
CN104183005A (zh) | 2014-12-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104183005B (zh) | 图形处理单元和基于图块的渲染方法 | |
US10510183B2 (en) | Graphics processing enhancement by tracking object and/or primitive identifiers | |
JP7421585B2 (ja) | 光線バンドルの光線に対する差分データを決定する方法及びグラフィックス処理ユニット | |
CN104050626B (zh) | 用于将基元光栅化的方法、***和存储介质 | |
CN110084875B (zh) | 使用计算着色器作为顶点着色器的前端 | |
CN108230435B (zh) | 采用立方图纹理的图形处理 | |
CN104036537A (zh) | 多分辨率一致光栅化 | |
CN107038742A (zh) | 屏幕空间管线中的多通道渲染 | |
CN107392836B (zh) | 使用图形处理管线实现的立体多投影 | |
US9978176B2 (en) | Simplifying small mesh components with redundant backs | |
CN103810669A (zh) | 在统一l2高速缓存中高速缓存经适应性定制大小的高速缓存像素块 | |
CN102947865A (zh) | 用于光线跟踪中的图元相交的***和方法 | |
JP2012190428A (ja) | 立体映像視覚効果処理方法 | |
KR101507776B1 (ko) | 3차원 지도의 외곽선 표현 방법 | |
RU2680355C1 (ru) | Способ и система удаления невидимых поверхностей трёхмерной сцены | |
EP4018417A1 (en) | Using bounding volume representations for raytracing dynamic units within a virtual space | |
US20090284524A1 (en) | Optimized Graphical Calculation Performance by Removing Divide Requirements | |
Vyatkin | Method of binary search for image elements of functionally defined objects using graphics processing units | |
Nah et al. | MobiRT: an implementation of OpenGL ES-based CPU-GPU hybrid ray tracer for mobile devices | |
KR20160068204A (ko) | 메시 지오메트리를 위한 데이터 처리 방법 및 이를 기록한 컴퓨터 판독 가능 저장 매체 | |
WO2023169002A1 (zh) | 软光栅化的方法、装置、设备、介质及程序产品 | |
KR20140120156A (ko) | 사용성이 향상된 모바일 디바이스를 위한 3차원 그래픽 데이터 생성 방법 및 이를 이용한 응용 개발 환경 | |
JP5864474B2 (ja) | 空間を分割してグラフィックスを処理する画像処理装置及び画像処理方法 | |
Ma et al. | Rasterization of geometric primitive in graphics based on FPGA | |
JP2019046080A (ja) | 情報処理装置、方法及びプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |