CN104181473A

CN104181473A - 一种电流源校准电路

Info

Publication number: CN104181473A
Application number: CN201410421448.0A
Authority: CN
Inventors: 林剑辉
Original assignee: CHANGSHA RUIDAXING MICROELECTRONICS Co Ltd
Current assignee: CHANGSHA RUIDAXING MICROELECTRONICS Co Ltd
Priority date: 2014-08-25
Filing date: 2014-08-25
Publication date: 2014-12-03

Abstract

本发明提供了一种电流源校准电路，属于集成电路领域。该电流源校准电路包括由运算放大器amp1、三极管Q1、Q2和电阻R1、R2、R3、R4、R5组成的电流源电路以及由三极管Q10、NMOS管M0、M1、M2、M3、M4、M5，开关S1、S2、S3、S4、S5和电阻R10、R11组成的校准电路。与现有的电流源电路相比，本发明无需使用外部电阻，并且具有校准线性度好、结构简单等优点，提高了电流源的精度，降低了电流源的校准成本。

Description

一种电流源校准电路

技术领域

本发明属于集成电路领域，特别涉及一种电流源校准电路。

背景技术

在集成电路设计中，电流源的应用十分广泛，例如电流舵DAC中就需要大量精确的电流源。精确的电流源不仅可以提高电子产品的性能，而且在制造中由于较小的变化范围也有利于提高产量。但是由于目前的电流源多由电压除以电阻产生，而芯片内电阻变化很大，有时甚至高达50％以上，所以对电流源进行校准就非常有必要了。

目前为了得到精确电流源，最常用的方法是使用一个精确的外部电阻，从而产生一个精确的电流源。这种方法在所需电流源个数很少时经常使用。但是如果我们的电路中需要使用大量的电流源阵列时，这种方法就需要使用大量的外部电阻，大大增加了成本。

发明内容

有鉴于此，本发明提供了一种电流源校准电路，以提高电流源的精度。

一种电流源校准电路，包括由运算放大器amp1、三极管Q1、Q2和电阻R1、R2、R3、R4、R5组成的电流源电路以及由三极管Q10、NMOS管M0、M1、M2、M3、M4、M5，开关S1、S2、S3、S4、S5和电阻R10、R11组成的校准电路；

其中，运算放大器amp1的正输入端通过电阻R1接入GND的同时，接三极管Q1的集电极，运算放大器amp1的负输入端接基准电压VREF，运算放大器amp1输出端接三极管Q1、Q2、Q10的基极；三极管Q1发射极接电阻R2的一端；电阻R2的另一端接电阻R3；电阻R3的另一端接电源VDD；三极管Q2集电极接电流源模块输出端I1，发射极接电阻R4的一端；电阻R4的另一端接电阻R5的一端同时接开关S1～S5的共有端；电阻R5的另一端接电源VDD；NMOS管M0的源极接地，栅极与漏极相接同时接三极管Q10的集电极和NMOS管M1、M2、M3、M4、M5的栅极；三极管Q10基极接运算放大器amp1的输出端，发射极接电阻R10的一端；电阻R10的另一端与电阻R11相接；电阻R11的另一端接电源VDD；NMOS管M1、M2、M3、M4、M5的源极都接地，漏极分别接到开关S1、S2、S3、S4、S5的一端；开关S1、S2、S3、S4、S5的另一端互相连接且接入R4和R5的相接端。

进一步的，所述运算放大器amp1为一级运算放大器。其中，PMOS管M10的源极接电源VDD，栅极和漏极相接，并接到PMOS管M11的栅极和NMOS管M12的漏极；PMOS管M11的源极接电源VDD，漏极接运算放大器amp1的输出VOUT；NMOS管M12的栅极接运算放大器amp1的正输入端INP，源极接NMOS管M13的源极以及电阻R10的一端；电阻R10的另一端接地；NMOS管M13的栅极接运算放大器amp1的负输入端INN，漏极接运算放大器amp1的输出端VOUT。

进一步的，所述NMOS管M1、M2、M3、M4、M5的宽长比W/L的比例为1:2:4:8:16，NMOS管M0的宽长比W/L则没有限制。

进一步的，所述开关S1、S2、S3、S4、S5为金属熔丝或者栅极受外部输入控制的MOS管。

本发明提供的电流源校准电路，在提高电流源精度和可靠性的同时，结构简单且容易实现，具有较高的实际应用价值。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明提供的电流源校准电路的结构示意图。

图2为本发明提供的电流源校准电路中的运算放大器amp1的电路图。

具体实施方式

本发明公开了一种电流源校准电路，本发明提供的电流源校准电路无需使用外部电阻，并且具有校准线性度好、结构简单等优点，提高了电流源的精度，降低了电流源的校准成本。

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

一种电流源校准电路，如图1所示，包括由运算放大器amp1、三极管Q1、Q2和电阻R1、R2、R3、R4、R5组成的电流源电路以及由三极管Q10、NMOS管M0、M1、M2、M3、M4、M5，开关S1、S2、S3、S4、S5和电阻R10、R11组成的校准电路；

作为本发明的实施例，如图2所示，所述运算放大器amp1为一级运算放大器。其中，PMOS管M10的源极接电源VDD，栅极和漏极相接，并接到PMOS管M11的栅极和NMOS管M12的漏极；PMOS管M11的源极接电源VDD，漏极接运算放大器amp1的输出VOUT；NMOS管M12的栅极接运算放大器amp1的正输入端INP，源极接NMOS管M13的源极以及电阻R10的一端；电阻R10的另一端接地；NMOS管M13的栅极接运算放大器amp1的负输入端INN，漏极接运算放大器amp1的输出端VOUT。

作为本发明的实施例，所述NMOS管M1、M2、M3、M4、M5的宽长比W/L的比例为1:2:4:8:16，NMOS管M0的宽长比W/L则没有限制。

作为本发明的实施例，所述开关S1、S2、S3、S4、S5为金属熔丝或者栅极受外部输入控制的MOS管。

利用运算放大器虚短和虚断的原理，可以得出，在工作状态稳定之后，运算放大器amp1的正输入端INP和负输入端INN电压相等，即都为输入电压VREF，从而可以流过三极管Q1集电极的电流大小为VREF/R1。理想情况下，假设开关S1～S5完全断开，而且电阻和三极管匹配的非常好，那么流过三极管Q2和三极管Q10集电极的电流大小也都为VREF/R1。但是由于实际情况中电阻和三极管存在失配的情况，使得流过三极管Q2的电流不为VREF/R1，可能会有高达5％偏差(在特定的制造工艺下)，这在高性能模拟电路中是无法接受的。所以在本发明中，采用了五个宽长比W/L的比例为1:2:4:8:16的NMOS管M1、M2、M3、M4、M5，实现了五路不同的电流大小，通过开关S1、S2、S3、S4、S5的开启和关闭可以设定总校准电流的大小，从而使得电阻R4与R5的相接点A的电压不同。总校准电流越大，节点A电压越低，使得三极管Q2的发射极电压越低，从而导致流过三极管Q2集电极的电流越小。反之，总校准电流越小，节点A电压越高，使得三极管Q2的发射极电压越高，从而导致流过三极管Q2集电极的电流越大。所以，通过调节开关S1～S5的导通和关闭，就能实现对流过三极管Q2集电极的电流I1的调节，从而得到高精度的电流源。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims

1.一种电流源校准电路，其特征在于，包括由运算放大器amp1、三极管Q1、Q2和电阻R1、R2、R3、R4、R5组成的电流源电路以及由三极管Q10、NMOS管M0、M1、M2、M3、M4、M5，开关S1、S2、S3、S4、S5和电阻R10、R11组成的校准电路；

其中，运算放大器amp1的正输入端通过电阻R1接入GND的同时，接三极管Q1的集电极，运算放大器amp1的负输入端接基准电压VREF，运算放大器amp1输出端接三极管Q1、Q2、Q10的基极；三极管Q1发射极接电阻R2的一端；电阻R2的另一端接电阻R3；电阻R3的另一端接电源VDD；三极管Q2集电极接电流源模块输出端I1，发射极接电阻R4的一端；电阻R4的另一端接电阻R5的一端同时接开关S1~S5的共有端；电阻R5的另一端接电源VDD；NMOS管M0的源极接地，栅极与漏极相接同时接三极管Q10的集电极和NMOS管M1、M2、M3、M4、M5的栅极；三极管Q10基极接运算放大器amp1的输出端，发射极接电阻R10的一端；电阻R10的另一端与电阻R11相接；电阻R11的另一端接电源VDD；NMOS管M1、M2、M3、M4、M5的源极都接地，漏极分别接到开关S1、S2、S3、S4、S5的一端；开关S1、S2、S3、S4、S5的另一端互相连接且接入R4和R5的相接端。

2.如权利要求1所述的电流源校准电路，其特征在于，所述运算放大器amp1为一级运算放大器；其中，PMOS管M10的源极接电源VDD，栅极和漏极相接，并接到PMOS管M11的栅极和NMOS管M12的漏极；PMOS管M11的源极接电源VDD，漏极接运算放大器amp1的输出VOUT；NMOS管M12的栅极接运算放大器amp1的正输入端INP，源极接NMOS管M13的源极以及电阻R10的一端；电阻R10的另一端接地；NMOS管M13的栅极接运算放大器amp1的负输入端INN，漏极接运算放大器amp1的输出端VOUT。

3.如权利要求1或权利要求2所述的电流源校准电路，其特征在于，所述NMOS管M1、M2、M3、M4、M5的宽长比W/L的比例为1:2:4:8:16，NMOS管M0的宽长比W/L则没有限制。

4.如权利要求1或权利要求2所述的电流源校准电路，其特征在于，所述开关S1、S2、S3、S4、S5为金属熔丝或者栅极受外部输入控制的MOS管。