CN104134464A - 地址线测试***及方法 - Google Patents
地址线测试***及方法 Download PDFInfo
- Publication number
- CN104134464A CN104134464A CN201310157941.1A CN201310157941A CN104134464A CN 104134464 A CN104134464 A CN 104134464A CN 201310157941 A CN201310157941 A CN 201310157941A CN 104134464 A CN104134464 A CN 104134464A
- Authority
- CN
- China
- Prior art keywords
- data
- address
- space
- wire
- address wire
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明提供一种地址线测试***,该***包括一系列功能模块。利用这些功能模块,该***根据连接处理器与内存的地址线的数目n确定内存中的n个空间地址,其中每条地址线对应该n个空间地址中的一个空间地址。该***向所述n个空间地址全部写入第一数据后,从上述n个空间地址读取数据,并判断从上述n个空间地址读取的数据是否全部为第一数据,以判断是否有地址线发生开路故障。该***还可以通过对上述n个空间地址执行较少次数的数据读、写操作,测试出发生短路故障的地址线。本发明还提供一种地址线测试方法。
Description
技术领域
本发明涉及一种测试***及方法,尤其是一种地址线测试***及方法。
背景技术
内存与处理器之间的连接主要包括数据线、地址线和控制线。当内存的地址线出现故障时,可能无法向内存某一空间地址写入数据,或者是写入某一地址的数据可能也被写入到其它地址,造成正常的读/写操作发生数据错误,影响计算机***的可靠性。因此,主板制造商在主板出厂前需要对内存的地址线进行测试。
目前,内存地址线的测试是通过向内存的每个空间地址逐次写入二进制数据0或1,再逐一从每个空间地址读取数据,通过判断读取的数据是否等于写入的数据判断每个地址线是否发生电路故障。这种测试方法的不足之处在于:对内存的每个空间地址逐次写入、读取数据需要花费较长的时间完成测试,尤其是在内存的容量较大、待测主板数目产量大的情况下。另一方面,主板生产线上的测试,只需要测试到内存有地址线发生故障即达到测试目的,并不需要具体到测试出每条发生故障的地址线。
发明内容
鉴于以上内容,有必要提供一种地址线测试***及方法,可以测试出内存是否有地址线发生故障,节省测试时间、提高测试效率。
一种地址线测试***,该***包括一系列功能模块。利用这些功能模块,该***根据连接处理器与内存的地址线的数目n确定内存中的n个空间地址,其中每条地址线对应该n个空间地址中的一个空间地址。该***向所述n个空间地址全部写入第一数据后,从上述n个空间地址读取数据,并判断从上述n个空间地址读取的数据是否全部为第一数据。若从某个空间地址读取的数据不等于第一数据,则该***判断该空间地址对应的地址线发生开路故障,若从上述n个空间地址读取的数据全部为第一数据,则该***判断所有地址线未发生开路故障。
一种地址线测试方法,该方法包括:(A)根据连接处理器与内存的地址线的数目n确定内存中的n个空间地址、每条地址线对应该n个空间地址中的一个空间地址;(B)向所述n个空间地址全部写入第一数据;(C)从上述n个空间地址读取数据;及(D)判断从上述n个空间地址读取的数据是否全部为第一数据,若从某个空间地址读取的数据不等于第一数据,则判断该空间地址对应的地址线发生开路故障,若从上述n个空间地址读取的数据全部为第一数据,则判断所有地址线未发生开路故障。
相较于现有技术,本发明提供的地址线测试***及方法,不需要对内存的所有空间地址逐一进行数据写入/数据读取操作,通过对内存的较少量的空间地址进行数据写入/数据读取操作,测试内存的地址线是否出现故障,节省了测试时间,提高了测试效率。
附图说明
图1是本发明地址线测试***较佳实施例的应用环境图。
图2及图3是本发明地址线测试***较佳实施例的功能模块图。
图4A、图4B、图4C分别示意两条地址线L1、L2之间未发生故障、发生开路故障、发生短路故障的情况。
图5是本发明地址线测试方法较佳实施例的流程图。
主要元件符号说明
计算机 | 1 |
地址线测试*** | 10 |
内存 | 20 |
处理器 | 30 |
存储器 | 40 |
显示器 | 50 |
地址线 | 60 |
空间地址确定模块 | 110 |
第一数据写入模块 | 120 |
第一数据读取模块 | 130 |
第一故障判断模块 | 140 |
地址线选择模块 | 150 |
第二数据写入模块 | 160 |
第二数据读取模块 | 170 |
第二故障判断模块 | 180 |
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
参阅图1所示,是本发明地址线测试***10较佳实施例的应用环境图。该地址线测试***10应用于计算机1。该计算机1包括内存20、处理器30、存储器40及显示器50。内存20与处理器30通过多条地址线60相连接。该计算机1还可能包括其它未在图1中示出的零部件,例如键盘、鼠标,等等。
参阅图2及图3所示,是本发明地址线测试***10较佳实施例的功能模块图。
如图2所示,该地址线测试***10包括空间地址确定模块110、第一数据写入模块120、第一数据读取模块130及第一故障判断模块140。模块110-140包括计算机程序化指令,这些计算机程序化指令存储在存储器40,处理器30执行这些计算机程序化指令,提供模块110-140的下述功能。
空间地址确定模块110根据地址线的数目n确定内存20中的n个空间地址、每条地址线对应该n个空间地址中的一个空间地址。在本实施例中,该n个空间地址为0000h、20h,21h,2kh,...,2n-2h(n≥2,k≤n-2,k,n都为整数)。该n个空间地址0000h、20h,21h,2kh,...,2n-2h分别对应第1,2,…,n条地址线。需要指出的是,实施例中的20h,21h,2kh,2n-2h形式上是以十进制表示,处理器30是以十进制对应的十六进制查找地址,例如25h转换成十六进制为0020h。
例如,若有8条地址线,分别编号为“No.0”,“No.1”,“No.2”,“No.3”,“No.4”,“No.5”,“No.6”,“No.7”,则空间地址确定模块110确定第1条地址线“No.0”对应的空间地址为0000h,第2条地址线“No.1”对应的空间地址为0001h,第3条地址线“No.2”对应的空间地址为21h,…,第8条地址线“No.7”对应的空间地址为26h。
第一数据写入模块120向确定的n个空间地址全部写入第一数据,例如0x00(等于二进制数据0)或0xFF(等于二进制数据1)。
第一数据读取模块130在第一数据写入模块120执行完写入操作后,从上述n个空间地址读取数据。
第一故障判断模块140检查第一数据读取模块130读取的数据是否全部为第一数据,例如全部为0x00或者全部为0xFF。如果从某个空间地址读取的数据不等于第一数据,则第一故障判断模块140判断该空间地址对应的地址线发生开路故障。
图4A示意的是连接内存20及处理器30的两条地址线L1、L2的正常状态。图4B示意的地址线L1发生开路故障的状态。当地址线L1发生开路故障,第一数据写入模块120无法成功向地址线L1写入第一数据(例如0x00),故第一数据读取模块130通过数据线(图中未示出)从地址线L1对应的空间地址读回的数据为该空间地址之前存储的数据(例如0xFF),可能不等于第一数据(例如0x00)。
参阅图3所示,该地址线测试***10还可以包括地址线选择模块150、第二数据写入模块160、第二数据读取模块170及第二故障判断模块180。模块150-180包括计算机程序化指令,这些计算机程序化指令存储在存储器40,处理器30执行这些计算机程序化指令,提供模块150-180的下述功能。
地址线选择模块150从n条地址线60中选择一条地址线,例如第1条地址线“No.0”。
第二数据写入模块160向该选择的地址线对应的空间地址(例如0000h)写入第三数据,并向其它n-1个空间地址全部写入第四数据。例如,所述第三数据为0xFF、第四数据为0x00,或者所述第三数据为0x00、第四数据为0xFF。
第二数据读取模块170从所述其它n-1个空间地址,例如20h,21h,2kh,...,2n-2h(n≥2,k≤n-2,k,n都为整数)读取数据。
第二故障判断模块180判断第二数据读取模块170从所述其它n-1个空间地址读取的数据是否全部为第四数据。若读取的数据全部为第四数据,则第二故障判断模块180判断该选择的地址线(例如第1条地址线“No.0”)未发生短路故障。若读取的数据中包括第三数据,则第二故障判断模块180判断该选择的地址线(例如第1条地址线“No.0”)发生短路故障。
当一条地址线发生短路故障时,通过该地址线传输的数据会同时通过其它地址线传输。如图4C所示,地址线L1、L2发生短路故障,则通过地址线L1传输的数据也会通过地址线L2传输至内存20中的不同空间地址。
需要指出的是,根据不同的测试需要,本发明地址线测试***10可以只包括模块110-140(例如只需要对地址线进行开路故障测试),也可以只包括模块150-180(例如只需要对地址线进行短路故障测试),也可以包括模块110-140及150-180(例如需要对地址线进行开路、短路故障测试)。
参阅图5所示,是本发明地址线测试方法较佳实施例的流程图。根据不同的测试需要,本发明地址线测试方法可以只包括步骤S501-步骤S509(例如只需要对地址线进行开路故障测试),或者只包括步骤S511-步骤S519(例如只需要对地址线进行短路故障测试),也可以包括图5中的全部步骤(例如需要对地址线进行开路、短路故障测试)。
步骤S501,空间地址确定模块110根据地址线的数目n确定内存20中的n个空间地址、每条地址线对应该n个空间地址中的一个空间地址。在本实施例中,该n个空间地址为0000h、20h,21h,2kh,...,2n-2h(n≥2,k≤n-2,k,n都为整数)。该n个空间地址0000h、20h,21h,2kh,...,2n-2h分别对应第1,2,…,n条地址线。需要指出的是,实施例中的20h,21h,2kh,2n-2h形式上是以十进制表示,处理器30是以十进制对应的十六进制查找地址,例如25h转换成十六进制为0020h。
步骤S503,第一数据写入模块120向确定的n个空间地址全部写入第一数据。例如,在本实施例中,该第一数据为0x00(等于二进制数据0)。在其它实施例中,该第一数据也可以为0xFF(等于二进制数据1)。
步骤S505,第一数据读取模块130从上述n个空间地址读取数据。
步骤S507,第一故障判断模块140判断从上述n个空间地址读取的数据是否全部为第一数据0x00。如果从某个空间地址读取的数据不等于第一数据,则执行步骤S509,第一故障判断模块140判断该空间地址对应的地址线发生开路故障。之后,流程结束。若第一故障判断模块140判断从上述n个空间地址读取的数据全部为第一数据0x00,则执行步骤S511。
步骤S511,地址线选择模块150从n条地址线60中选择一条地址线,例如第1条地址线“No.0”。
步骤S513,第二数据写入模块160向该选择的地址线对应的空间地址(例如0000h)写入第三数据,并向其它n-1个空间地址全部写入第四数据。在本实施例中,所述第三数据为0xFF、第四数据为0x00。在其它实施例中,所述第三数据可以为0x00、第四数据为0xFF。
步骤S515,第二数据读取模块170从所述其它n-1个空间地址,例如20h,21h,2kh,...,2n-2h(n≥2,k≤n-2,k,n都为整数)读取数据。
步骤S517,第二故障判断模块180判断从所述其它n-1个空间地址读取的数据是否全部为第四数据。若读取的数据中包括第三数据,则执行步骤S521,第二故障判断模块180判断该选择的地址线(例如第1条地址线“No.0”)发生短路故障。之后,流程结束。若第二故障判断模块180判断从所述其它n-1个空间地址读取的数据全部为第四数据,则第二故障判断模块180判断该选择的地址线(例如第1条地址线“No.0”)未发生短路故障,流程进入步骤S519。
步骤S519,地址线选择模块150判断n条地址线中是否还有其它地址线未被选择。若还有其它地址线未被选择,则流程返回步骤S511,地址线选择模块150从剩余未被选择的地址线中选择一条地址线,执行上述的测试流程。
需要指出的是,从步骤S513可以看出,在上一次测试中,只有被选择的地址线对应的空间地址写入的是第三数据(0xFF),其它n-1个空间地址写入的都是第四数据(例如0x00)。故下一次的测试(即重新选择一条地址线进行测试),步骤S513可以只对两个地址空间,即上一次被选择的地址线对应的空间地址及当前被选择的地址线对应的空间地址重新写入数据,不需要对n个地址空间全部重新执行写入操作。例如,若地址线选择模块150从剩余未被选择的地址线中选择一条地址线(例如第2条地址线“No.1”),那么步骤S513的“第二数据写入模块160向该选择的地址线对应的空间地址写入第三数据,并向其它n-1个空间地址全部写入第四数据”可以按以下方式实现:第二数据写入模块160向上一次选择地址线(例如第1条地址线“No.0”)对应的空间地址(例如0000h)写回第四数据(例如0x00),向当前选择的地址线对应的空间地址写入第三数据(0xFF)。
最后所应说明的是,以上实施例仅用以说明本发明的技术方案而非限制,尽管参照以上较佳实施例对本发明进行了详细说明,本领域的普通技术人员应当理解,可以对本发明的技术方案进行修改或等同替换,而不脱离本发明技术方案的精神和范围。
Claims (10)
1.一种地址线测试方法,其特征在于,该方法包括:
空间地址确定步骤:根据连接处理器与内存的地址线的数目n确定内存中的n个空间地址、每条地址线对应该n个空间地址中的一个空间地址;
第一数据写入步骤:向所述n个空间地址全部写入第一数据;
第一数据读取步骤:从上述n个空间地址读取数据;及
第一故障判断步骤:判断从上述n个空间地址读取的数据是否全部为第一数据,若从某个空间地址读取的数据不等于第一数据,则判断该空间地址对应的地址线发生开路故障,若从上述n个空间地址读取的数据全部为第一数据,则判断所有地址线未发生开路故障。
2.如权利要求1所述的地址线测试方法,其特征在于,所述第一数据为0x00或0xFF。
3.一种地址线测试方法,其特征在于,该方法包括:
地址线选择步骤:从n条地址线中选择一条地址线;
第二数据写入步骤:向该选择的地址线对应的空间地址写入第三数据,并向其它n-1个空间地址全部写入第四数据;
第二数据读取步骤:从所述其它n-1个空间地址读取数据;及
第二故障判断步骤:判断从所述其它n-1个空间地址读取的数据是否全部为第四数据,若从所述其它n-1个空间地址读取的数据中包括第三数据,则判断该选择的地址线发生短路故障,若从所述其它n-1个空间地址读取的数据全部为第四数据,则判断该选择的地址线未发生短路故障。
4.如权利要求3所述的地址线测试方法,其特征在于,该方法还包括:
判断是否还有其它地址线未被选择;及
若还有其它地址线未被选择,则返回地址线选择步骤。
5.如权利要求3所述的地址线测试方法,其特征在于,所述第三数据为0xFF、第四数据为0x00,或者所述第三数据为0x00、第四数据为0xFF。
6.一种地址线测试***,其特征在于,该***包括:
空间地址确定模块,用于根据连接处理器与内存的地址线的数目n确定内存中的n个空间地址、每条地址线对应该n个空间地址中的一个空间地址;
第一数据写入模块,用于向所述n个空间地址全部写入第一数据;
第一数据读取模块,用于从上述n个空间地址读取数据;及
第一故障判断模块,用于判断从上述n个空间地址读取的数据是否全部为第一数据,若从某个空间地址读取的数据不等于第一数据,则判断该空间地址对应的地址线发生开路故障,若从上述n个空间地址读取的数据全部为第一数据,则判断所有地址线未发生开路故障。
7.如权利要求6所述的地址线测试***,其特征在于,所述第一数据为0x00或0xFF。
8.一种地址线测试***,其特征在于,该***包括:
地址线选择模块,用于从n条地址线中选择一条地址线;
第二数据写入模块,用于向该选择的地址线对应的空间地址写入第三数据,并向其它n-1个空间地址全部写入第四数据;
第二数据读取模块,用于从所述其它n-1个空间地址读取数据;及
第二故障判断模块,用于判断从所述其它n-1个空间地址读取的数据是否全部为第四数据,若从所述其它n-1个空间地址读取的数据中包括第三数据,则判断该选择的地址线发生短路故障,若从所述其它n-1个空间地址读取的数据全部为第四数据,则判断该选择的地址线未发生短路故障。
9.如权利要求8所述的地址线测试***,其特征在于,所述地址线选择模块还用于判断是否还有其它地址线未被选择,若还有其它地址线未被选择,则选择下一条地址线进行短路测试。
10.如权利要求8所述的地址线测试***,其特征在于,所述第三数据为0xFF、第四数据为0x00,或者所述第三数据为0x00、第四数据为0xFF。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310157941.1A CN104134464A (zh) | 2013-04-30 | 2013-04-30 | 地址线测试***及方法 |
TW102116183A TW201506942A (zh) | 2013-04-30 | 2013-05-07 | 位址線測試系統及方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310157941.1A CN104134464A (zh) | 2013-04-30 | 2013-04-30 | 地址线测试***及方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN104134464A true CN104134464A (zh) | 2014-11-05 |
Family
ID=51807112
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310157941.1A Pending CN104134464A (zh) | 2013-04-30 | 2013-04-30 | 地址线测试***及方法 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN104134464A (zh) |
TW (1) | TW201506942A (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106205726A (zh) * | 2016-06-30 | 2016-12-07 | 深圳市航顺芯片技术研发有限公司 | Eeprom存储器的快速测试技术 |
CN108877867A (zh) * | 2017-05-08 | 2018-11-23 | 珠海全志科技股份有限公司 | Dram虚焊的检测方法及装置 |
CN110730359A (zh) * | 2019-09-29 | 2020-01-24 | 苏州浪潮智能科技有限公司 | 一种视频流数据读取方法、装置、设备及存储介质 |
-
2013
- 2013-04-30 CN CN201310157941.1A patent/CN104134464A/zh active Pending
- 2013-05-07 TW TW102116183A patent/TW201506942A/zh unknown
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106205726A (zh) * | 2016-06-30 | 2016-12-07 | 深圳市航顺芯片技术研发有限公司 | Eeprom存储器的快速测试技术 |
CN108877867A (zh) * | 2017-05-08 | 2018-11-23 | 珠海全志科技股份有限公司 | Dram虚焊的检测方法及装置 |
CN108877867B (zh) * | 2017-05-08 | 2020-10-02 | 珠海全志科技股份有限公司 | Dram虚焊的检测方法及装置 |
CN110730359A (zh) * | 2019-09-29 | 2020-01-24 | 苏州浪潮智能科技有限公司 | 一种视频流数据读取方法、装置、设备及存储介质 |
Also Published As
Publication number | Publication date |
---|---|
TW201506942A (zh) | 2015-02-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7848899B2 (en) | Systems and methods for testing integrated circuit devices | |
CN112331253B (zh) | 一种芯片的测试方法、终端和存储介质 | |
EP2899556B1 (en) | Semiconductor device and battery voltage monitoring device | |
CN106556793A (zh) | 芯片测试***及测试方法 | |
CN103247345A (zh) | 快闪存储器及快闪存储器失效存储单元检测方法 | |
CN112542199B (zh) | 检测flash存储出错的方法、电路、存储介质和终端 | |
CN100446129C (zh) | 一种内存故障测试的方法及*** | |
CN103137212A (zh) | Sdram测试方法 | |
CN212303083U (zh) | 缺陷修复电路和存储器 | |
CN103871479A (zh) | 嵌入式存储器测试*** | |
CN103208314A (zh) | 嵌入式***的内存测试方法及嵌入式*** | |
CN104094357A (zh) | 执行并行存储测试的装置和方法 | |
CN104134464A (zh) | 地址线测试***及方法 | |
CN103021467A (zh) | 故障诊断电路 | |
CN103000226B (zh) | 通过随机存取存储器芯片地址引脚检测缺陷的测试方法 | |
CN101853198B (zh) | 地址总线的检测方法、设备和*** | |
US9019786B2 (en) | Repair system for repairing defect using E fuses and method of controlling the same | |
CN114550791A (zh) | 备用电路修补位置确定方法及装置、集成电路修补方法 | |
CN110853695A (zh) | 一种测试nvram存储性能的方法 | |
CN103995765B (zh) | 一种led控制卡自动测试***及方法 | |
CN113160875B (zh) | 芯片测试***和测试方法 | |
CN115691632A (zh) | 测试控制***和方法 | |
CN112466386B (zh) | 一种面向故障分类的存储器测试***及方法 | |
CN103177768A (zh) | 一种存储器的bist地址扫描电路及其扫描方法 | |
CN103605590A (zh) | 新颖的嵌入式***存储器的测试结构及方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20141105 |