CN104123960A - 电阻式存储器件和其操作方法 - Google Patents

电阻式存储器件和其操作方法 Download PDF

Info

Publication number
CN104123960A
CN104123960A CN201310646378.4A CN201310646378A CN104123960A CN 104123960 A CN104123960 A CN 104123960A CN 201310646378 A CN201310646378 A CN 201310646378A CN 104123960 A CN104123960 A CN 104123960A
Authority
CN
China
Prior art keywords
bit line
memory device
resistive memory
word line
memory cells
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310646378.4A
Other languages
English (en)
Other versions
CN104123960B (zh
Inventor
朴海赞
金明燮
李世昊
李承润
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN104123960A publication Critical patent/CN104123960A/zh
Application granted granted Critical
Publication of CN104123960B publication Critical patent/CN104123960B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0033—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0097—Erasing, e.g. resetting, circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0073—Write using bi-directional cell biasing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0092—Write characterized by the shape, e.g. form, length, amplitude of the write pulse
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10—Resistive cells; Technology aspects
    • G11C2213/15—Current-voltage curve
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/73—Array where access device function, e.g. diode function, being merged with memorizing function of memory element

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

本发明提供一种电阻式存储器件，其包括：存储器单元阵列，该存储器单元阵列包括耦接于字线与位线之间的单位存储器单元，其中单位存储器单元包括串联耦接的数据储存材料和基于非硅衬底型双向存取器件；路径设定电路，耦接于位线与字线之间，适用于基于路径控制信号、正向写入命令和反向写入命令而向位线或字线提供编程脉冲；以及控制单元，适用于基于外部命令信号而提供写入路径控制信号、正向编程命令和反向编程命令。

Description

电阻式存储器件和其操作方法
相关申请的交叉引用
本申请要求2013年4月25日提交的申请号为10-2013-0046089的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
本发明构思涉及一种半导体集成电路，尤指一种电阻式存储器件。
背景技术
电阻式存储器件使用一种电阻材料，电阻材料的电阻基于施加电压而急剧地改变，以切换至少二种不同电阻状态。典型作为所述电阻式存储器件的有相变随机存取存储器(Phase-Change Random Access Memory,PCRAM)、电阻式随机存取存储器(ResistiveRandom Access Memory,ReRAM)和磁阻式随机存取存储器(Magnetoresistive RandomAccess Memory,MRAM)。
在所述电阻式存储器件中，PCRAM基于相变材料的结晶状态来确定待储存于选中的存储器单元中的数据。通过加热相变材料，可以改变相变材料的相，且因此可以控制电阻状态。PCRAM具有稳定性、无须擦除操作、耐久性、除了非挥发性之外还支持以字节为单位的存取、以及支持高速操作的优点。
近来，为了获得高容量和高集成度，PCRAM需要支持多层单元结构。
图1A和图1B传统PCRAM的横截面图，用于说明其特性。
如图1A所示，传统PCRAM包括半导体衬底1，其中包括存取器件(图未示)和加热电极(图未示)的底板结构形成于其中；相变材料层5，形成为与半导体衬底1内的加热电极接触；以及上电极7，形成于该相变材料5上。相变材料5通过绝缘层3而与邻近的相变材料隔绝。
相变材料5可以使用硫族化合物材料而形成，例如锗-锑-碲(以下称为GST或Ge-Sb-Te)。然而，GST材料由于反复结晶化和非晶化而造成相-分离。
因此，如图1B所示，当PCRAM的使用数量增加时，在GST材料内的锑(Sb)朝向加热电极侧迁移，以及在GST材料内的碲(Te)朝向上电极7侧迁移。
图2A和图2B是用于说明GST材料的相-分离的分布图。
图2A显示了初始状态中构成GST材料的元素的分布，以及图2B显示了一定数目的反复写入操作（例如，执行编程操作）后构成GST材料的元素的分布。
如图2A所见，碲(Te)和锑(Sb)均匀地分布于阳极（例如上电极）侧和阴极（例如加热电极）侧。然而，当重复操作循环时，碲(Te)迁移朝向阳极，且集中在阳极侧，而锑(Sb)迁移朝向阴极，且集中在阴极侧。
当构成GST材料的元素通过电场而被吸引时，将造成上述的相-分离。该相变材料在非晶态下电阻变低。
图3A和图3B是说明由于反复写入操作而造成PCRAM的电流和电压特性改变的特性图。
图3A说明由于反复写入操作而造成PCRAM的电阻-电流特性的改变。当比较初始操作下的电阻-电流特性曲线A11与通过反复操作循环而造成相-分离后的电阻-电流特性曲线B11时，可以看见在相-分离后相变材料的电阻减小，举例来说该相变材料可以为GST材料。相变材料的电阻减小意味着复位电流增大、且因此该PCRAM的操作电压增大。
图3B说明由于反复写入操作而造成PCRAM的电流-电压特性的改变。当比较初始操作下的电流-电压特性曲线A12与相-分离后的电流-电压特性曲线B12时，可以看见当施加相同驱动电流时电压整体下降。亦即，可以看见在相变材料（例如，GST材料）的相-分离后，阈值电压降低，且因此可能造成该PCRAM的故障。
图4A和图4B是说明由于反复写入操作而造成PCRAM的可靠性改变的特性图。
图4A说明由于反复的写入操作而造成PCRAM的耐久性改变。可以看见：随着写入操作的数量增加，相变材料（例如，GST材料）的电阻从A13下降至B13，且因此耐久性会降低。
图4B说明由于PCRAM的反复写入操作而造成PCRAM保持特性的改变。当比较初始操作下的保持特性曲线A14与相-分离后的保持特性曲线B14时，可以看见数据保持曲线明显地下降。
如上所述，因为相变材料（例如GST材料）因反复操作而引起的相-分离而造成该PCRAM的可靠性下降以及该PCRAM的寿命被限制。
为了解决这些问题，PCRAM的刷新操作可以被考虑。然而，当刷新操作（包括例如擦除操作）在分离操作期间执行时，可能额外需要用于该刷新操作的时间，且因此写入延迟可能增大。
发明内容
根据示例性实施例的方面，一种电阻式存储器件可以包括数据储存材料，耦接至第一互连件；以及基于非硅衬底型双向存取器件，耦接于数据储存材料与第二互连件之间。
根据示例性实施例的一方面，一种存储器件可以包括：存储器单元阵列，该存储器单元阵列包括单位存储器单元，耦接于字线与位线之间，其中单位存储器单元包括串联耦接的数据储存材料和基于非硅衬底型双向存取器件；路径设定电路，耦接于位线与字线之间，适用于基于路径控制信号、正向写入命令以及反向写入命令而向位线或字线提供编程脉冲；以及控制单元，适用于基于外部命令信号而提供写入路径控制信号、正向编程命令以及反向编程命令。
根据示例性实施例的另一方面，一种数据处理***可以包括电阻式存储器件，该电阻式存储器件包括：存储器单元阵列；控制单元，适用于控制存储器单元阵列的操作；及路径设定电路，适用于提供编程脉冲至存储器单元阵列；以及存储器控制器，适用于响应于主机的请求而存取电阻式存储器件。存储器单元阵列可以包括单位存储器单元，其连接于字线与位线之间、且包括数据储存材料和基于非硅衬底型双向存取器件。写入控制电路可以被连接于位线与字线之间，且适用于以响应于自控制单元提供的路径控制信号、正向编程命令和反向编程命令而提供编程脉冲至位线或字线。
根据示例性实施例的另一方面，一种数据处理***可以包括处理器；操作存储器，适用于储存应用、数据和用于处理器的操作所需的控制信号；电阻式存储器件，包括存储器单元阵列，具有多个单位存储器单元，所述单位存储器单元被处理器存取以及连接于位线和字线之间；控制单元，适用于控制存储器单元阵列的操作；及路径设定电路，适用于提供编程脉冲至存储器单元阵列；以及用户接口，适用于在处理器与用户之间执行数据输入和输出。存储器单元阵列可以包括单位存储器单元，单位存储器单元连接于字线与位线之间、且包括数据储存材料和基于非硅衬底型双向存取器件。路径设定电路连接于位线与字线之间，且适用于响应于从控制单元提供的路径控制信号、正向写入命令和反向编程命令而提供编程脉冲至位线或字线。
根据示例性实施例的另一方面，一种电阻式存储器件的操作方法，该电阻式存储器件包括单位存储器单元，单位存储器单元包括：数据储存材料，耦接至第一互连件；基于非硅衬底型双向存取器件，耦接于数据储存材料与第二互连件之间；及路径设定电路，适用于提供编程脉冲至单位存储器单元。该操作方法可以包括：响应于编程命令，在编程操作的至少部分循环中自路径设定电路施加编程脉冲至第一互连件一侧；以及响应于编程命令，在编程操作的剩余循环中自路径设定电路施加编程脉冲至第二互连件一侧。
根据示例性实施例的另一方面，一种电阻式存储器件的操作方法，所述电阻式存储器件具有单位存储器单元，该操作方法包括通过以正向施加编程脉冲而为该单位存储器单元提供正向编程电流路径；以及通过以反向施加编程脉冲而为该单位存储器单元提供反向编程电流路径；其中该单位存储器单元包括串联耦接于第一互连件与第二互连件之间的数据储存材料和基于非硅衬底型双向存取器件。
根据示例性实施例的另一方面，一种电阻式存储器件包括：存储器单元阵列，具有耦接于列线与行线之间的多个单位存储器单元；以及路径设定电路，适用于选择待编程的单位存储器单元，并且适用于经由相应的列线和相应的行线而为选中的单位存储器单元提供正向编程电流路径或反向编程电流路径选中的。
这些及其他特征、方面和实施例说明于下面的“具体实施方式”部分。
附图说明
上述和本发明所揭露的主题的其他方面、特征和其他优点将自以下详细说明并配合附图而被更清楚地理解。
图1A和图1B是传统PCRAM的横截面图，用于说明其特性；
图2A和图2B是GST材料的分布图，用于说明其相-分离；
图3A和图3B是说明由于反复写入操作而造成PCRAM的电流和电压特性改变的特性图；
图4A和图4B是说明由于反复写入操作而造成PCRAM的可靠性改变的特性图；
图5是说明根据本发明构思的示例性实施例的电阻式存储器件的单位存储器单元的示意图；
图6是说明根据本发明构思的示例性实施例的电阻式存储器件的路径设定电路的框图；
图7是说明图6所示的路径设定电路的详细示意图；
图8是说明路径控制信号发生单元的框图；
图9和图10是说明施加至本发明构思的示例性实施例的编程验证(PNV)脉冲的示意图；
图11A、图11B、图12A、图12B、图13A及图13B是说明根据本发明构思的示例性实施例的电阻性存储器件的操作方法的示意图；
图14A和图14B是说明电阻式存储器件的PNV构思的示意图；
图15是说明根据本发明构思的示例性实施例的电阻式存储器件的框图；
图16是说明根据本发明构思的示例性实施例的数据处理***的框图；以及
图17是说明根据本发明构思的另一示例性实施例的数据处理器件的框图。
具体实施方式
在下文中，示例性实施例将参考配合附图而被更加详细地说明。
示例性实施例于文中以横截面图来说明，其中横截面图示例性实施例(和中间结构)的示意图。就其真正的意义来说，可以想到附图形状的变化缘于例如制造技术和/或公差。因此，示例性实施例不应被理解为限制文中所示区域的特定形状，也可以包括例如缘于制造的形状差异。在所述图示中，为了清楚表示，层和区域的长度与尺寸可能较夸大。在所述附图中相似附图标记代表相似元件。应该容易地了解在本发明所揭露的“在…之上”和“在…上面”的意思应被扩大解释，亦即“在…之上”不仅意指“直接地在…之上”，也可以是其间具有中间特征或层；又“在…上面”不仅意指直接设于顶部，也可以是其间具有中间特征或层。亦可以注意的是在本说明书中，“连接/耦接”指一种构件并不仅直接耦接其他构件、也可以是通过中间构件而间接耦接其他构件。此外，只要在文句中不特别提到，单数形式可以包括多个形式。
图5是说明根据本发明构思的示例性实施例的电阻式存储器件的单位存储器单元的示意图。
如图5所示，根据本发明构思的示例性实施例的电阻式存储器件的单位存储器单元10包括串联连接的数据储存材料12和双向存取器件14。
更具体而言，数据储存材料12的一个端子连接至第一互连件16，例如，位线BL或电连接至该位线BL的导线。进一步地，与数据储存材料12串联连接的双向存取器件14的一个端子连接至第二互连件18，例如，字线WL或电连接至该字线WL的导线。
即，应用于本发明构思的双向存取器件14可以是一种其被配置成输入和输出电流的端子经由互连件而连接至字线和位线的器件，且因此可以被称作互连-连接型双向存取器件或基于非硅衬底型双向存取器件。该互连-连接型双向存取器件可以为：例如，晶体管、混和离子-电子导体器件、双向阀值开关器件、齐纳二极管或类似者，但该互连-连接型双向存取器件并不限于此。
该硅(Si)衬底双向存取器件的一个端子与该Si衬底接触，例如，用于提供适当偏压或接地端。因此，当反向偏压施加至该硅衬底双向存取器件时，数据可以不被交流（AC）偏压编程在数据储存材料12中。这是因为硅衬底本身的电容很大。因此，该双向存取器件可以不施加用以改变施加至数据储存材料12的极性的足够能量。
另一方面，在该双向存取器件14中，其端子连接至互连件，并通过AC偏压，电流可以正向或反向流动，且电流的方向改变导致施加至数据储存材料12的极性的改变。
即，电阻式存储器件可以控制在单位存储器单元10中流经该双向存取器件14的电流的方向。因此，可以形成从位线BL经由第一互连件16、数据储存材料12、存取器件14以及第二互连件18而至字线WL的正向电流路径Ipnv(F)、以及从字线WL经由第二互连件18、存取器件14、数据储存材料12以及第一互连件16而至位线BL的反向电流路径Ipnv(R)。
当正向电流路径被形成时，数据储存材料12的在位线BL侧的端子可以作为阳极，以及其连接至双向存取器件14的端子可以作为阴极。当反向电流路径被形成时，数据储存材料12的在位线BL侧的端子可以作为阴极，以及其连接至双向存取器件14的端子可以作为阳极。
此外，由于双向存取器件14的端子通过所述互连件而连接至字线和位线，电流路径可以通过编程验证(program and verify,PNV)操作中提供的编程脉冲(AC偏压)而被改变。
因此，具有如图5所示的单位存储器单元10的电阻式存储器件可以通过正向电流路径而执行正向PNV操作、以及通过反向电流路径而执行反向PNV操作。从而，由于施加至数据储存材料12的极性根据电流路径而改变，故包括在数据储存材料12中的元素分布可以被刷新。
在此，数据储存材料12可以包括相变材料，例如GST材料。构成GST材料的元素之中，碲(Te)具有向阳极移动的性质，且锑(Sb)具有向阴极移动的性质。在本发明构思的示例性实施例中，当通过恰当地利用正向电流路径和反向电流路径两者(以下称为“混和”)来执行PNV操作时，碲(Te)和锑(Sb)的相-分离可以被有效地避免。
为了获得该功效，需要在PNV操作中控制电流路径。
图6是说明根据本发明构思的示例性实施例的电阻式存储器件的路径设定电路的框图。
如图6所示，路径设定电路100可以包括第一路径设定单元110和第二路径设定单元120。
响应于路径控制信号C_PNV和正向编程命令PNVF，第一路径设定单元110可以将存储器单元阵列130内的位线BL与用于提供编程脉冲PGM_pulse的端子或用于提供接地电压的端子耦接。
基于路径控制信号C_PNV和反向编程命令PNVR，第二路径设定单元120可以将存储器单元阵列130内的位线BL与用于提供编程脉冲PGM_pulse的端子或用于提供接地电压的端子耦接。
路径控制信号C_PNV、正向编程命令PNVF以及反向编程命令PNVR可以自控制单元(见于图15的附图标记360)而提供。路径控制信号C_PNV可以基于外部编程命令而被产生，而正向编程命令PNVF和反向编程命令PNVR可以为互补信号，互补信号基于对存储器单元阵列130内的单位存储器单元的编程数量而被产生。
存储器单元阵列130包括耦接于多个字线WL0-WLm与多个位线BL0-BLn之间的多个单位存储器单元，且各单位存储器单元可以包括串联连接的数据储存材料和双向存取器件，如图5所示。
图7是说明图6所示的路径设定电路的详细示意图。
请参考图7，第一路径设定单元110可以包括：第一开关112（例如NMOS晶体管），配置成接收路径控制信号C_PNV且基于正向编程命令PNVF而被驱动；和第一驱动器114，连接于用于提供接地电压的端子与用于提供编程脉冲PGM_pulse的端子之间，且配置成基于第一开关112的输出信号而以接地电压或编程脉冲PGM_pulse驱动位线BL。在此，第一驱动器114可以通过使用NMOS晶体管和PMOS晶体管来实现。
第二路径设定单元120可以包括：第二开关122（例如NMOS晶体管），配置成接收路径控制信号C_PNV并响应于反向编程命令PNVR而被驱动；以及第二驱动器124，连接于用于提供接地电压的端子与用于提供编程脉冲PGM_pulse的端子之间，且被配置成基于第二开关122的输出信号而以接地电压或编程脉冲PGM_pulse驱动字线WL。在此，第一驱动器124可以通过使用NMOS晶体管和PMOS晶体管来实现。
在图7中，第一驱动器114和第二驱动器124可以为被配置成将AC型编程脉冲输出至其输出端子的器件。
单位存储器单元10连接于位线BL与字线WL之间，且可以包括数据储存材料12和双向存取器件14。
如上所述，正向编程命令PNVF和反向编程命令PNVR可以为互补信号，该互补信号基于对单位存储器单元10的编程数量而被产生。
图8是说明路径控制信号发生单元的框图。
请参考图8，路径控制信号发生单元200基于编程数量计数信号NoPNV而产生正向编程命令PNVF和反向编程命令PNVR。
通过正向编程命令PNVF设定的正向电流路径Ipnv(F)的PNV操作以及通过反向编程命令PNVR设定的反向电流路径Inpv(R)的反向PNV操作可以通过其恰当混合而被用在存储器件的操作中。
与正向编程操作混合的反向编程的编程次序可以由存储器控制器(或存储器件制造者或用户)事先设定。
在示例性实施例中，当由编程数量计数信号NoPNV所表示的编程数量是预定数目的多倍时，路径控制信号发生单元200可以输出正向编程命令PNVF和反向编程命令PNVR作为所述互补信号。在另一示例性实施例中，当由编程数量计数信号NoPNV匹配至少一个预定参考时，路径控制信号发生单元200可以输出正向编程命令PNVF和反向编程命令PNVR以作为所述互补信号
因此，当路径控制信号C_PNV被激活例如至逻辑高电平、正向编程命令PNVF被激活例如至逻辑高电平、以及反向编程命令PNVR被去激活(deactivated)例如至逻辑低电平时，则路径设定电路100驱动(或传输)编程脉冲PGM_pulse至位线BL。因此，通过数据储存材料12和双向存取器件14的写入路径可以被形成，且对应于编程脉冲PGM_pulse的数据可以被储存于数据储存材料12中。
另一方面，当路径控制信号C_PNV被激活例如至逻辑高电平、正向编程命令PNVF未被激活(inactivated)例如处于逻辑低电平、以及反向编程命令PNVR被激活例如至逻辑高电平时，则路径设定电路100驱动(或传输)编程脉冲PGM_pulse至字线WL。因此，通过双向存取器件14和数据储存材料12的写入路径可以被形成，且对应于编程脉冲PGM_pulse的数据可以被储存于数据储存材料12中。
图9和图10说明施加至本发明构思的示例性实施例的PNV脉冲的示意图。
如上所述，通过引入互连-连接型双向存取器件，本发明构思的实施例可以以正向或反向对数据储存材料执行编程。亦即，可以经由自位线朝向字线所形成的电流路径而提供AC偏压，以及可以经由自字线朝向位线所形成的电流路径而提供AC偏压。
在此，编程脉冲PGM_pulse可以在正向和反向以相同形状被提供。
亦即，如图9(a)所示，大量的电流可以短时间被施加以执行正向编程至复位状态，以及具有缓慢淬火波形的电流可以被施加以执行正向编程至设定状态。因此，如图10(a)所示，具有与正向编程中相同形状的脉冲可以以反向编程被施加至复位状态。
图9(b)说明被施加以执行正向编程至设定状态的方波编程脉冲，且具有如第10(b)图所示的相同形状的编程脉冲可以以反向编程被施加至设定状态。
图11A、图11B、图12A、图12B、图13A以及图13B是说明根据本发明构思的示例性实施例的电阻式存储器件的操作方法的示意图。
图11A和图11B说明在一个编程操作中(或于编程循环中)执行正向编程和反向编程的例子。由于所有的正向编程和反向编程在一个编程操作中执行，相储存材料的相-分离可以被根本地避免。
图12A和图12B说明通过交替地形成正向电流路径Ipnv(F)和反向电流路径Ipnv(R)而执行PNV的例子，以便数据储存材料的电阻状态匹配目标电阻电平。
在第一PNV循环中，正向电流路径形成且编程脉冲自位线侧提供至字线侧，以及第二PNV循环中，反向电流路径形成且编程脉冲自字线侧提供至位线侧。
通过执行正向编程和反向编程的二者，构成数据储存材料的元素的相-分离可以被抑制，且电阻式存储器件的可靠性和寿命可以被改进。
图13A和图13B说明在PNV循环之中正向编程被执行预定次数的同时至少一个反向编程被执行的例子。
通过执行正向编程数次，可以造成构成数据储存材料的元素的相-分离。然而，在示例性实施例中，在相-分离效应的程度影响存储器件的可靠性之前，至少一个反向编程被执行，以便数据储存材料的元素分布状态被刷新。
图14A和图14B是说明电阻式存储器件的PNV构思的示意图。
在相关的技术中，如图14A所示，由于PNV仅通过形成为一个方向（亦即，自位线侧至字线侧）的电流路径被执行，随着操作的数量增加，必定造成数据储存材料的相-分离。
另一方面，在本发明构思的实施例中，如图14B所示，在PNV的执行中电流路径被改变，举例来说，于电流递增型PNV操作中执行正向编程，而于电流递减型PNV操作中执行反向编程。
因此，由于态在构成数据储存材料的元素的相-分离被形成之前元素分布状态被刷新，所以存储器件的操作可靠性可以被改进、并且存储器件的寿命可以增大。
图15是说明根据本发明构思的示例性实施例的电阻式存储器件300的框图。
请参照图15，电阻式存储器件300可以包括存储器单元阵列310、写入控制电路330、读取控制电路340、输入/输出缓冲器350、控制单元360和路径设定电路370。
包括于存储器单元阵列130的多个单位存储器单元中的每一个可以包括如图5所示的存储器单元10。进一步地，在存储器单元阵列310内的每一个单位存储器单元连接至相应的字线WL和相应的位线BL。
控制单元360接收外部命令信号CTRL和外部地址ADD地（包括列地址和行地址）、解码该列地址和该行地址、并产生路径控制信号C_PNV、正向编程命令PNVF和反向编程命令PNVR，其中可以包括用于存储器单元阵列310内待存取的单位存储器单元的地址信息。写入控制电路330自输入/输出缓冲器350接收数据DATA，且在控制单元360的控制下提供数据DATA至路径设定电路370。
路径设定电路370连接于位线与字线之间。路径设定电路370接收从写入控制电路330提供的编程脉冲PGM_pulse，且基于从控制单元360提供的路径控制信号C_PNV、正向编程命令PNVF以及反向编程命令PNVR而通过提供经由选中的位线和选中的字线的正向电流路径和反向电流路径来执行编程操作。如上所述，在正向/反向编程中编程脉冲可以被提供为AC型。
在控制单元360的控制下，读取控制电路340将从存储器单元阵列310内的选中的单位存储器单元读取的数据提供至输入/输出缓冲器350。
在电阻式存储器件300中，由于施加至构成单位存储器单元的数据储存材料的极性根据预定标准而被改变，构成数据储存材料的元素的分布状态可以被刷新。因此，存储器件300的高可靠性可以被确保，且可以增加电阻式存储器件的寿命。
在本发明构思的示例性实施例，写入控制电路330和路径设定电路370可以组成写入控制单元30。
图16是说明根据本发明构思的示例性实施例的数据处理***400的框图。
数据处理***400可以包括存储器控制器420，连接于主机与电阻式存储器件410之间。
存储器控制器420可以响应于主机的请求而存取电阻式存储器件410，且因此存储器控制器420可以包括处理器4201、操作存储器4203、主机接口4205以及存储器接口4207。
处理器4201可以控制存储器控制器420的全部操作，以及操作存储器4203可以储存用于存储器控制器420的操作所需的应用、数据、控制信号及其类似者。
主机接口4205可以执行用于主机与存储器控制器420之间的数据/控制信号交换的协议转换，以及存储器接口4207可以执行用于存储器控制器420与电阻式存储器件410之间的数据/控制信号交换的协议转换。
电阻式存储器件410可以包括：存储器单元阵列，该存储器单元阵列包括作为单位存储器单元的数据储存材料和与之串联连接的互连-连接型双向存取器件（例如如图5所示）；以及路径设定电路，其配置成在存储器单元阵列的PNV操作中形成正向或反向的电流路径。尤其是，互连-连接型双向存取器件具有电流输入和输出通过的端子，所述端子通过互连件来连接至位线和字线，且因此被配置成提供AC偏压至数据储存材料。因此，路径设定电路可以根据该设定电流路径来正向或是反向施加AC型编程脉冲至单位存储器单元以执行PNV操作。
在本发明构思的示例性实施例中，图16所示的数据处理***可以为存储卡，但并不限于此。
图17是说明根据本发明构思的另一示例性实施例的数据处理***500的框图。
数据处理***500可以包括电阻式存储器件510、处理器520、操作存储器530和用户接口540，并且若需要的话，数据处理***500更可以包括通信模块550。
处理器520可以为中央处理单元(CPU)，以及操作存储器530可以储存用于数据处理***500的操作所需的应用程序、数据、控制信号及其类似者。用户接口540可以提供用户存取数据处理***500的环境，以及向用户提供数据处理***500的数据处理过程、结果以及类似者。
电阻式存储器件510可以包括：存储器单元阵列，该存储器单元阵列包括作为单位存储器单元的数据储存材料和与之串联连接的互连-连接型双向存取器件（例如如图5所示）；以及路径设定电路，其配置成在存储器单元阵列的PNV操作中形成正向或反向的电流路径。尤其是，互连-连接型双向存取器件具有电流输入和输出通过的端子，所述端子通过互连件来连接至位线和字线，且因此被配置成提供AC偏压至数据储存材料。因此，路径设定电路可以根据该设定电流路径来正向或是反向施加AC型编程脉冲至单位存储器单元以执行PNV操作。
图16和图17所示的数据处理***可以用作光盘装置、可携式电子装置的内部/外部存储卡、图像处理器或应用晶片组。
上述示例性实施例用于说明，而不限于此。各种替代和等同是有可能的。本发明并不限于在此所说明的示例性实施例。本发明也不限制任何特定形式的半导体器件。的其他增加、减少或修改鉴于本发明公开是显而易见的并且都将落入所附权利要求范围中。
通过以上实施例可以看出，本申请提供了以下的实施例。
技术方案1.一种电阻式存储器件的单位存储器单元，包括：
数据储存材料，其耦接至第一互连件；以及
基于非硅衬底型双向存取器件，其耦接于所述数据储存材料与第二互连件之间。
技术方案2.如技术方案1所述的电阻式存储器件的单位存储器单元，其中所述第一互连件包括位线或连接至所述位线的导线。
技术方案3.如技术方案1所述的电阻式存储器件的单位存储器单元，其中所述第二互连件包括字线或连接至所述字线的导线。
技术方案4.如技术方案1所述的电阻式存储器件的单位存储器单元，其中所述基于非硅衬底型双向存取器件具有输入/输出端子，所述输入/输出端子耦接至所述第一互连件和所述第二互连件。
技术方案5.如技术方案4所述的电阻式存储器件的单位存储器单元，其中所述基于非硅衬底型双向存取器件包括以下一种：晶体管、混合离子-电子导体器件、双向阀值开关器件以及齐纳二极管。
技术方案6.一种电阻式存储器件，包括：
存储器单元阵列，其包括耦接于字线与位线之间的单位存储器单元，其中所述单位存储器单元包括串联耦接的数据储存材料和基于非硅衬底型双向存取器件；
路径设定电路，其耦接于所述位线与所述字线之间，适用于基于路径控制信号、正向写入命令以及反向写入命令而向所述位线或所述字线提供编程脉冲；以及
控制单元，其适用于基于外部命令信号而提供写入路径控制信号、正向编程命令以及反向编程命令。
技术方案7.如技术方案6所述的电阻式存储器件，其中所述单位存储器单元包括数据储存材料，所述数据储存材料耦接至第一互连件；基于非硅衬底型双向存取器件，其一个端子连接至所述数据储存材料；以及第二互连件，其连接至所述基于非硅衬底型双向存取器件的另一端子。
技术方案8.如技术方案6所述的电阻式存储器件，其中所述路径设定电路包括：
第一路径设定单元，其连接于所述位线与用于提供所述编程脉冲的端子之间，并且适用于基于所述路径控制信号和所述正向写入命令而传输所述编程脉冲至所述位线之侧；以及
第二路径设定单元，其连接于所述字线与用于提供所述编程脉冲的端子之间，并且适用于基于所述路径控制信号和所述反向写入命令而传输所述编程脉冲至所述字线之侧。
技术方案9.如技术方案6所述的电阻式存储器件，其中所述正向编程命令和所述反向编程命令是互补信号，所述互补信号基于编程的数量而产生。
技术方案10.如技术方案6所述的电阻式存储器件，其中所述第一路径设定单元包括：
第一开关，其适用于接收所述路径控制信号并基于所述正向写入命令而被驱动；以及
第一驱动器，其耦接于用于提供接地电压的端子与用于提供所述编程脉冲的端子之间，并且适用于基于所述第一开关的输出信号而以所述接地电压或所述编程脉冲驱动所述位线。
技术方案11.如技术方案6所述的电阻式存储器件，其中所述第二路径设定单元包括：
第二开关，其适用于接收所述路径控制信号并基于所述反向写入命令而被驱动；以及
第二驱动器，其耦接于用于提供所述接地电压的端子与用于提供所述编程脉冲的端子之间，并适用于基于所述第二开关的输出信号而以所述接地电压或所述编程脉冲PGM_pulse驱动所述字线WL。
技术方案12.一种数据处理***，包括：
电阻式存储器件，其包括：存储器单元阵列；控制单元，其适用于控制所述存储器单元阵列的操作；及路径设定电路，其适用于提供编程脉冲至所述存储器单元阵列；以及
存储器控制器，其适用于响应于主机的请求而存取所述电阻式存储器件，
其中所述存储器单元阵列包括单位存储器单元，所述单位存储器单元连接于字线与位线之间、且包括数据储存材料和基于非硅衬底型双向存取器件，以及
其中所述路径设定电路耦接于所述位线与所述字线之间，并且适用于基于从所述控制单元提供的路径控制信号、正向写入命令和反向编程命令而提供所述编程脉冲至所述位线或所述字线。
技术方案13.一种数据处理***，包括：
处理器；
操作存储器，其适用于储存应用、数据和用于所述处理器的操作所需的控制信号；
电阻式存储器件，其包括存储器单元阵列，所述存储器单元阵列具有多个单位存储器单元，所述单位存储器单元被所述处理器存取并连接于位线与字线之间；控制单元，其适用于控制所述存储器单元阵列的操作；及路径设定电路，其适用于提供编程脉冲至所述存储器单元阵列；以及
用户接口，其适用于在所述处理器与用户之间执行数据输入和输出，
其中所述存储器单元阵列包括单位存储器单元，所述单位存储器单元连接于字线与位线之间、且包括数据储存材料和基于非硅衬底型双向存取器件，
其中所述路径设定电路连接于所述位线与所述字线之间，且适用于基于从所述控制单元提供的路径控制信号、正向写入命令和反向编程命令而提供所述编程脉冲至所述位线或所述字线。
技术方案14.一种电阻式存储器件的操作方法，所述电阻式存储器件包括单位存储器单元，所述单位存储器单元包括：数据储存材料，其耦接至第一互连件；基于非硅衬底型双向存取器件，其耦接于所述数据储存材料与第二互连件之间；及路径设定电路，其适用于提供编程脉冲至所述单位存储器单元；所述操作方法包括：
基于编程命令，在编程操作的至少部分循环中自所述路径设定电路施加所述编程脉冲至所述第一互连件一侧；以及
基于所述编程命令，在所述编程操作的剩余循环中自所述路径设定电路施加所述编程脉冲至所述第二互连件一侧。
技术方案15.一种电阻式存储器件的操作方法，所述电阻式存储器件具有单位存储器单元，所述操作方法包括：
通过以正向施加编程脉冲而为所述单位存储器单元提供正向编程电流路径；以及
通过以反向施加所述编程脉冲为所述单位存储器单元提供反向编程电流路径，
其中所述单位存储器单元包括串联耦接于第一互连件与第二互连件之间的数据储存材料和基于非硅衬底型双向存取器件。
技术方案16.一种电阻式存储器件，包括：
存储器单元阵列，其具有耦接于列线与行线之间的多个单位存储器单元；以及
路径设定电路，其适用于选择待编程的单位存储器单元，并且适用于经由相应的列线和相应的行线而为选中的单位存储器单元提供正向编程电流路径或反向编程电流路径。
技术方案17.如技术方案16所述的电阻式存储器件，其中每一所述单位存储器单元包括：
相变材料，其耦接至相应的列线；以及
基于非硅衬底型双向存取器件，其耦接于所述相变材料与相应的列线之间。
技术方案18.如技术方案17所述的电阻式存储器件，其中所述相变材料包括锗-锑-碲GST。
技术方案19.如技术方案17所述的电阻式存储器件，其中所述双向存取器件包括以下一种：晶体管、混合离子-电子导体器件、双向阀值开关器件以及齐纳二极管。
技术方案20.如技术方案16所述的电阻式存储器件，其中所述写入控制电路包括：
第一路径设定单元，其适用于基于路径控制信号而以编程脉冲或接地电压驱动对应的列线；以及
第二路径设定单元，其适用于基于所述路径控制信号而以所述接地电压或所述编程脉冲驱动对应的行线。

Claims (10)

1.一种电阻式存储器件的单位存储器单元，包括：
数据储存材料，其耦接至第一互连件；以及
基于非硅衬底型双向存取器件，其耦接于所述数据储存材料与第二互连件之间。
2.如权利要求1所述的电阻式存储器件的单位存储器单元，其中所述第一互连件包括位线或连接至所述位线的导线。
3.如权利要求1所述的电阻式存储器件的单位存储器单元，其中所述第二互连件包括字线或连接至所述字线的导线。
4.如权利要求1所述的电阻式存储器件的单位存储器单元，其中所述基于非硅衬底型双向存取器件具有输入/输出端子，所述输入/输出端子耦接至所述第一互连件和所述第二互连件。
5.如权利要求4所述的电阻式存储器件的单位存储器单元，其中所述基于非硅衬底型双向存取器件包括以下一种：晶体管、混合离子-电子导体器件、双向阀值开关器件以及齐纳二极管。
6.一种电阻式存储器件，包括：
存储器单元阵列，其包括耦接于字线与位线之间的单位存储器单元，其中所述单位存储器单元包括串联耦接的数据储存材料和基于非硅衬底型双向存取器件；
路径设定电路，其耦接于所述位线与所述字线之间，适用于基于路径控制信号、正向写入命令以及反向写入命令而向所述位线或所述字线提供编程脉冲；以及
控制单元，其适用于基于外部命令信号而提供写入路径控制信号、正向编程命令以及反向编程命令。
7.如权利要求6所述的电阻式存储器件，其中所述单位存储器单元包括数据储存材料，所述数据储存材料耦接至第一互连件；基于非硅衬底型双向存取器件，其一个端子连接至所述数据储存材料；以及第二互连件，其连接至所述基于非硅衬底型双向存取器件的另一端子。
8.如权利要求6所述的电阻式存储器件，其中所述路径设定电路包括：
第一路径设定单元，其连接于所述位线与用于提供所述编程脉冲的端子之间，并且适用于基于所述路径控制信号和所述正向写入命令而传输所述编程脉冲至所述位线之侧；以及
第二路径设定单元，其连接于所述字线与用于提供所述编程脉冲的端子之间，并且适用于基于所述路径控制信号和所述反向写入命令而传输所述编程脉冲至所述字线之侧。
9.如权利要求6所述的电阻式存储器件，其中所述正向编程命令和所述反向编程命令是互补信号，所述互补信号基于编程的数量而产生。
10.如权利要求6所述的电阻式存储器件，其中所述第一路径设定单元包括：
第一开关，其适用于接收所述路径控制信号并基于所述正向写入命令而被驱动；以及
第一驱动器，其耦接于用于提供接地电压的端子与用于提供所述编程脉冲的端子之间，并且适用于基于所述第一开关的输出信号而以所述接地电压或所述编程脉冲驱动所述位线。
CN201310646378.4A 2013-04-25 2013-12-04 电阻式存储器件和其操作方法 Active CN104123960B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20130046089A KR20140128482A (ko) 2013-04-25 2013-04-25 저항변화 메모리 소자와 이를 위한 쓰기제어 회로, 이를 포함하는 메모리 장치 및 데이터 처리 시스템과 동작 방법
KR10-2013-0046089 2013-04-25

Publications (2)

Publication Number Publication Date
CN104123960A true CN104123960A (zh) 2014-10-29
CN104123960B CN104123960B (zh) 2018-08-21

Family

ID=51769345

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310646378.4A Active CN104123960B (zh) 2013-04-25 2013-12-04 电阻式存储器件和其操作方法

Country Status (4)

Country Link
US (2) US9613690B2 (zh)
KR (1) KR20140128482A (zh)
CN (1) CN104123960B (zh)
TW (1) TWI598877B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111527548A (zh) * 2017-12-28 2020-08-11 美光科技公司 极性经调节的存储器单元写入操作

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140128482A (ko) * 2013-04-25 2014-11-06 에스케이하이닉스 주식회사 저항변화 메모리 소자와 이를 위한 쓰기제어 회로, 이를 포함하는 메모리 장치 및 데이터 처리 시스템과 동작 방법
US9105343B2 (en) * 2013-11-13 2015-08-11 Avalanche Technology, Inc. Multi-level cells and method for using the same
CN103559299B (zh) * 2013-11-14 2017-02-15 贝壳网际（北京）安全技术有限公司 清理文件的方法、装置及移动终端
US9972385B2 (en) * 2014-11-04 2018-05-15 Hewlett Packard Enterprise Development Lp Memory array driver
US9990990B2 (en) 2014-11-06 2018-06-05 Micron Technology, Inc. Apparatuses and methods for accessing variable resistance memory device
ITUB20154864A1 (it) * 2015-11-02 2017-05-02 Micron Technology Inc Apparati e metodi per l'accesso a dispositivi di memoria a resistenza variabile.
US10134470B2 (en) 2015-11-04 2018-11-20 Micron Technology, Inc. Apparatuses and methods including memory and operation of same
US10446226B2 (en) 2016-08-08 2019-10-15 Micron Technology, Inc. Apparatuses including multi-level memory cells and methods of operation of same
US10157670B2 (en) * 2016-10-28 2018-12-18 Micron Technology, Inc. Apparatuses including memory cells and methods of operation of same
US10157671B1 (en) * 2017-09-12 2018-12-18 Macronix International Co., Ltd. Fast switching 3D cross-point array
JP6961556B2 (ja) * 2018-09-12 2021-11-05 株式会社東芝 半導体集積回路
US11289650B2 (en) 2019-03-04 2022-03-29 International Business Machines Corporation Stacked access device and resistive memory
US10818351B1 (en) * 2019-04-18 2020-10-27 Samsung Electronicsc Co., Ltd. Phase-change random access memory (PRAM) write disturb mitigation
US11475950B2 (en) 2020-04-01 2022-10-18 Taiwan Semiconductor Manufacturing Co., Ltd. Stressing algorithm for solving cell-to-cell variations in phase change memory
TWI739381B (zh) * 2020-04-09 2021-09-11 新唐科技股份有限公司 積體電路、電源驗證電路與電源驗證方法
US11837285B2 (en) * 2021-08-22 2023-12-05 Applied Materials, Inc. Bias temperature instability correction in memory arrays

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100124105A1 (en) * 2008-04-08 2010-05-20 Samsung Electronics Co., Ltd. Variable resistance memory device and system
US20100321981A1 (en) * 2009-06-23 2010-12-23 Samsung Electronics Co., Ltd. Variable resistance memory devices compensating for word line resistance
US20110128772A1 (en) * 2009-12-02 2011-06-02 Samsung Electronics Co., Ltd. Nonvolatile memory cells and nonvolatile memory devices including the same

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8218350B2 (en) * 2000-02-11 2012-07-10 Axon Technologies Corporation Programmable metallization cell structure including an integrated diode, device including the structure, and method of forming same
AU2003233406A1 (en) * 2002-03-15 2003-09-29 Axon Technologies Corporation Programmable structure, an array including the structure, and methods of forming the same
US7812404B2 (en) * 2005-05-09 2010-10-12 Sandisk 3D Llc Nonvolatile memory cell comprising a diode and a resistance-switching material
US7304888B2 (en) * 2005-07-01 2007-12-04 Sandisk 3D Llc Reverse-bias method for writing memory cells in a memory array
US7542337B2 (en) * 2006-07-31 2009-06-02 Sandisk 3D Llc Apparatus for reading a multi-level passive element memory cell array
US8279704B2 (en) * 2006-07-31 2012-10-02 Sandisk 3D Llc Decoder circuitry providing forward and reverse modes of memory array operation and method for biasing same
US7554832B2 (en) * 2006-07-31 2009-06-30 Sandisk 3D Llc Passive element memory array incorporating reversible polarity word line and bit line decoders
KR101374319B1 (ko) * 2007-08-24 2014-03-17 삼성전자주식회사 가변 저항 메모리 장치 및 그것의 동작 방법
JP5172269B2 (ja) 2007-10-17 2013-03-27 株式会社東芝 不揮発性半導体記憶装置
US7764534B2 (en) * 2007-12-28 2010-07-27 Sandisk 3D Llc Two terminal nonvolatile memory using gate controlled diode elements
KR101481401B1 (ko) 2008-05-19 2015-01-14 삼성전자주식회사 비휘발성 기억 장치
US8547725B2 (en) * 2008-06-27 2013-10-01 Sandisk 3D Llc Method of programming a nonvolatile memory cell by reverse biasing a diode steering element to set a storage element
US20100078758A1 (en) * 2008-09-29 2010-04-01 Sekar Deepak C Miim diodes
US8625337B2 (en) * 2010-05-06 2014-01-07 Qualcomm Incorporated Method and apparatus of probabilistic programming multi-level memory in cluster states of bi-stable elements
US8934293B1 (en) * 2010-06-29 2015-01-13 Contour Semiconductor, Inc. Means and method for operating a resistive array
JP4972238B2 (ja) 2010-09-28 2012-07-11 パナソニック株式会社 抵抗変化型不揮発性記憶素子のフォーミング方法
US8659929B2 (en) * 2011-06-30 2014-02-25 Crossbar, Inc. Amorphous silicon RRAM with non-linear device and operation
US8659931B1 (en) * 2011-07-13 2014-02-25 Adesto Technologies Corporation Erase and soft program within the erase operation for a high speed resistive switching memory operation with controlled erased states
US20130028010A1 (en) * 2011-07-29 2013-01-31 Qualcomm Incorporated Fast MTJ Switching Write Circuit For MRAM Array
US9183929B2 (en) * 2012-08-29 2015-11-10 Micron Technology, Inc. Systems, methods and devices for programming a multilevel resistive memory cell
US9361975B2 (en) * 2013-03-11 2016-06-07 Adesto Technologies Corporation Sensing data in resistive switching memory devices
KR20140128482A (ko) * 2013-04-25 2014-11-06 에스케이하이닉스 주식회사 저항변화 메모리 소자와 이를 위한 쓰기제어 회로, 이를 포함하는 메모리 장치 및 데이터 처리 시스템과 동작 방법
US20150129829A1 (en) * 2013-11-13 2015-05-14 Crossbar, Inc. One time programmable and multi-level, two-terminal memory cell

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100124105A1 (en) * 2008-04-08 2010-05-20 Samsung Electronics Co., Ltd. Variable resistance memory device and system
US20100321981A1 (en) * 2009-06-23 2010-12-23 Samsung Electronics Co., Ltd. Variable resistance memory devices compensating for word line resistance
US20110128772A1 (en) * 2009-12-02 2011-06-02 Samsung Electronics Co., Ltd. Nonvolatile memory cells and nonvolatile memory devices including the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111527548A (zh) * 2017-12-28 2020-08-11 美光科技公司 极性经调节的存储器单元写入操作
CN111527548B (zh) * 2017-12-28 2023-09-05 美光科技公司 极性经调节的存储器单元写入操作

Also Published As

Publication number Publication date
US9613690B2 (en) 2017-04-04
US9818481B2 (en) 2017-11-14
US20140325120A1 (en) 2014-10-30
US20170162262A1 (en) 2017-06-08
KR20140128482A (ko) 2014-11-06
TWI598877B (zh) 2017-09-11
CN104123960B (zh) 2018-08-21
TW201442031A (zh) 2014-11-01

Similar Documents

Publication Publication Date Title
CN104123960A (zh) 电阻式存储器件和其操作方法
US10942873B2 (en) Memory tile access and selection patterns
JP5722874B2 (ja) 垂直ビット線および片側ワード線アーキテクチャを有する再プログラミング可能な不揮発性メモリ素子の３次元アレイ
US9208873B2 (en) Non-volatile storage system biasing conditions for standby and first read
JP5469239B2 (ja) 垂直ビット線を有する再プログラミング可能な不揮発性メモリ素子の３次元アレイ
US9472280B2 (en) Vertical cross point reram forming method
US9147439B2 (en) Non-volatile memory having 3D array architecture with staircase word lines and vertical bit lines and methods thereof
US9064547B2 (en) 3D non-volatile memory having low-current cells and methods
US9123392B1 (en) Non-volatile 3D memory with cell-selectable word line decoding
EP2580756A2 (en) Non-volatile memory having 3d array of read/write elements and read/write circuits and method thereof
KR20150035788A (ko) 비트라인 전압 제어를 가진 3d 어레이 아키텍처를 갖는 비휘발성 메모리 및 이의 방법
JP2009224610A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant