CN104113389A - 传送数据的方法和通信电路 - Google Patents

传送数据的方法和通信电路 Download PDF

Info

Publication number
CN104113389A
CN104113389A CN201410244996.0A CN201410244996A CN104113389A CN 104113389 A CN104113389 A CN 104113389A CN 201410244996 A CN201410244996 A CN 201410244996A CN 104113389 A CN104113389 A CN 104113389A
Authority
CN
China
Prior art keywords
rate
frame
clock
interface
frame length
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410244996.0A
Other languages
English (en)
Other versions
CN104113389B (zh
Inventor
刘劲汉
约翰尼斯·G·兰斯基
哈罗德·T·希姆蒙德斯
詹姆斯·D·尤德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Avago Technologies International Sales Pte Ltd
Original Assignee
Agere Systems LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US11/159,614 external-priority patent/US7773733B2/en
Priority claimed from US11/159,537 external-priority patent/US7940921B2/en
Application filed by Agere Systems LLC filed Critical Agere Systems LLC
Publication of CN104113389A publication Critical patent/CN104113389A/zh
Application granted granted Critical
Publication of CN104113389B publication Critical patent/CN104113389B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M3/00—Automatic or semi-automatic exchanges
    • H04M3/005—Interface circuits for subscriber lines
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/14—Two-way operation using the same type of signal, i.e. duplex
    • H04L5/1423—Two-way operation using the same type of signal, i.e. duplex for simultaneous baseband signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0266—Arrangements for providing Galvanic isolation, e.g. by means of magnetic or capacitive coupling

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Power Engineering (AREA)
  • Communication Control (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

本发明提供一种通过接口以多个通信速率传送数据的方法和通信电路。该接口采用如下可变长度的帧，即，即使接口时钟速率保持近似恒定，所述可变长度的帧也可被扩展或者被缩减以获得期望的通信速率。本发明还提供一种用于设计敏捷屏蔽接口的方法。具体地讲，优选地将屏蔽时钟速率选择为屏蔽接口必须处理的各个通信速率的近似公倍数。然后可通过将屏蔽时钟速率除以∑△速率来获得与每个通信速率对应的帧长。最后，本发明提供一种能够以各种数据速率和近似固定的接口时钟速率通过串行接口传送数据的敏捷屏蔽器。

Description

传送数据的方法和通信电路
本申请是申请日为2006年6月16日，申请号为201210153127.8，发明名称为“用于敏捷采样速率切换的串行协议”的发明专利申请的分案申请，该发明专利申请是申请日为2006年6月16日，申请号为200680017484.4，发明名称为“用于敏捷采样速率切换的串行协议”的发明专利申请的分案申请。
交叉引用
该申请是于2005年6月23日提交的第11/159,614号美国专利申请的部分继续，也是于2005年6月23日提交的第11/159,537号美国专利申请的部分继续，这两个专利申请整体引入作为参考。
技术领域
本发明总地涉及调制解调器或数字访问阵列(“DAA”)中的线路侧电路和***侧电路之间的数字通信。
背景技术
如图1所示的现代调制解调器100典型地包括数字信号处理器或微处理器102、编码器/解码器(“编解码器”)132和高压(“HV”)组件130，编解码器132用于将来自DSP102的数字信号转换为能够通过电话线传输的模拟形式以及将来自电话线的模拟信号转换为数字形式，HV组件130与电话线连接。为了使DSP102与电话线上的电压波动隔离，传统上经由两个电路实现编解码器功能——***侧接口电路(“SSIC”)106和线路侧接口电路(“LSIC”)118，这两个电路通过隔离屏蔽装置(isolation barrier)117通信。
SSIC106包括***I/O接口108、传统的西格玛－德尔塔(sigma-delta)调制器112、传统的基于积分器的西格玛－德尔塔解码器电路和隔离屏蔽装置接口电路114，***I/O接口108用于与DSP102通信，传统的西格玛－德尔塔调制器112用于将前向数据信号转换为前向西格玛－德尔塔信号，传统的基于积分器的西格玛－德尔塔解码器电路用于将逆向西格玛－德尔塔信号解码为数据信号，隔离屏蔽装置接口电路114用于通过隔离屏蔽装置117将西格玛－德尔塔信号发送到LSIC118和从LSIC118接收西格玛－德尔塔信号。SSIC106还可包括协议成帧电路116、屏蔽时钟控制器113和相关的压控振荡器115，协议成帧电路116用于组织通过隔离屏蔽装置接口电路114发送和接收的数据，屏蔽时钟控制器113和相关的压控振荡器115一起形成用于产生屏蔽时钟信号的可变速率时钟发生器。
LSIC118包括隔离屏蔽装置接口电路120、线路侧西格玛－德尔塔数模转换器(“DAC”)126和西格玛－德尔塔模数转换器(“ADC”)122，DAC126的输出连接至发送缓冲器128，ADC122的输入连接至接收缓冲器124。LSIC118还可包括传统的时钟和数据恢复电路125，时钟和数据恢复电路125从来自隔离屏蔽装置的接收信号获得本地时钟信号。隔离屏蔽装置接口电路114和120中的每个可以是通过隔离屏蔽装置通信的任何适合的隔离屏蔽装置接口电路，诸如在以上引入的第11/159,537和11/159,614号美国专利申请中描述的隔离屏蔽装置接口电路。
传统的调制解调器典型地还必须适应各种通信速率。例如，遵循CCITT v.34标准的调制解调器必须能够以如下面表1所示的、范围可为2400Hz～3429Hz的可变符号速率(或波特率)进行通信。
应用 符号速率[Hz] 采样速率[Hz] ∑△速率[MHz]
V.34 2400 7200 1.8432
音频 N/A 8000 2.0480
V.34 2743 8228 2.1066
V.34 2800 8400 2.1504
V.34 3000 9000 2.3040
V.34 3200 9600 2.4576
V.34 3429 10287 2.6335
音频/可选 N/A 11025 2.8224
表1
如果选择ADC采样速率为符号速率的3倍系数，则ADC122必须具有范围为7200Hz-10,287Hz的采样速率(并且如果电话信号为模拟音频信号而不是数字调制解调器信号，则ADC122必须具有11,025Hz高的采样速率)。另外，传统上选择西格玛－德尔塔(∑△)速率，以使以预定倍数(比如，256倍)的采样速率对模拟信号进行过采样。这样，西格玛－德尔塔ADC122必须以范围为1.843MHz-2.822MHz的西格玛－德尔塔速率操作。
所需的西格玛－德尔塔速率的这个宽范围(1.843MHz-2.822MHz)表示对屏蔽接口(由接口电路114和120以及隔离屏蔽装置117形成的通信链路)的设计约束。为了进行成功的全双工操作，在每个∑△采样间隔期间，必须通过SSIC106和LSIC118之间的隔离屏蔽装置传送一个前向∑△采样和一个逆向∑△采样。换句话说，屏蔽接口的数据速率必须可根据西格玛－德尔塔速率而改变。
传统上通过改变屏蔽时钟速率来获得期望的用于屏蔽接口的可变数据速率，以获得期望的数据速率。在简化的示例中，如果调制解调器100以2,400Hz的符号速率建立与另一调制解调器的v.34通信(对于2,400Hz的符号速率，需要1.843MHz的∑△速率)，则DSP102或某个其它屏蔽时钟控制器113可将屏蔽时钟速率设置为等于1,843MHz的两倍或3,686MHz，从而在每个∑△间隔期间，可通过屏蔽接口传输至少一个前向∑△采样和一个逆向∑△采样。相反，如果调制解调器100以3,429Hz的符号速率建立v.34通信(根据表1，对于3,429Hz的符号速率，需要2.634MHz的∑△速率)，则可将屏蔽时钟的速率设置为2.634MHz的两倍或5.268MHz，同样使得在每个∑△间隔期间，可通过屏蔽接口传输至少一个前向∑△采样和一个逆向∑△采样。因而，这个简化示例中的时钟速率将必须能够在3.686MHz-5.268MHz(即，增长42％)的范围操作以适应v.34符号速率的全部范围。而且，如果在每个∑△间隔期间传送控制和状态信息，则屏蔽时钟速率将必须相应地增长。
不幸的是，这种作为符号速率或西格玛－德尔塔速率的函数来改变屏蔽时钟的传统技术引起至少两个困难。首先，如果LSIC118经由时钟恢复电路从屏蔽信号获得其本地时钟，则每次屏蔽时钟改变时，时钟恢复电路损失与屏蔽信号的同步。直到时钟恢复电路再次获得新的时钟速率，SSIC106和LSIC118才能通信。第二，由于SSIC106中的时钟发生电路和LSIC118中的时钟恢复电路必须适应屏蔽装置的时钟速率的整个范围，所以它们相对复杂且昂贵。
发明内容
认识到以上与可变时钟速率屏蔽接口相关联的困难，本发明的发明人开发了一种具有近似固定的屏蔽时钟并且能够适应各种符号速率、采样速率和/或西格玛－德尔塔速率(共同地，为“通信速率”)的创新的通信协议和屏蔽接口。更具体地讲，本发明采用这样的可变长度的帧，即，即使屏蔽时钟速率保持近似恒定，所述可变长度的帧也可被扩展或者被缩减以达到期望的通信速率。每个主帧优选地包括固定长度的数据部分和可变长度的空部分。对于快的通信速率，可变长度的空部分可以小，从而总帧长小，并且可在特定的时间周期期间传输许多帧。对于慢的通信速率，可变长度的空部分可以大，从而总帧长大，并且仅在所述时间周期期间传输少数几帧。因而，最小帧长对应于最快的通信速率，而最大帧长对应于最慢的通信速率。
本发明还提供一种用于设计敏捷屏蔽接口的方法。具体地讲，优选地将屏蔽时钟速率选择为屏蔽接口必须处理的各种通信速率的近似公倍数。然后可通过将该屏蔽时钟速率除以∑△速率来获得与每个通信速率对应的帧长。
最后，本发明提供一种能够以各种数据速率和近似固定的接口时钟速率通过串行接口传送数据的敏捷通信电路。
附图说明
现在将结合附图详细地描述本发明的各种实施例，其中：
图1是描绘适于用在本发明中的通信电路的框图；
图2是描绘根据本发明的使用可变长度的帧的通信协议的时序图；和
图3是描绘根据本发明的用于在连续帧内平衡隔离屏蔽装置的通量的其它通信协议的时序图。
具体实施方式
如上所述，本发明采用这样一种可变长度的帧，即，尽管屏蔽时钟近似固定，但是所述可变长度的帧也可被扩展或者被缩减以达到期望的通信速率。图2中描绘了使用这样的帧的示例性通信协议。填充帧220包括基本帧222(即，固定长度的数据部分)和若干个填充比特230(可变长度的空部分)。
基本帧222的特定构成将取决于屏蔽接口是仅具有单个串行通信链路还是具有多个通信链路。图2描绘前一种情况的示例，在该示例中，屏蔽接口为单个串行通信链路，通过该串行通信链路，在每个主帧期间传输前向西格玛－德尔塔数据和逆向西格玛－德尔塔数据以及前向控制信息和逆向控制信息。因此，在图2所示的帧中，SSIC106在时隙201-208期间发送，LSIC118在时隙209-212期间发送。
为了维持隔离屏蔽装置中的通量平衡，优选使用传统的编码器对每个发送的比特进行曼彻斯特编码。也就是说，将“0”比特编码为两个比特的序列01，将“1”比特编码为两个比特的序列10。应该理解，如果通量平衡不是设计关注的方面(比如，隔离屏蔽装置为电容屏蔽)，则不需要这样的编码。
如图2所示，基本帧222优选包括：
(1)在时隙201和202期间由SSIC106发送的前向数据比特(显示为曼彻斯特编码的DF，之后接着为NOT DF)；
(2)在时隙203和204期间由SSIC106发送的前向控制比特(显示为CF、NOT CF)；
(3)在时隙205-208期间的预定的前向成帧序列226(显示为NOT CF、NOT CF、CF、CF)(由SSIC106或LSIC118发送)；
(4)在时隙209和210期间由LSIC118发送的逆向数据比特(显示为DR、NOT DR)；和
(5)在时隙211和212期间由LSIC118发送的逆向控制比特(显示为CR、NOT CR)。
然而，将认识到，如果可利用多个通信链路，则可通过使这些链路为单方向的来简化屏蔽接口。如果这样，则可将基本帧缩减为单方向的西格玛－德尔塔数据、控制和前向成帧序列。
前向成帧序列可以为可用于识别帧开始和/或结束的任何唯一的比特值序列。例如，在图2所示的协议中，在时隙204之后在时隙205和206中重复两次时隙204中的逆向控制比特(NOT CF)。就曼彻斯特编码的信号(01,10)通常不产生三个时隙的相同值序列而言，这个重复三次的值提供可容易识别的唯一的同步模式。例如可经由三比特移位寄存器来实现用于这个同步模式的合适的检测电路，在所述三比特移位寄存器中，当检测到重复三次的值时，将该寄存器中的每个比特提供给输出信号的3个输入的与门。其它帧检测技术也可用在上述同步模式的场所中。例如，大型缓冲器可用于存储输入的数据，然后可根据本领域已知的技术通过微处理器从统计上分析缓冲的数据以确定成帧。
填充帧220优选地还包括空比特或填充比特230，可添加或去除空比特或填充比特230以调整帧大小。以这种方式，可在不改变SSIC180和LSIC182的时钟速率的情况下适应广泛的各个数据速率。作为示例，在时隙213-218中描绘了用于对值进行交替以实现通量平衡的六个填充比特(比如，0,1,0,1,0,1)。可在初始化接口之后通过SSIC106或LSIC118提供这些填充比特。
图3示出可如何在不中断隔离屏蔽装置的通量平衡的情况下容纳奇数个填充比特。本质上，通过使用0和1的交替序列，在两个连续帧，即帧k和帧k+1上，填充比特的通量被平衡。例如，如果帧k包含填充比特序列[01010]，则帧k+1可包含序列[10101]。
本发明还提供一种用于设计敏捷屏蔽接口的方法。根据本发明，设计者选择这样的屏蔽时钟速率，即，该屏蔽时钟速率为屏蔽接口必须处理的各个数据速率的近似公倍数。设计者然后可通过将该屏蔽时钟速率除以西格玛－德尔塔速率来计算与每个数据速率对应的帧长。作为示例但不是限制，下表2示出对能够处理采样速率7200、8000、8229、8400、9000、9600、10,287和11,025Hz的屏蔽接口计算的示例性帧长和屏蔽时钟频率，其中，将西格玛－德尔塔速率选择为采样速率的256倍。
表2
如表2所反映的，以上的西格玛－德尔塔速率的近似公倍数(即，1.843-2.822MHz)之一大约为33.3MHz，可将33.3MHz取作近似固定的屏蔽时钟速率。在给定大约为33.3MHz的近似固定的帧屏蔽时钟速率的情况下，可通过将西格玛－德尔塔速率除以帧屏蔽时钟频率来计算与每个西格玛－德尔塔速率对应的帧长。例如，计算与最高频率西格玛－德尔塔速率(即2.822MHz)对应的帧长为33.3MHz/2.822MHz，或11.8个时钟周期，如表2所示，可将其四舍五入为12个时钟周期。类似地，计算与最低频率西格玛－德尔塔速率(即1.843MHz)对应的帧长为33.3MHz/1.843MHz，得到18.1个时钟周期，可将其不进位舍入为18个时钟周期以获得与1.843MHz西格玛－德尔塔速率对应的帧长。
表3
表3示出将上述西格玛－德尔塔速率的不同近似公倍数选择为近似固定的屏蔽时钟速率——即，大约36Hz。在给定大约为36Hz的近似固定的帧屏蔽时钟速率的情况下，通过将西格玛－德尔塔速率除以帧屏蔽时钟速率来计算与每个西格玛－德尔塔速率对应的帧长。因而，计算等于最高频率西格玛－德尔塔速率2.822MHz对应的帧长为36MHz/2.822MHz，得到13个时钟周期。类似地，计算与最低频率西格玛－德尔塔速率1.843MHz对应的帧长为36MHz/1.843MHz，得到20个时钟周期。
用于设计屏蔽接口的方法还可包括对每个西格玛－德尔塔速率调整近似固定的屏蔽时钟速率，从而可校正在选择帧长期间引入的舍入误差。更具体地讲，在选择与各个西格玛－德尔塔速率对应的近似固定的屏蔽时钟速率和帧长之后，可通过将每个西格玛－德尔塔速率乘以其对应的帧长来为每个西格玛－德尔塔速率选择定制屏蔽时钟速率。因而，对于表2的示例，在长度为18个周期的情况下，可计算1.843MHz西格玛－德尔塔速率的定制屏蔽时钟速率为33.1776MHz。类似地，对于2.822MHz delta sigma速率和12个周期的帧长的定制屏蔽时钟速率为33.8688MHz。可类似地对表2中的其余西格玛－德尔塔速率计算定制屏蔽时钟速率。从表2可看出，能够以包括2400、2743、2800、3000、3200和3429的符号速率传输信息的屏蔽接口优选地将能够以表2所示的对应的定制屏蔽时钟速率操作，所述对应的定制屏蔽时钟速率的范围在大约32MHz和大约35MHz之间。可以以类似的方式计算表3所示的定制屏蔽时钟速率，产生大约35MHz和大约37MHz之间的定制屏蔽时钟速率。
本发明还提供一种能够以各个数据速率和近似固定的接口时钟速率通过串行接口通信的敏捷通信电路。可使用如图1所示和如以上在背景部分中描述的传统的调制解调器或DAA组件来实现这样的通信电路。具体地讲，调制解调器处理器/DSP102包括调制解调器设计领域中的普通技术人员公知的类型的用于选择通信速率(比如，期望的符号速率、采样速率或西格玛－德尔塔速率)的电路和/或软件。SSIC106包括***I/O接口108、传统的西格玛－德尔塔调制器112、传统的基于积分器的西格玛－德尔塔解码器电路和隔离屏蔽装置接口电路114，***I/O接口108用于与DSP102通信，传统的西格玛－德尔塔调制器112用于将前向数据信号转换为前向西格玛－德尔塔信号，传统的基于积分器的西格玛－德尔塔解码器电路用于将逆向西格玛－德尔塔信号解码为数据信号，隔离屏蔽装置接口电路114用于通过隔离屏蔽装置117将西格玛－德尔塔信号发送到LSIC118和从LSIC118接收西格玛－德尔塔信号。SSIC106还包括协议成帧电路116，该协议成帧电路116对通过隔离屏蔽装置接口电路114发送和接收的数据进行缓冲和组织。SSIC106还包括用于产生可变速率的屏蔽时钟信号的可变速率时钟发生器，该可变速率时钟发生器包括屏蔽时钟控制器113和相关联的压控振荡器115。
LSIC118包括隔离屏蔽装置接口电路120、线路侧西格玛－德尔塔数模转换器(“DAC”)126和西格玛－德尔塔模数转换器(“ADC”)122，DAC126的输出连接至发送缓冲器128，ADC122的输入连接至接收缓冲器124。LSIC118还可包括用于从通过隔离屏蔽装置接收的信号获得本地时钟信号的时钟和数据恢复电路125。
上述敏捷通信电路如下操作。首先，调制解调器处理器/DSP102基于期望的通信速率(即，调制解调器符号速率、采样速率或西格玛－德尔塔速率)为数字隔离屏蔽装置选择帧长和接口时钟速率——比如，通过在查找表中查找帧长和接口时钟速率。调制解调器处理器/DSP102然后将选择的接口时钟速率传送到SSIC106中的隔离时钟控制器113。隔离时钟控制器113接收选择的接口时钟速率，并将对应的模拟信号输出到压控振荡器115。基于该模拟信号，压控振荡器生成可在接口电路114中用作隔离屏蔽装置时钟的数字时钟信号。
调制解调器处理器/DSP102还将选择的帧长传送到接口电路114中的成帧器电路116。成帧器电路缓冲来自调制解调器处理器/DSP102的数据，并通过将适当数量的填充比特***到每个基本帧的末尾来将缓冲的数据打包成具有选择的帧长的帧。
本发明提供优于现有技术的隔离屏蔽装置接口的若干优点。具体地讲，使得***侧接口电路中的产生屏蔽时钟的压控振荡器和线路侧接口电路上的时钟和数据恢复电路能够以近似固定的频率运行。即使当采样速率改变时，***侧接口电路中的产生屏蔽时钟的压控振荡器和线路侧接口电路上的时钟和数据恢复电路也可锁定为近似固定的频率。而且，由于它们只需要在相对小的频率范围内操作，所以可使它们在低抖动性能方面最优化。最后，可直接从帧同步脉冲获得线路侧电路中的西格玛－德尔塔时钟。
如此描述了本发明的几个特定实施例，本领域的技术人员将容易想到各种改变、修改和改进。即使这里没有明确地表述通过该公开内容可显而易见地作出的改变、修改和改进，但是意在将它们作为该说明书的一部分，并且意在将它们包括在本发明的精神和范围内。因此，前面的描述仅作为示例，而不是限制。仅如在下面权利要求及其等同物中所限定的那样限制本发明。

Claims (16)

1.一种通过接口以多个通信速率传送数据的方法，包括以下步骤：
以第一通信速率通过所述接口以近似固定的接口时钟速率发送第一帧，所述第一帧包括第一数据和与第一通信速率对应的第一数量的填充比特；和
以第二通信速率通过所述接口以近似固定的接口时钟速率发送第二帧，所述第二帧包括第二数据和与第二通信速率对应的第二数量的填充比特，第二通信速率不同于第一通信速率，第二数量的填充比特不同于第一数量的填充比特，
从而，以与第一通信速率对应的速率传送第一数据，和以与第二通信速率对应的速率传送第二数据；并且
其中，所述方法进一步包括成帧器电路产生具有第一帧长的第一帧和具有第二帧长的第二帧，所述第二帧长不同于所述第一帧长。
2.根据权利要求1所述的方法，其中，所述近似固定的接口时钟速率在如下范围之一内是可调整的：(i)从大约32MHz至大约35MHz的范围，和(ii)从大约35MHz至大约37MHz的范围。
3.根据权利要求1所述的方法，其中，
第一帧和第二帧进一步包括成帧序列；
第一数据和第二数据是经曼彻斯特编码的；和
所述成帧序列包括以近似固定的接口时钟速率在三个连续时钟周期期间具有相同值的三个连续比特。
4.根据权利要求1所述的方法，进一步包括通过在将帧长与通信速率相关联的帧长查找表中查找第一通信速率和第二通信速率中的对应的一个通信速率来选择第一帧长和第二帧长。
5.根据权利要求1所述的方法，其中所述第一帧长和所述第二帧长中的每个帧长是约等于通过将近似固定接口时钟速率除以相应的通信速率所获得的值的整数。
6.根据权利要求1所述的方法，其中所述近似固定接口速率约等于通过将对应的通信速率乘以对应的帧长所获得的速率。
7.一种通过传输介质以两个或更多个通信速率传送数据的通信电路，所述通信电路包括：
可变速率接口电路，被配置成经由所述传输介质以接口时钟速率发送或者接收信号，该接口时钟速率(i)约等于所述两个或者更多个通信速率的近似公倍数，并且(ii)不等于所述两个或者更多个通信速率的严格公倍数，其中，多个帧中的每个帧的帧长是约等于通过将所述两个或者更多个通信速率的近似公倍数除以相应的通信速率所获得的值的整数。
8.根据权利要求7所述的通信电路，其中所述两个或者更多个通信速率的近似最大公分母为大约33.3MHz和大约36MHz中的一个。
9.根据权利要求7所述的通信电路，进一步包括成帧器电路，该成帧器电路被连接到所述接口电路并且被配置成生成多个帧，每个帧对应于所述两个或者更多个通信速率中的至少一个并且具有帧长。
10.根据权利要求7所述的通信电路，其中，所述多个帧中的每个帧的帧长为以下范围中的一个：(i)在大约12个时钟周期和大约18个时钟周期之间，和(ii)在大约13个时钟周期和大约20个时钟周期之间。
11.根据权利要求9所述的通信电路，进一步包括可调整时钟发生器，该可调整时钟发生器被连接到所述接口电路并被配置成生成分别与所述两个或者更多个通信速率对应的两个或者更多个定制接口时钟速率。
12.根据权利要求11所述的通信电路，其中，所述两个或者更多个定制接口时钟速率在如下范围中的一个范围内：(i)大约32MHz至大约35MHz的范围，和(ii)大约35MHz至大约37MHz的范围。
13.根据权利要求9所述的通信电路，进一步包括：
帧长查找表，将帧长与通信速率相关联；和
处理器，被配置成通过在帧长查找表中查找所述两个或者更多个通信速率中的对应的一个通信速率来选择所述多个帧中的至少一个帧的帧长。
14.根据权利要求11所述的通信电路，进一步包括处理器，该处理器被配置成基于所述第一通信速率和第二通信速率中的对应的一个通信速率来选择所述第一定制接口时钟速率和所述第二定制接口时钟速率中的一个定制接口时钟速率，并将所选择的定制接口时钟速率传递给可调整时钟生成器。
15.根据权利要求14所述的通信电路，进一步包括：
时钟速率查找表，将时钟速率与通信速率相关联，
其中，所述处理器被构造为通过在时钟速率查找表中查找所选择的通信速率来选择定制接口时钟速率。
16.根据权利要求14所述的通信电路，其中，所述可调整时钟生成器包括：
接口时钟控制器，其能够生成与所选择的定制接口时钟速率对应的电压；和
压控振荡器，其被连接以接收由接口时钟控制器生成的电压，并生成具有所选择的定制接口时钟速率的时钟信号以用作接口时钟信号。
CN201410244996.0A 2005-06-23 2006-06-16 传送数据的方法和通信电路 Expired - Fee Related CN104113389B (zh)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US11/159,614 US7773733B2 (en) 2005-06-23 2005-06-23 Single-transformer digital isolation barrier
US11/159,537 2005-06-23
US11/159,537 US7940921B2 (en) 2005-06-23 2005-06-23 Continuous power transfer scheme for two-wire serial link
US11/159,614 2005-06-23
US11/206,314 US8213489B2 (en) 2005-06-23 2005-08-17 Serial protocol for agile sample rate switching
US11/206,314 2005-08-17
CN2006800174844A CN101180801B (zh) 2005-06-23 2006-06-16 用于敏捷采样速率切换的串行协议

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN2006800174844A Division CN101180801B (zh) 2005-06-23 2006-06-16 用于敏捷采样速率切换的串行协议

Publications (2)

Publication Number Publication Date
CN104113389A true CN104113389A (zh) 2014-10-22
CN104113389B CN104113389B (zh) 2016-04-27

Family

ID=37567308

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201410244996.0A Expired - Fee Related CN104113389B (zh) 2005-06-23 2006-06-16 传送数据的方法和通信电路
CN201210153127.8A Expired - Fee Related CN102724015B (zh) 2005-06-23 2006-06-16 传送数据的方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201210153127.8A Expired - Fee Related CN102724015B (zh) 2005-06-23 2006-06-16 传送数据的方法

Country Status (4)

Country Link
US (3) US8213489B2 (zh)
JP (2) JP5106389B2 (zh)
CN (2) CN104113389B (zh)
TW (2) TWI399956B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110460405A (zh) * 2018-05-07 2019-11-15 华为技术有限公司 业务信号传输方法及装置

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8213489B2 (en) * 2005-06-23 2012-07-03 Agere Systems Inc. Serial protocol for agile sample rate switching
US7773733B2 (en) * 2005-06-23 2010-08-10 Agere Systems Inc. Single-transformer digital isolation barrier
KR101108792B1 (ko) * 2007-08-10 2012-02-07 후지쯔 가부시끼가이샤 무선 통신 시스템에서의 이동기 및 무선 기지국측 장치
EP2034485A1 (en) * 2007-09-07 2009-03-11 Thomson Licensing System and method for generating linear time code data
US9942606B2 (en) * 2010-01-05 2018-04-10 Qualcomm Incorporated Application layer modification to enable transmission gaps
DE112015004340T5 (de) 2014-09-24 2017-06-01 Analog Devices, Inc. Schaltungen und Systeme für gemultiplexte Kommunikation über einen Isolator
US11018660B2 (en) 2018-09-07 2021-05-25 Analog Devices Global Unlimited Company Multi-mode feedback control through digital isolator
CN115022211B (zh) * 2022-04-20 2023-10-20 武汉梦芯科技有限公司 一种***级芯片及串行通信方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1234929A (zh) * 1996-10-30 1999-11-10 夸尔柯姆股份有限公司 进行数据速率确定的方法和装置
WO2003062843A1 (fr) * 2002-01-18 2003-07-31 Advantest Corporation Testeur
CN1452843A (zh) * 2000-06-05 2003-10-29 连宇通信有限公司 用于空中接口支持可变数据速率的方法

Family Cites Families (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3934099A (en) * 1974-08-16 1976-01-20 Bell Telephone Laboratories, Incorporated Bias, feedback and network arrangements for hybrid circuits
JPS5947506B2 (ja) 1981-02-10 1984-11-19 横河電機株式会社 絶縁装置
US4684823A (en) 1984-01-16 1987-08-04 The Grass Valley Group, Inc. Monolithic switch with selective latch control
JP2834242B2 (ja) * 1989-01-25 1998-12-09 株式会社日立製作所 高速リングｌａｎシステム
JPH02214244A (ja) 1989-02-15 1990-08-27 Nohmi Bosai Ltd 送電兼送信装置
US5027264A (en) 1989-09-29 1991-06-25 Wisconsin Alumni Research Foundation Power conversion apparatus for DC/DC conversion using dual active bridges
US5568483A (en) * 1990-06-25 1996-10-22 Qualcomm Incorporated Method and apparatus for the formatting of data for transmission
JPH05103021A (ja) 1991-10-08 1993-04-23 Nec Corp 半導体集積回路
JPH0536997U (ja) 1991-10-18 1993-05-18 株式会社ケンウツド オーデイオ増幅器
EP0596651A1 (en) * 1992-11-02 1994-05-11 National Semiconductor Corporation Network for data communication with isochronous capability
US5546383A (en) * 1993-09-30 1996-08-13 Cooley; David M. Modularly clustered radiotelephone system
US5574967A (en) 1994-01-11 1996-11-12 Ericsson Ge Mobile Communications, Inc. Waste energy control and management in power amplifiers
JP2658896B2 (ja) 1994-09-02 1997-09-30 日本電気株式会社 同期回路
US5504811A (en) 1994-12-29 1996-04-02 Wilcom, Inc. Enhanced line powered amplifier
CN1102312C (zh) * 1995-07-13 2003-02-26 通用仪器公司 通过封包数据流传输数据的方法及装置
WO1997022199A1 (en) 1995-12-12 1997-06-19 Intel Corporation Method and apparatus for connecting a telephone to a voice capable modem
SG65637A1 (en) 1996-02-27 1999-06-22 Thomson Consumer Electronics Oscillation network in a digital timing recovery system
JPH1042002A (ja) 1996-07-23 1998-02-13 Brother Ind Ltd 情報中継装置
US6137827A (en) 1997-04-22 2000-10-24 Silicon Laboratories, Inc. Isolation system with digital communication across a capacitive barrier
US5870046A (en) 1997-04-22 1999-02-09 Silicon Laboratories Inc. Analog isolation system with digital communication across a capacitive barrier
US6430229B1 (en) 1997-04-22 2002-08-06 Silicon Laboratories Inc. Capacitive isolation system with digital communication and power transfer
US6385235B1 (en) 1997-04-22 2002-05-07 Silicon Laboratories, Inc. Direct digital access arrangement circuitry and method for connecting to phone lines
JP3400681B2 (ja) 1997-07-16 2003-04-28 株式会社日立製作所 データパケット再多重方法及び再多重装置
US6563856B1 (en) * 1998-07-08 2003-05-13 Wireless Facilities, Inc. Frame synchronization and detection technique for a digital receiver
JP3628886B2 (ja) * 1997-10-31 2005-03-16 株式会社ルネサステクノロジ アナログフロントエンド
CA2263280C (en) * 1998-03-04 2008-10-07 International Mobile Satellite Organization Method and apparatus for mobile satellite communication
US6731728B2 (en) 1998-04-07 2004-05-04 Agere Systems Inc. Low noise line powered DAA with differential feedback
US6347128B1 (en) 1998-07-20 2002-02-12 Lucent Technologies Inc. Self-aligned clock recovery circuit with proportional phase detector
US6757381B1 (en) 1998-08-13 2004-06-29 Eugene Robert Worley Design of telephone line interface circuits using a two chip opto-coupler with LEDs integrated onto silicon chips
US6421735B1 (en) * 1998-10-30 2002-07-16 Advanced Micro Devices, Inc. Apparatus and method for automatically selecting a network port for a home network station
US6359973B1 (en) 1998-11-16 2002-03-19 Conexant Systems, Inc. Data access arrangement utilizing a serialized digital data path across an isolation barrier
US6404780B1 (en) 1998-12-23 2002-06-11 Agere Systems Guardian Corp. Synchronizing data transfer protocol across high voltage interface
TW502521B (en) * 1999-04-07 2002-09-11 Koninkl Philips Electronics Nv Arrangement comprising electronic devices exchanging information
US6519339B1 (en) 1999-04-30 2003-02-11 Conexant Systems, Inc. Method of regulating power transfer across an isolation barrier
JP3827888B2 (ja) * 1999-06-07 2006-09-27 株式会社東芝 電流差動継電装置の伝送同期方式
US6674857B1 (en) 1999-10-08 2004-01-06 Agere Systems Inc. Startup procedure for international line powered DAA
US6778665B1 (en) 1999-10-08 2004-08-17 Agere Systems Inc. Distribution of current draw in a line powered DAA
US20010031016A1 (en) * 2000-03-14 2001-10-18 Ernest Seagraves Enhanced bitloading for multicarrier communication channel
JP4064604B2 (ja) 2000-06-30 2008-03-19 株式会社東芝 画像処理方法及び装置
US6735657B1 (en) 2000-06-30 2004-05-11 Cisco Technology, Inc. Method and apparatus for connecting two-wire serial interface and single-wire serial interface with high transmission speed
EP1336238A2 (en) 2000-08-25 2003-08-20 SynQor, Inc. Interleaved power converters incorporating bang-bang control
US6876742B1 (en) 2000-09-29 2005-04-05 Silicon Laboratories, Inc. High-voltage protection circuitry in a data access arrangement
US6392457B1 (en) 2000-10-02 2002-05-21 Agere Systems Guardian Corp. Self-aligned clock recovery circuit using a proportional phase detector with an integral frequency detector
US6658051B1 (en) 2000-10-31 2003-12-02 Centillium Communications, Inc. Electrical isolation techniques for DSL modem
JP2002208973A (ja) 2001-01-05 2002-07-26 Ueda Japan Radio Co Ltd ディジタル変調装置
EP1358731A4 (en) 2001-02-06 2005-08-24 2Wire Inc "REMOTE LOOP EXPANSION DEVICE WITH COMMUNICATION, CONTROL AND DIAGNOSIS"
FR2828943B1 (fr) * 2001-08-23 2003-12-19 Cit Alcatel Modulateur optique ameliore permettant une optimisation de la modulation nrz
US7295578B1 (en) * 2001-09-12 2007-11-13 Lyle James D Method and apparatus for synchronizing auxiliary data and video data transmitted over a TMDS-like link
US20030093703A1 (en) 2001-11-09 2003-05-15 Adc Dsl Systems, Inc. Multiple dataport clock synchronization
US6732728B2 (en) * 2002-01-10 2004-05-11 Carrier Corporation Air baffle for a heat exchanger
JP3845316B2 (ja) 2002-02-13 2006-11-15 日本電気株式会社 音声符号化装置及び音声復号装置
TWI342698B (en) 2002-03-15 2011-05-21 Gennum Corp Digital communication system and method
JP3885684B2 (ja) 2002-08-01 2007-02-21 ヤマハ株式会社 オーディオデータのエンコード装置およびエンコード方法
JP3928519B2 (ja) 2002-08-21 2007-06-13 ソニー株式会社 ディジタル信号伝送システムおよび方法、並びに受信装置および方法
EP1447739A1 (en) * 2003-02-12 2004-08-18 Deutsche Thomson-Brandt Gmbh Method and apparatus for preprocessing input/output signals of/to different types of interfaces using a common format
US7071838B2 (en) 2003-05-02 2006-07-04 Potentia Semiconductor, Inc. Coupling signals via a coupling arrangement
US6911746B2 (en) 2003-05-02 2005-06-28 Potentia Semiconductor, Inc. Signal and power transformer coupling arrangements
JP4403010B2 (ja) * 2004-02-03 2010-01-20 株式会社エヌ・ティ・ティ・ドコモ 信号分離装置
US7187527B2 (en) 2004-09-02 2007-03-06 Macronix International Co., Ltd. Electrostatic discharge conduction device and mixed power integrated circuits using same
US7433348B1 (en) 2004-10-22 2008-10-07 Cypress Semiconductor Corp. Time division multiplexing protocol for wireless networks
JP2006191405A (ja) * 2005-01-07 2006-07-20 Renesas Technology Corp 無線通信用半導体集積回路および無線通信装置
US7577222B2 (en) * 2005-05-17 2009-08-18 Intel Corporation Methods and apparatus with logic to determine a relative change relationship between modem and frame clocks
US8213489B2 (en) * 2005-06-23 2012-07-03 Agere Systems Inc. Serial protocol for agile sample rate switching

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1234929A (zh) * 1996-10-30 1999-11-10 夸尔柯姆股份有限公司 进行数据速率确定的方法和装置
CN1452843A (zh) * 2000-06-05 2003-10-29 连宇通信有限公司 用于空中接口支持可变数据速率的方法
WO2003062843A1 (fr) * 2002-01-18 2003-07-31 Advantest Corporation Testeur

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110460405A (zh) * 2018-05-07 2019-11-15 华为技术有限公司 业务信号传输方法及装置
US11381334B2 (en) 2018-05-07 2022-07-05 Huawei Technologies Co., Ltd. Service signal transmission method and apparatus

Also Published As

Publication number Publication date
JP5908362B2 (ja) 2016-04-26
JP2012249313A (ja) 2012-12-13
US20140270122A1 (en) 2014-09-18
CN104113389B (zh) 2016-04-27
CN102724015B (zh) 2014-07-16
CN102724015A (zh) 2012-10-10
US20060291545A1 (en) 2006-12-28
US20120195354A1 (en) 2012-08-02
US8213489B2 (en) 2012-07-03
TWI465089B (zh) 2014-12-11
US8761236B2 (en) 2014-06-24
TW201315188A (zh) 2013-04-01
TWI399956B (zh) 2013-06-21
JP5106389B2 (ja) 2012-12-26
TW200711423A (en) 2007-03-16
JP2008544697A (ja) 2008-12-04

Similar Documents

Publication Publication Date Title
CN101180801B (zh) 用于敏捷采样速率切换的串行协议
CN102724015B (zh) 传送数据的方法
US11477055B2 (en) Low power chip-to-chip bidirectional communications
US5081645A (en) Novel spread spectrum codec apparatus and method
CN108463977A (zh) 带内嵌时钟的正交差分向量信令码
US8837467B2 (en) Multi-rate serializer/deserializer circuit with broad operating frequency range
WO1995005711A1 (en) Multi-carrier transceiver
US6185594B1 (en) Versatile signal generator
US5131015A (en) Combined BAUD rate generator and digital phase locked loop
US5359627A (en) Channel codec apparatus and method utilizing flat codes
WO2000044124A1 (en) Method and apparatus for combining a trellis coding scheme with a pre-coding scheme for data signals
Georghiades On PPM sequences with good autocorrelation properties
US6806817B2 (en) Means and method of data encoding and communication at rates above the channel bandwidth
WO2007001930A2 (en) Serial protocol for agile sample rate switching
JP3357454B2 (ja) ロールオフフィルタ及びこれに適する方法
US6738413B1 (en) Code generator, communication unit using the code generator, communication system, and code generation method
JPH10163883A (ja) 符号化率可変誤り訂正送信装置
RU2206181C1 (ru) Устройство для кодирования - декодирования данных
RU16809U1 (ru) Устройство синхронизации и декодирования
CN118300570A (zh) 基于fpga的并行成形滤波实现方法及装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C53 Correction of patent of invention or patent application
CB02 Change of applicant information

Address after: Delaware

Applicant after: Agere Systems Inc.

Address before: American Pennsylvania

Applicant before: AGERE SYSTEMS Inc.

COR Change of bibliographic data

Free format text: CORRECT: APPLICANT; FROM: EGREE SYSTEM CO. LTD. TO: AGERE SYSTEMS GUARDIAN CORP.

Free format text: CORRECT: ADDRESS; FROM:

ASS Succession or assignment of patent right

Owner name: AVAGO TECHNOLOGIES GENERAL IP (SINGAPORE) CORPORAT

Free format text: FORMER OWNER: AGERE SYSTEMS GUARDIAN CORP.

Effective date: 20150723

C41 Transfer of patent application or patent right or utility model
C53 Correction of patent of invention or patent application
CB02 Change of applicant information

Address after: American Pennsylvania

Applicant after: Agere Systems Inc.

Address before: Delaware

Applicant before: Agere Systems Inc.

COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM:

TA01 Transfer of patent application right

Effective date of registration: 20150723

Address after: Singapore Singapore

Applicant after: Avago Technologies General IP (Singapore) Pte. Ltd.

Address before: American Pennsylvania

Applicant before: Agere Systems Inc.

C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20181018

Address after: Singapore Singapore

Patentee after: Avago Technologies General IP (Singapore) Pte. Ltd.

Address before: Singapore Singapore

Patentee before: Avago Technologies General IP (Singapore) Pte. Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20201028

Address after: Singapore City

Patentee after: Broadcom International Pte. Ltd.

Address before: Singapore City

Patentee before: Avago Technologies General IP (Singapore) Pte. Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20230420

Address after: Singapore, Singapore

Patentee after: Avago Technologies General IP (Singapore) Pte. Ltd.

Address before: Singapore, Singapore

Patentee before: Broadcom International Pte. Ltd.

TR01 Transfer of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160427