CN104103596B - 包括玻璃焊接掩模层的集成电路封装组件 - Google Patents

包括玻璃焊接掩模层的集成电路封装组件 Download PDF

Info

Publication number
CN104103596B
CN104103596B CN201410138101.5A CN201410138101A CN104103596B CN 104103596 B CN104103596 B CN 104103596B CN 201410138101 A CN201410138101 A CN 201410138101A CN 104103596 B CN104103596 B CN 104103596B
Authority
CN
China
Prior art keywords
buildup layer
tube core
package
electrical wiring
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410138101.5A
Other languages
English (en)
Other versions
CN104103596A (zh
Inventor
C·胡
Q·马
C-P·秋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN104103596A publication Critical patent/CN104103596A/zh
Application granted granted Critical
Publication of CN104103596B publication Critical patent/CN104103596B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73209—Bump and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92132—Sequential connecting processes the first connecting process involving a build-up interconnect
    • H01L2224/92133—Sequential connecting processes the first connecting process involving a build-up interconnect the second connecting process involving a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本公开的实施例目的在于包括玻璃焊接掩模层和/或桥的集成电路封装组件的技术和配置。在一个实施例中，装置包括具有电布线特征的一个或多个内建层和由玻璃材料构成的焊接掩模层，该焊接掩模层与一个或多个内建层耦合，并具有设置在焊接掩模层中的开口以允许通过一个或多个开口将封装级互连结构与电布线特征耦合。可描述和/或主张其它实施例。

Description

包括玻璃焊接掩模层的集成电路封装组件
技术领域
本公开的实施例通常涉及集成电路领域，且更具体地涉及包括玻璃焊接掩模层的集成电路封装组件的技术和配置。
背景技术
目前，集成电路（IC）封装组件可包括由聚合物构成的焊接掩模层，作为封装衬底的最外层，以便于第二级或“封装级”互连的形成。然而，当前的基于聚合物的焊接掩模层可与较高的损耗和/或串扰相关联，从而导致对于通过第二级互连传送的电信号而言较低的功率效率。在利用基于聚合物的焊接掩模层的当前工艺中封装衬底的内建层的清洁可能很难。此外，在基于聚合物的焊接掩模层中形成开口将是昂贵的。
新兴的IC封装组件还可包括配置成在安装在IC封装组件上的管芯之间传送电信号的桥。使桥与IC封装组件对齐和/或耦合的当前技术将是昂贵的，或可能不能够制造精细的线和空间并可能无法提供在管芯之间的高输入/输出（I/O）计数，或可能在其它方式上由于在临时位置对齐技术中的限制和/或在桥和IC封装组件的其它材料之间的热膨胀（CTE）系数中的差异而是具有挑战性的。
附图说明
结合附图通过下面的详细描述将容易理解实施例。为了便于这个描述，相同的附图标记表示相同的结构元件。实施例通过示例而不是通过限制在附图的图中示出。
图1示意性示出根据一些实施例的示例性集成电路（IC）封装组件的截面侧视图。
图2a-g示意性示出根据一些实施例的包括由玻璃材料构成的焊接掩模层的示例性IC封装组件的各种制造阶段。
图3a-h示意性示出根据一些实施例的包括桥的示例性IC封装组件的各种制造阶段。
图4示意性示出根据一些实施例的制造包括由玻璃材料构成的焊接掩模层的IC封装组件的方法的流程图。
图5示意性示出根据一些实施例的制造包括桥的示例性IC封装组件的方法的流程图。
图6示意性示出根据一些实施例的包括如本文描述的IC封装组件的计算设备。
具体实施方式
本公开的实施例描述包括玻璃焊接掩模层和/或桥的集成电路封装组件的技术和配置。在下面的描述中，将使用通常由本领域技术人员使用的术语来描述例证性实现方式的各方面，以将他们工作的实质传达给本领域其他技术人员。然而，对于本领域技术人员将明显，本公开的实施例可使用所述方面中的仅仅一些来实施。为了说明的目的，阐述了特定的数量、材料和配置，以便提供对例证性实现的彻底理解。然而，对本领域技术人员将明显，本公开的实施例可在没有特定细节的情况下被实施。在其它实例中，公知的特征被省略或简化，以便不使例证性实现方式不清楚。
在下面的详细描述中，参考形成其一部分的附图，其中相同的数字始终表示相同的部件，且其中通过例证示出本公开的主题可被实施的实施例。应理解，在不偏离本公开范围的情况下，可利用其它实施例，且可做出结构或逻辑改变。因此，下面的详细描述不应在限制的意义上被理解，且实施例的范围由所附权利要求及其等效形式限定。
为了本公开的目的，短语“A和/或B”意指（A）、（B）或（A和B）。为了本公开的目的，短语“A、B和/或C”意指（A）、（B）、（C）、（A和B）、（A和C）、（B和C）或（A、B和C）。
本描述可使用基于视角的描述，例如顶部/底部、进入/出来、在…之上/在…之下等。这样的描述仅仅用于便于讨论，且并不是用来将本文描述的实施例的应用限制到任何特定的方位。
本描述可使用短语“在一实施例中”或“在实施例中”，其可每个指相同或不同实施例中的一个或多个。此外，如关于本公开的实施例使用的术语“包括（comprising）”、“包括（including）”、“具有”等是同义的。
可在本文使用术语“与…耦合”及其派生词。“耦合”可意指下列内容中的一个或多个。“耦合”可意指两个或多个元件直接物理或电接触。然而，“耦合”也可意指两个或多个元件彼此间接接触，但仍然彼此协作或交互作用，并可意指一个或多个其它元件耦合或连接在被认为彼此耦合的元件之间。术语“直接耦合”可意指两个或多个元件直接接触。
在各种实施例中，短语“第一特征形成、沉积或以另外方式设置在第二特征之上”可意指第一特征形成、沉积或设置在第二特征之上，且第一特征的至少一部分可与第二特征的至少一部分直接接触（例如，直接物理和/或电接触）或间接接触（例如在第一特征和第二特征之间有一个或多个其它特征）。
如在本文使用的，术语“模块”可以指下列部件的部分或包括下列部件：专用集成电路（ASIC）、电子电路、片上***（SoC）、执行一个或多个软件或固件程序的处理器（共享、专用或组）和/或存储器（共享、专用或组）、组合逻辑电路、和/或提供所述功能的其它合适的部件。
图1示意性示出根据一些实施例的示例性集成电路（IC）封装组件100的截面侧视图。在一些实施例中，IC封装组件100可包括与一个或多个管芯（例如管芯102a、102b和102c）和电路板122耦合的封装衬底104，如可看到的。在各种实施例中，IC封装组件100可以指仅封装衬底104。
在一些实施例中，管芯102a、102b可根据各种合适的配置（包括例如与以倒装芯片配置的封装衬底104直接耦合）安装在或附接到封装衬底104，如所示出的。在倒装芯片配置中，管芯102a、102b的活性侧面使用管芯互连结构106（例如凸起部、支柱、接合焊盘或也可将管芯102a、102b与封装衬底104电耦合的其它合适的结构）来附接到封装衬底104的表面。管芯102a、102b和102c的活性侧面可包括多个有源集成电路（IC）设备，例如晶体管设备。在一些实施例中，管芯102a、102b以并排布置来配置在封装衬底104上，如可看到的。
在一些实施例中，管芯102c可以以堆叠的倒装芯片配置来与管芯102a耦合，如可看到的。管芯102a可包括配置成穿过管芯102a在管芯102c和封装衬底104之间传送管芯102c的电信号的一个或多个硅通孔（TSV）。管芯102a、102b和102c的电信号可在管芯102a、102b和102c与封装衬底104之间通过管芯互连结构106进行传送。在一些实施例中，电信号包括输入/输出（I/O）信号和/或与管芯102a、102b和102c的操作相关的功率/接地。管芯102a、102b和102c中的每个可代表使用半导体制造技术（例如薄膜沉积、光刻、蚀刻等）由半导体材料制成的分立单元。在一些实施例中，管芯102a、102b和102c可以包括下列部件或是下列部件的一部分：处理器、存储器、片上***（SoC）、或在一些实施例中的ASIC。在一个实施例中，管芯102a是处理器，且管芯102b和102c中的至少一个是存储器。在其它实施例中，管芯102a、102b和102c可配置成用于其它功能。
在一些实施例中，电绝缘材料107（例如模塑料（molding compound）或底层填充材料（未示出））可包封管芯102a、102b和102c中的一个或多个的至少一部分。在图1的所示示例中，管芯102a由电绝缘材料107部分地包封，管芯102b由电绝缘材料107完全包封，而管芯102c根本不被电绝缘材料107包封（例如，与电绝缘材料107直接接触）。在其它实施例中，IC封装组件可包括电绝缘材料107的其它合适的配置。
在一些实施例中，电绝缘材料107可包括在管芯102a、102b和102c和封装衬底104之间的底层填充材料和设置在管芯102a、102b和102c的非活性表面上的模塑料。在其它实施例中，电绝缘材料107可包括设置在管芯102a、102b和102c和封装衬底104之间并在管芯102a、102b和102c的非活性表面上的模塑底层填充材料。电绝缘材料107可包括例如基于环氧树脂的材料，其包括合适的填充材料。
封装衬底104可包括一个或多个内建层（在下文中的“内建层103”），其具有设置在电绝缘材料103b或电介质材料中的电布线特征103a。虽然在图1的示例中描绘了三个内建层103，在其它实施例中，封装衬底104可包括更多或更少的内建层。在一些实施例中，内建层可包括无凸起内建层。
电布线特征103a可包括金属（例如铜）结构，例如迹线、沟槽、通孔、连接盘、焊盘、或提供用于管芯102a、102b和102c的电信号的穿过封装衬底104（例如从侧面S2到侧面S1）的对应电通路的其它结构。在一些实施例中，电通路可以按扇出配置来布置。
在一些实施例中，封装衬底104是具有核心和/或内建层的基于环氧树脂的层压衬底，例如Ajinomoto内建膜（ABF）衬底。在一些实施例中，电绝缘材料103b可以是有机材料。在其它实施例中，封装衬底104可包括其它合适类型的衬底或材料。
根据各种实施例，封装衬底104包括由玻璃材料构成的焊接掩模层105。在一些实施例中，焊接掩模层105设置在内建层103的侧面S1上，侧面S1设置成与内建层103的侧面S2相对，如可看到的。焊接掩模层105的玻璃材料可包括例如硅石、石英、纳米纤维增强玻璃/有机或其它类似的玻璃材料。在一些实施例中，焊接掩模层105在与焊接掩模层105形成的平面基本垂直的方向（例如在图1中的上下）上具有范围从15到50微米的玻璃材料的厚度。在其它实施例中，玻璃材料可包括其它合适的材料或厚度。
焊接掩模层105的玻璃材料在可见光光谱（例如从390纳米（nm）到700nm）内的光的波长下可以是光学透明的，以便于在封装级互连结构112的形成或封装衬底104与另一电气部件（例如电路板122）的附接期间封装衬底104的对齐。在一些实施例中，对齐特征（例如电布线特征103a（例如通孔坑））可以通过焊接掩模层105在一个或多个内建层103的侧面S1上是可见的。相机可用于捕获对齐特征的一个或多个图像，以便于封装衬底104的对齐，来用于组装处理。
在一些实施例中，焊接掩模层105的玻璃材料可具有从1到10的热膨胀（CTE）系数。在一个实施例中，玻璃材料的CTE是从3到7。在管芯102a、102b和102c由硅（Si）或具有CTE（其与玻璃材料的CTE紧密匹配）的其它材料构成的实施例中，焊接掩模层105的CTE可以比由聚合物材料构成的焊接掩模层更紧密地匹配管芯102a、102b和102c的CTE，这可减少IC封装组件100的翘曲或其它热处理缺陷。在一些实施例中，焊接掩模层105的CTE可被选择成与封装衬底104的其它部件（例如电绝缘材料107或内建层103）的CTE相匹配，以减轻热翘曲效应。
在一些实施例中，焊接掩模层105包括一个或多个开口（例如开口109），其允许封装级互连结构112（例如焊球113）通过开口与电布线特征103a耦合。在一些实施例中，开口可具有大约200微米（例如范围从100微米到300微米）的直径（例如临界尺寸（CD））。在一个或多个开口的至少两个单独开口之间的间距可以小于或等于400微米。在一些实施例中，在相邻的开口之间的间距可以是一致的。在其它实施例中，可使用直径、CD或间距的其它值。
对于焊接掩模层105使用玻璃材料将比对于焊接掩模层使用聚合物材料制造起来更加廉价。相对于聚合物焊接掩模层而言，玻璃材料能够减小封装衬底104的湿气更新（例如，向封装衬底104中不希望有的湿气设置较大的屏障）。此外，相对于由聚合物材料构成的焊接掩模层而言，焊接掩模层105的玻璃材料可减少电信号的损耗或串扰，并因此增加在IC封装组件100中的电信号的功率效率。
焊接掩模层105可以是封装衬底104的最外层，其被配置成保护内建层103并且便于封装级互连结构112的形成以将封装衬底与其它电气部件（例如电路板122）耦合。
在一些实施例中，封装衬底104还可包括桥互连结构（在下文中的“桥108”），其通过管芯互连结构106与管芯102a和102b电耦合并配置成在管芯102a和102b之间传送电信号。桥108可由玻璃或半导体材料（例如Si）构成，并包括传送电信号的电布线特征（未示出）。桥108可设置在由内建层103形成的平面中或内。例如，如在所示的实施例中可看到的，桥108嵌入内建层103中。在其它实施例中，桥108可设置在由内建层103形成的平面中，但与内建层103分开地形成，如可例如在图3g中看到的。在一些实施例中，封装衬底104可以根本不包括桥108。在其它实施例中，封装衬底104可包括由聚合物材料构成的焊接掩模层和桥108。
IC封装组件100还可包括通过在焊接掩模层105中的开口（例如开口109）与封装衬底104耦合的封装级互连结构112（例如第二级互连）。在一些实施例中，封装级互连结构112包括球栅阵列（BGA）结构，例如焊球113。在其它实施例中，封装级互连结构112包括连接盘栅格阵列（LGA）结构（例如图2g的LGA结构213）。在其它实施例中，封装级互连结构112可包括其它合适的互连结构。
在一些实施例中，封装结构104可与电路板122耦合。封装级互连结构112可与电路板122的一个或多个焊盘110或类似结构相耦合，以在封装衬底104和电路板122之间传送管芯102a、102b和102c的电信号。焊盘110可由任何合适的诸如金属（包括例如镍（Ni）、钯（Pd）、金（Au）、银（Ag）、铜（Cu）及其组合）的导电材料构成。在其它实施例中，可使用将封装衬底104与电路板122物理和/或电气地耦合的其它合适技术。
电路板122可以是由电绝缘材料（例如环氧树脂层压板）构成的印刷电路板（PCB）。例如，电路板122可包括由以下材料构成的电绝缘层，例如，聚四氟乙烯、酚醛棉纸材料（例如阻燃剂4(FR-4)、FR-1）、绵纸和环氧树脂材料（例如CEM-1或CEM-3）、或使用环氧树脂预浸材料层压在一起的玻璃织物材料。诸如迹线、沟槽、通孔等结构（未示出）可穿过电绝缘层而形成，以通过电路板122传送管芯102a、102b和102c的电信号。在其它实施例中，电路板122可由其它合适的材料构成。在一些实施例中，电路板122是母板（例如图6的母板602）。
IC封装组件100可包括在其它实施例中以各种其它合适配置所配置的部件，以在一些实施例中在管芯102a、102b和102c与IC封装组件100的其它部件之间传送电信号，这些其它合适配置包括例如倒装芯片和/或引线接合配置的合适组合、***层的使用、包括***级封装（SiP）和/或层叠封装（PoP）配置的多芯片封装配置。
图2a-g示意性示出根据一些实施例的包括由玻璃材料构成的焊接掩模层105的示例性IC封装组件200的各种制造阶段。IC封装组件200可使用焊接掩模层105作为衬底而被制造，来用于在焊接掩模层105上制造内建层103。
图2a示出在将焊接掩模层105与临时载体耦合并在焊接掩模层105上形成内建层103之后的IC封装组件，焊接掩模层105在内建层103的形成期间用作衬底（例如，核心层）。在一些实施例中，焊接掩模层105包括使用粘合层214接合到临时载体216的玻璃片。
在将焊接掩模层105与临时载体216耦合之后，内建层103可使用任何合适的工艺形成在焊接掩模层105上。例如，可通过沉积金属、粗糙化金属的表面、沉积籽晶层、在籽晶层上沉积光致抗蚀剂、图案化光致抗蚀剂（例如使用光刻法）以提供金属层的指定电路（例如电布线特征103a）、通过电镀工艺在籽晶层上沉积金属、移除光致抗蚀剂、蚀刻籽晶层、以及在图案化的金属层上（例如通过旋压、化学气相沉积（CVD）或层压工艺）沉积电介质材料（例如电绝缘材料103b）来形成内建层103。在其它实施例中，可使用其它技术来形成内建层103。
临时载体216可包括任何合适的材料，以在结构上支撑内建层103在焊接掩模层105上的制造。在一些实施例中，临时载体216的材料被选择成具有与IC封装组件200的部件（例如焊接掩模层105、内建层103、管芯（例如图2c的管芯102a、102b）和/或电绝缘材料（例如图2e的电绝缘材料107））的CTE相匹配的CTE，以减小或减轻翘曲效应。
粘合层214的材料可包括任何合适的粘合剂，其被配置成经得住与内建层103的制造相关联的工艺。例如，在热工艺用于固化内建层103的电绝缘材料103b的实施例中，粘合层214的材料可被选择成使得粘合层214的材料不干扰内建层103的固化。在一些实施例中，可使用任何合适的技术在电绝缘材料103b中形成开口217，以暴露出电布线特征103a的部分，从而允许管芯附接到电布线特征103a。
图2b示出在形成与电布线特征103a电耦合的管芯互连结构106之后的IC封装组件200。在一些实施例中，管芯互连结构106可包括例如在图2a的开口217中形成的凸起部或支柱。在其它实施例中，管芯互连结构106可在将管芯附接到封装衬底104之前与一个或多个管芯耦合。
图2c示出在使用管芯互连结构106将管芯102a和102b附接到封装衬底104之后的IC封装组件200。在一些实施例中，管芯102a和102b可使用回流焊接工艺附接到封装结构104，以形成在管芯102a、102b和封装衬底104之间的可焊接材料的接头。在一些实施例中，单个回流焊接工艺可用于同时将管芯102a、102b与封装衬底104耦合。在其它实施例中，热压焊（TCB）技术可用于将管芯102a、102b附接到封装衬底104。根据各种实施例，封装衬底104可使用面板级接合工艺（例如，对于较高的吞吐量）或晶片级接合工艺来与管芯102a、102b接合。
图2d示出在沉积电绝缘材料107（例如模塑料或底层填充材料）以至少部分地包封一个或多个管芯102a和102b之后的IC封装组件200。在所示出的实施例中，所沉积的电绝缘材料107完全包封管芯102a和102b。
图2e示出在使临时载体216与封装衬底104分离之后的IC封装组件200。在一些实施例中，可通过使用热工艺以提供使粘合层214失去粘着性的温度来分离临时载体216。例如，粘合层214可被升高到在粘合层214的玻璃转化（Tg）温度之上的温度，且IC封装组件200可滑落掉临时载体。可通过在焊接掩模层105的暴露表面上执行的清洁工艺来移除来自粘合层214或前面的组装处理的任何残余材料。在其它实施例中，可使用使临时载体216与焊接掩模层105分离的其它合适的机制或技术。
图2f示出在焊接掩模层中形成开口（例如，开口109）并在开口中形成BGA结构（例如，焊球113）之后的IC封装组件200。可通过任何合适的技术（包括例如湿蚀刻工艺）来形成开口，湿蚀刻工艺配置成移除玻璃材料并对下层电布线特征103a的材料（例如铜）是选择性的。
图2g示出图2f的可替换形式。在图2g中，示出在形成类似于图2f的开口之后和在开口中形成LGA结构213之后的IC封装组件200。可通过将材料沉积到开口中以填充通孔并沉积和/或图案化所填充的通孔上的额外材料来形成LGA结构213，从而形成LGA结构213。其它合适的技术可用于形成BGA或LGA结构。
在一些实施例中，IC封装组件200的制造还可包括形成设置在内建层103的平面中的桥（例如，图1的桥108）。可根据任何合适的技术例如通过在内建层103（例如最后的内建层）中嵌入桥作为内建层103的形成的部分，或在内建层103中形成腔并在内建层形成之后将桥放置在腔中来形成桥。可在附接管芯互连结构106或管芯102a、102b之前在结合图2a描述的制造期间形成桥。
图3a-h示意性示出根据一些实施例的包括桥（例如图1的桥108）的示例性IC封装组件300的各种制造阶段。可通过将管芯附接到管芯附接膜、模制管芯并使用模塑料、管芯和管芯附接膜作为衬底用于内建层和桥的制造来制造IC封装组件300。
图3a示出在使用粘合层214将管芯附接膜303与临时载体216耦合之后的IC封装组件300。在一些实施例中，管芯附接膜303可由未固化或未完全固化的聚合物材料（包括例如具有填料的基于环氧树脂的材料）构成。在一些实施例中，管芯附接膜303可由有机层压材料构成。在一个实施例中，管芯粘着膜303由与内建层（例如，图1或3f的内建层103）相同或相似的材料构成。根据各种实施例，粘合层可以是热地和/或机械可释放的。
图3b示出在将管芯102a、102b放置在管芯附接膜303上并固化管芯附接膜303之后的IC封装组件300。在一些实施例中，在将管芯102a、102b放置在管芯附接膜303上之前，在管芯102a、102b上形成管芯互连结构106。固化管芯附接膜303可增加管芯102a、102b和管芯附接膜303之间的粘附力。在一些实施例中，在管芯102a、102b之间的最短距离范围可从50微米到100微米。在其它实施例中，在管芯102a、102b之间的最短距离可具有其它值。
在一些实施例中，管芯附接膜303可由各向异性导电材料（例如具有导电填料相的电ACF（各向异性导电膜））构成，以提供各向异性导电膜。在实施例中，各向异性导电膜可用于通过管芯附接膜303（例如，到/从管芯102a、102b）而不是管芯互连结构106传送电信号。
图3c示出在将电绝缘材料107（例如，模塑料）沉积在管芯102a、102b和管芯附接膜303上之后的IC封装组件300，如可看到的。在一些实施例中，电绝缘材料107被沉积，以完全包封管芯102a、102b，如所示出的。在其它实施例中，电绝缘材料107被沉积，以部分地包封管芯102a、102b（例如，保持管芯的非活性侧面暴露）。
图3d示出在使管芯附接膜303与临时载体216分离之后的IC封装组件300。可将IC封装组件300翻转（例如，在图3a-c的处理期间相对于IC封装组件300的位置大约180度取向）和清洁。例如，管芯附接膜303可被清洁，以移除粘合层214的残留物或与组装工艺相关的其它污染物。
图3e示出在使管芯附接膜303凹进以暴露出管芯互连结构106之后的IC封装组件300。可通过研磨或平整化工艺（例如化学-机械抛光（CMP））来使管芯附接膜303凹进。在其它实施例中，可使用使管芯附接膜303凹进的其它合适技术。
图3f示出在使桥108与管芯102a、102b耦合、在管芯附接膜303上形成内建层103以形成具有穿过电绝缘材料103b的电布线特征103a的封装衬底104、以及在内建层103上形成封装级互连结构（例如焊球113）之后的IC封装组件300。桥108可附接到管芯互连结构106（例如通过TCB、导电底层填料或回流焊接工艺），且电绝缘材料103b的层压层可沉积在桥108上并被图案化以允许穿过电绝缘材料103b的电布线特征103a的形成。例如，金属可沉积在图案化层压层中，以提供内建层103的第一内建层。多层层压材料和/或金属可被沉积，以形成内建层103的多层内建层。
在所示实施例中，管芯附接膜303用作衬底，其上形成内建层103。如前所述，管芯附接膜303可以是与电绝缘材料103b相同的材料。在这方面，在一些实施例中，管芯附接膜303可被认为是封装衬底104的内建层103的部分。在管芯附接膜303是各向异性导电膜的实施例中，桥108可与各向异性导电膜直接耦合并使用各向异性导电膜来提供在桥108和管芯102a、102b之间的电通路（例如，不使用管芯互连结构106）。
桥108可嵌入内建层103中并配置成在管芯102a、102b之间传送电信号。电布线特征103a可配置成在管芯102a、102b和设置在内建层103的侧面S1上的封装级互连结构（例如焊球113）之间传送电信号。在一些实施例中，电布线特征103a以扇出配置来布置。
根据各种实施例，根据图3f，较薄的桥108或较厚的内建层可便于桥108的嵌入。例如，具有小于或等于45微米的厚度的桥108可嵌入内建层103中。在其它实施例中，桥108可被嵌入并具有其它厚度。
图3g示出图3f的IC封装组件300的可选布置。在图3g中，示出了在管芯附接膜303上形成内建层103、使桥108与管芯102a、102b耦合、以及在内建层103上形成封装级互连结构（例如焊球113）之后的IC封装组件300。在根据图3g的实施例中，可在管芯附接膜303上形成内建层103之后使桥108与管芯102a、102b耦合。在一些实施例中，可在使封装级互连结构与封装衬底104耦合之前或之后使桥108与管芯102a、102b耦合。
例如，在一个实施例中，开口可在内建层103的制造期间保持敞开，以提供用于桥108与管芯102a、102b的放置/耦合的腔。在其它实施例中，可使用图案化工艺穿过内建层103形成开口。例如，内建层103可由可经得起掩蔽、图案化和蚀刻的光敏材料构成。在其它实施例中，可使用通过暴露于热和化学物而移除的牺牲层或材料来图案化内建层103。
根据各种实施例，针对相对于图3f的IC封装组件300具有更厚的桥108或更薄的内建层的IC封装组件300，可提供用于桥108的附接的腔。
图3h示出在平整化电绝缘材料107以暴露管芯102a、102b的表面之后的图3g的IC封装组件300，如可看到的。可使用例如CMP工艺来平整化电绝缘材料107。在一些实施例中，所暴露的管芯102a、102b可便于热从管芯102a、102b传送走。类似的技术可用于暴露本文描述的其它封装配置的管芯102a、102b，包括例如图3f的IC封装组件300。
在一些实施例中，IC封装组件300的制造还可包括形成由玻璃材料构成的焊接掩模层（例如，图1的焊接掩模层105）。可例如通过将薄玻璃片耦合到内建层103的最外层内建层（例如内建层103的侧面S1）并形成开口（例如图1的开口109）来形成焊接掩模层。根据各种实施例，可在将桥108与管芯102a、102b耦合之前或之后形成焊接掩模层。在一些实施例（例如图3f的IC封装配置300）中，可在将桥108与管芯102a、102b耦合并形成内建层103之后并在耦合封装级互连结构（例如焊球113）之前形成焊接掩模层。在其它实施例（例如，图3g的IC封装配置300）中，可在将桥108与管芯102a、102b耦合并耦合封装级互连结构之前并在形成内建层103之后形成焊接掩模层。
图4示意性示出制造包括焊接掩模层（例如图2a-g的焊接掩模层105）的IC封装组件（例如图2a-g的IC封装组件200）的方法400的流程图。根据各种实施例，该方法可适合于结合图2a-g描述的实施例。
在402，该方法400可包括提供由玻璃材料构成的衬底。衬底可例如包括配置成用作封装衬底（例如图2a的封装衬底104）的焊接掩模层（例如图2a的焊接掩模层105）的玻璃片。
在404，该方法400可包括在衬底上形成一个或多个内建层（例如图2a的内建层103）。内建层可包括设置在电绝缘材料（例如电绝缘材料103b）中的电布线特征（例如电布线特征103a）。在一些实施例中，通过将金属沉积在衬底上、图案化金属以界定一个或多个电布线特征、并将层压材料沉积在图案化的金属上来形成内建层。可根据结合图2a描述的技术或其它公知的技术来形成内建层。
在406，该方法400可包括形成穿过衬底的开口（例如图2f的开口109）以在内建层的第一侧面（例如图2f或2g的侧面S1）上形成焊接掩模层。在一些实施例中，形成开口包括执行湿蚀刻工艺来移除部分的玻璃材料。可根据结合图2f描述的技术来形成开口。该开口可允许一个或多个封装级互连结构（例如焊球113）通过开口与在内建层中的电布线特征耦合。
在408，该方法400可包括将一个或多个管芯（例如图2c的管芯102a、102b）附接到内建层的与第一侧面相对的第二侧面（例如图2c的侧面S2）。在一些实施例中，将管芯附接形成管芯与内建层的电布线特征之间的电连接。可根据结合图2b和2c描述的技术来附接管芯。
在410，该方法400可包括形成通过焊接掩模层中的开口与内建层耦合的封装级互连结构（例如图2f的焊球113或图2g的LGA结构213）。可通过沉积导电材料（例如金属、可焊接材料或其组合）来形成封装级互连结构。在一些实施例中，封装级互连结构可包括BGA或LGA结构。可根据结合图2f和2g描述的技术来形成封装级互连结构。
该方法400可包括其它合适的行动，包括结合图2a-g或图3a-h描述的其它实施例。例如，该方法400还可包括通过沉积电绝缘材料（例如图2d的电绝缘材料107）以至少部分地包封一个或多个管芯来形成模塑料，将管芯与由玻璃或硅制成的桥（例如图1的桥108）电耦合，或使用临时载体，来用于IC封装组件的制造。例如，可在形成内建层之前使衬底与临时载体（例如图2a的临时载体216）耦合，并可在形成一个或多个内建层、附接一个或多个管芯、以及形成模塑料之后使衬底与临时载体分离。
图5示意性示出根据一些实施例的制造包括桥（例如图3f-h的桥108）的IC封装组件（例如图3a-h的IC封装组件300）的方法500的流程图。根据各种实施例，方法500可适合于结合图3a-h描述的实施例。
在502，该方法500可包括将两个或多个管芯（例如图3b的管芯102a、102b）与管芯附接膜（例如图3b的管芯附接膜303）耦合。可根据结合图3b描述的技术来耦合管芯。在一些实施例中，可在将两个或多个管芯与管芯附接膜耦合之前使管芯附接膜与临时载体（例如图3a的临时载体216）耦合。
在504，该方法500可包括形成模塑料（例如图3c的电绝缘材料107）以至少部分地包封两个或多个管芯。可根据结合图3c描述的技术来沉积模塑料。在一些实施例中，可在形成模塑料之后使临时载体与管芯附接膜分离。
在506，该方法500可包括在管芯附接膜上形成一个或多个内建层。管芯附接膜（连同其它结构部件例如管芯和/或模塑料一起）可用作衬底，其上形成内建层。可根据结合图3f或3g描述的技术来形成内建层。
在508，方法500可包括将由玻璃或硅构成的桥（例如图3f或3g的桥108）与两个或多个管芯耦合，桥设置在一个或多个内建层的平面中。在一些实施例中，可在内建层的形成之前或期间耦合桥，使得桥嵌在内建层（例如图3f的IC封装组件300）中。在其它实施例中，可在形成内建层之后耦合桥，使得桥被暴露（例如图3g的IC封装组件300）。例如，开口（例如腔）可穿过内建层而形成，且桥可通过开口与管芯耦合，桥设置在开口中。
该方法500可包括其它合适的行动，包括结合图2a-g或图3a-h描述的其它实施例。例如，该方法500还可包括在内建层上（例如在图3f的内建层103的侧面S1上）形成由玻璃材料构成的焊接掩模层，形成穿过焊接掩模层的开口、和/或形成与内建层（例如通过焊接掩模层）电耦合的封装级互连结构。
各种操作以对理解所要求的主题最有帮助的方式被依次描述为多个分立的操作。然而，描述的顺序不应被解释为暗示这些操作必须是顺序相关的。例如，方法400或500的行动可以按除了所示出之外的另一合适顺序来执行。
本公开的实施例可被实现为使用任何合适的硬件和/或软件来如所需要的配置的***。图6示意性示出根据一些实施例的包括如本文描述的IC封装组件（例如图1的IC封装组件100）的计算设备600。计算设备600可容纳板，例如母板602。母板602可包括多个部件，包括但不限于处理器604和至少一个通信芯片606。处理器604可物理地和电气地耦合到母板602。在一些实现方式中，至少一个通信芯片606也可物理地和电气地耦合到母板602。在另外的实现中，通信芯片606可以是处理器604的部分。
计算设备600根据其应用可包括可以或可以不物理地和电气地耦合到母板602的其它部件。这些其它部件可包括但不限于易失性存储器（例如DRAM）、非易失性存储器（例如ROM）、闪存、图形处理器、数字信号处理器、密码处理器、芯片组、天线、显示器、触摸屏显示器、触摸屏控制器、电池、音频编码译码器、视频编码译码器、功率放大器、全球定位***（GPS）设备、罗盘、盖格计数器、加速度计、陀螺仪、扬声器、相机、以及大容量存储设备（例如硬盘驱动器、光盘（CD）、数字通用盘（DVD）等）。
通信芯片606可实现用于将数据传输到计算设备600和从计算设备600传输数据的无线通信。术语“无线”及其派生词可用于描述可通过使用穿过非固体介质的经调制的电磁辐射来传递数据的电路、设备、***、方法、技术、通信通道等。该术语并不暗示相关的设备不包含任何电线，虽然在一些实施例中它们可能不包含。通信芯片606可实现多个无线标准或协议中的任一个，包括但不限于电气和电子工程师学会（IEEE）标准，包括Wi-Fi（IEEE802.11系列）、IEEE802.16标准（例如IEEE802.16-2005修正案）、长期演进（LTE）项目连同任何修正案、更新和/或修订版（例如高级LTE项目、超移动宽带（UMB）项目（也被称为“3GPP2”等）。IEEE802.16兼容的BWA网络通常被称为WiMAX网络——全球微波接入互操作性的首字母缩略词，其是通过IEEE802.16标准的一致性和互操作性测试的产品的认证标志。通信芯片606可根据全球移动通信***（GSM）、通用分组无线业务（GPRS）、通用移动电信***（UMTS）、高速分组接入（HSPA）、演进HSPA（E-HSPA）或LTE网络来操作。通信芯片606可根据增强型数据GSM演进（EDGE）、GSM EDGE无线接入网络（GERAN）、通用陆地无线接入网络（UTRAN）或演进UTRAN（E-UTRAN）来操作。通信芯片606可根据码分多址（CDMA）、时分多址（TDMA）、数字增强无绳电信（DECT）、演进数据优化（EV-DO）、其衍生物、以及可被表示为3G、4G、5G和更高代的任何其它无线协议来操作。在其它实施例中，通信芯片606可根据其它无线协议来操作。
计算设备600可包括多个通信芯片606。例如，第一通信芯片606可专用于较短范围的无线通信，例如Wi-Fi和蓝牙，而第二通信芯片606可专用于较长访问的无线通信，例如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO等。
计算设备600的处理器604可封装在包括如本文所述的焊接掩模层（例如图1的焊接掩模层105）和/或桥（例如图1的桥108）的IC组件（例如图1的IC封装组件100）中。例如，图1的电路板122可以是母板602，且处理器604可以是安装在图1的封装衬底104上的管芯102a。封装衬底104和母板602可使用封装级互连结构112耦合在一起。术语“处理器”可以指处理来自寄存器和/或存储器的电子数据以将该电子数据转换成可存储在寄存器和/或存储器中的其它电子数据的任何设备或设备的部分。
通信芯片606还可包括可封装在如本文所述的IC组件（例如图1的IC封装组件100）中的管芯（例如图1的管芯102a）。在另外的实现方式中，容纳在计算设备600内的另一部件（例如存储器设备或其它集成电路设备）可包括可封装在如本文所述的IC组件（例如图1的IC封装组件100）中的管芯（例如图1的管芯102a）。
在各种实现方式中，计算设备600可以是膝上型计算机、上网本、笔记本计算机、超级本计算机、智能电话、平板电脑、个人数字助理（PDA）、超移动PC、移动电话、桌上型计算机、服务器、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、数字相机、便携式音乐播放器、或数字视频记录器。在另外的实现方式中，计算设备600可以是处理数据的任何其它电子设备。
示例
根据各种实施例，本公开描述了包括具有电布线特征的一个或多个内建层和由玻璃材料构成的焊接掩模层的装置（例如IC封装组件），焊接掩模层与一个或多个内建层耦合并具有设置在焊接掩模层中的开口，以允许通过一个或多个开口将封装级互连结构与电布线特征耦合。在一些实施例中，玻璃材料是光学透明的，包括硅石，并具有从3到7的热膨胀系数（CTE）。在一些实施例中，在两个开口之间的间距小于或等于400微米。
在一些实施例中，焊接掩模层与一个或多个内建层的第一侧面耦合，该装置还包括与一个或多个内建层的第二侧面耦合的管芯，第二侧面设置成与第一侧面相对，其中电布线特征配置成通过一个或多个内建层传送管芯的电信号。在一些实施例中，管芯是第一管芯，且电布线特征是第一电布线特征，该装置还包括与第一管芯或一个或多个内建层的第二侧面耦合的第二管芯，其中一个或多个内建层包括配置成通过一个或多个内建层传送第二管芯的电信号的第二电布线特征。在一些实施例中，第二管芯与一个或多个内建层的第二侧面耦合，该装置还包括设置在由一个或多个内建层形成的平面中的由玻璃或硅构成的桥，该桥被配置成在第一管芯和第二管芯之间传送电信号。
在一些实施例中，该装置还包括被配置成至少部分地包封管芯的模塑料和封装级互连结构，其中封装级互连结构包括通过开口与一个或多个内建层的第一侧面耦合的球栅阵列（BGA）或连接盘栅格阵列（LGA）结构。
根据各种实施例，本公开描述了一种方法，其包括：提供由玻璃材料构成的衬底；在衬底上形成一个或多个内建层，一个或多个内建层具有电布线特征；以及形成穿过衬底的开口，以形成由玻璃材料构成的焊接掩模层，从而允许通过开口使一个或多个封装级互连结构与电布线特征耦合。
在一些实施例中，形成一个或多个内建层包括在衬底上沉积金属，图案化金属以界定一个或多个电布线特征、以及在图案化的金属上沉积层压材料。在一些实施例中，衬底与一个或多个内建层的第一侧面耦合，该方法还包括附接一个或多个管芯与一个或多个内建层的第二侧面，其中附接一个或多个管芯形成一个或多个管芯与一个或多个内建层的电布线特征之间的电连接。
在一些实施例中，该方法还包括形成模塑料，以至少部分地包封一个或多个管芯。在一些实施例中，该方法还包括在形成一个或多个内建层之前使衬底与临时载体耦合，以及在形成一个或多个内建层、附接一个或多个管芯、以及形成模塑料之后使临时载体与衬底分离。
在一些实施例中，附接一个或多个管芯还包括将第一管芯和第二管芯与一个或多个内建层的第二侧面附接并使第一管芯和第二管芯与由玻璃或硅构成的桥电耦合，该桥设置在由一个或多个内建层形成的平面中并配置成在第一管芯和第二管芯之间传送电信号。在一些实施例中，形成开口包括执行湿蚀刻工艺来移除部分的玻璃材料。
在一些实施例中，该方法还包括沉积导电材料以形成封装级互连结构，其中封装级互连结构通过开口与一个或多个内建层的电布线特征电耦合。
根据各种实施例，本公开描述了另一方法，其包括：使第一管芯和第二管芯与管芯附接膜耦合；形成模塑料以至少部分地包封第一管芯和第二管芯；在管芯附接膜上形成一个或多个内建层，一个或多个内建层具有电布线特征，其被配置成通过一个或多个内建层传送第一管芯和第二管芯的电信号；以及将由玻璃或硅制成的桥与第一管芯和第二管芯耦合以在第一管芯和第二管芯之间传送电信号，该桥设置在一个或多个内建层的平面中。
在一些实施例中，在形成一个或多个内建层之前将该桥耦合，使得桥嵌入一个或多个内建层中。在一些实施例中，在形成一个或多个内建层之后将该桥耦合，该方法还包括形成穿过一个或多个内建层的开口，其中桥被设置在开口中。
在一些实施例中，该方法还包括在使第一管芯和第二管芯与管芯附接膜耦合之前使管芯附接膜与临时载体耦合并在形成模塑料之后使临时载体与管芯附接膜分离。在一些实施例中，该方法还包括在一个或多个内建层上形成由玻璃材料构成的焊接掩模层。在一些实施例中，该方法还包括形成一个或多个封装级互连结构，其中封装级互连结构通过焊接掩模层与一个或多个内建层的电布线特征电耦合。
根据各种实施例，本公开描述了一种***（例如计算设备），包括：封装衬底，其包括具有一个或多个电布线特征的一个或多个内建层和由玻璃材料构成的焊接掩模层，该焊接掩模层与一个或多个内建层的第一侧面耦合并具有设置在焊接掩模层中的一个或多个开口；管芯，其与一个或多个内建层的第二侧面相耦合，第二侧面设置成与第一侧面相对，其中电布线特征被配置成通过一个或多个内建层传送管芯的电信号，且电路板使用封装级互连结构与一个或多个内建层的第一侧面耦合，该封装级互连结构通过焊接掩模层中的开口与电布线特征耦合。
在一些实施例中，管芯是第一管芯，且电布线特征是第一电布线特征，该***还包括：与一个或多个内建层的第二侧面耦合的第二管芯，其中一个或多个内建层包括配置成通过一个或多个内建层传送第二管芯的电信号的第二电布线特征；以及设置在由一个或多个内建层形成的平面中的由玻璃或硅构成的桥，该桥被配置成在第一管芯和第二管芯之间传送电信号。在一些实施例中，该***还包括与电路板耦合的以下项中的一个或多个：天线、显示器、触摸屏显示器、触摸屏控制器、电池、音频编码译码器、视频编码译码器、功率放大器、全球定位***（GPS）设备、罗盘、盖格计数器、加速度计、陀螺仪、扬声器、或相机，其中***是以下项中的一种：膝上型计算机、上网本、笔记本计算机、超级本计算机、智能电话、平板电脑、个人数字助理（PDA）、超移动PC、移动电话、桌上型计算机、服务器、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、数字相机、便携式音乐播放器、或数字视频记录器。
各种实施例可包括上述实施例（包括以上面的连接形式（和）（例如，“和”可以是“和/或”）描述的实施例的可选（或）实施例）的任何合适组合。此外，一些实施例可包括具有其上存储有指令的一个或多个制品（例如非临时计算机可读介质），所述指令在被执行时导致上述实施例中的任一个的行动。而且，一些实施例可包括具有用于实施上述实施例的各种操作的任何合适模块的装置或***。
包括在摘要中描述的内容的所示实现的上面的描述并不旨在是无遗漏的或将本公开的实施例限制到所公开的确切形式。虽然为了例证性目的，在本文描述了特定的实现方式和示例，在本公开的范围内的各种等效变形是可能的，如相关领域技术人员将认识到的。
可按照上面的详细描述对本公开的实施例进行这些修改。在下面的权利要求中使用的术语不应被解释为将本公开的各种实施例限制到在说明书和权利要求中公开的特定实现。相反，范围应完全由下面的权利要求确定，该权利要求应根据权利要求诠释的已建立的教义来解释。

Claims (22)

1.一种集成电路(IC)封装组件，所述集成电路封装组件包括：
一个或多个内建层，其具有电布线特征，其中所述一个或多个内建层的第一材料具有第一热膨胀系数(CTE)；
管芯，其与所述一个或多个内建层的第一侧面耦合；
模塑料，用于至少部分地包封所述管芯，其中所述模塑料的第二材料具有第二热膨胀系数；以及
具有第三材料的焊接掩模层，所述第三材料不同于所述一个或多个内建层的所述第一材料和所述模塑料的所述第二材料，并且具有与所述第一热膨胀系数或所述第二热膨胀系数中的至少一个相匹配的第三热膨胀系数，其中具有所述第三材料的所述焊接掩模层包括玻璃片，所述玻璃片由硅石或石英构成，所述玻璃片与所述一个或多个内建层的第二侧面耦合，并具有设置在所述玻璃片中的开口以允许通过所述开口将封装级互连结构与所述电布线特征耦合，其中所述硅石或石英具有从3到7的热膨胀系数，并且所述玻璃片具有从15微米到50微米的硅石或石英的厚度，所述第二侧面被设置为与所述第一侧面相对；
其中所述开口中的两个开口之间的间距小于或等于400微米；并且
所述开口中的开口具有在100微米到300微米之间的直径。
2.如权利要求1所述的集成电路(IC)封装组件，其中所述硅石或石英是光学透明的。
3.如权利要求1-2中的任一项所述的集成电路(IC)封装组件，其中所述电布线特征通过所述一个或多个内建层传送所述管芯的电信号。
4.如权利要求3所述的集成电路(IC)封装组件，其中所述管芯是第一管芯，且所述电布线特征是第一电布线特征，所述集成电路封装组件还包括：
与所述第一管芯或所述一个或多个内建层的所述第一侧面耦合的第二管芯，其中所述一个或多个内建层包括第二电布线特征，所述第二电布线特征通过所述一个或多个内建层传送所述第二管芯的电信号。
5.如权利要求4所述的集成电路(IC)封装组件，其中所述第二管芯与所述一个或多个内建层的所述第一侧面耦合。
6.如权利要求3所述的集成电路(IC)封装组件，还包括：
所述封装级互连结构，其中所述封装级互连结构包括通过所述开口与所述一个或多个内建层的所述第二侧面耦合的球栅阵列(BGA)或连接盘栅格阵列(LGA)结构。
7.一种制造集成电路(IC)封装组件的方法，所述方法包括：
提供由第一材料构成的玻璃片，其中所述第一材料是硅石或石英；
形成封装衬底，包括在所述玻璃片上形成一个或多个内建层，所述一个或多个内建层具有电布线特征，并且其中所述一个或多个内建层的第一侧面直接与所述玻璃片耦合；
形成穿过所述玻璃片的开口，以形成由所述第一材料构成的焊接掩模层，从而允许通过所述开口使一个或多个封装级互连结构与所述电布线特征耦合，其中所述第一材料具有从3到7的第一热膨胀系数(CTE)，并且所述玻璃片具有从15微米到50微米的硅石或石英的厚度；以及
将一个或多个管芯与所述一个或多个内建层的第二侧面附接，所述第二侧面与所述内建层的所述第一侧面相对，所述一个或多个管芯包括第二半导体材料，所述第二半导体材料与所述第一材料不同并且具有第二热膨胀系数；
其中所述开口中的两个开口之间的间距小于或等于400微米；
所述开口中的开口具有在100微米到300微米之间的直径；并且
其中所述第一材料的所述第一热膨胀系数被选择为与所述封装衬底的部件的第三材料的第三热膨胀系数相匹配，其中所述第三材料不同于所述第一材料，并且其中所述第一热膨胀系数与所述第二热膨胀系数相匹配。
8.如权利要求7所述的方法，其中形成所述一个或多个内建层包括：
在所述玻璃片上沉积金属；
图案化所述金属，以界定所述电布线特征中的一个或多个；以及
在图案化的金属上沉积层压材料。
9.如权利要求7-8中的任一项所述的方法，其中附接所述一个或多个管芯形成所述一个或多个管芯与所述一个或多个内建层的电布线特征之间的电连接。
10.如权利要求9所述的方法，还包括：
形成模塑料，以至少部分地包封所述一个或多个管芯。
11.如权利要求10所述的方法，还包括：
在形成所述一个或多个内建层之前使所述玻璃片与临时载体耦合；以及
在形成所述一个或多个内建层、附接所述一个或多个管芯、以及形成所述模塑料之后使所述临时载体与所述玻璃片分离。
12.如权利要求9所述的方法，其中附接所述一个或多个管芯还包括：
将第一管芯和第二管芯与所述一个或多个内建层的所述第二侧面附接。
13.如权利要求7-8中的任一项所述的方法，其中形成所述开口包括执行湿蚀刻工艺来移除部分所述硅石或石英。
14.如权利要求7-8中的任一项所述的方法，还包括：
沉积导电材料以形成所述封装级互连结构，其中所述封装级互连结构通过所述开口而与所述一个或多个内建层的电布线特征电耦合。
15.一种制造集成电路(IC)封装组件的方法，所述方法包括：
使第一管芯和第二管芯与管芯附接膜耦合；
形成模塑料，以至少部分地包封所述第一管芯和所述第二管芯；
在所述管芯附接膜上形成一个或多个内建层，所述一个或多个内建层具有电布线特征，所述电布线特征被配置成通过所述一个或多个内建层传送所述第一管芯和所述第二管芯的电信号；
将由玻璃或硅构成的桥与所述第一管芯和所述第二管芯耦合，以在所述第一管芯和所述第二管芯之间传送电信号，所述桥设置在所述一个或多个内建层的平面中；
在使所述第一管芯和所述第二管芯与所述管芯附接膜耦合之前使所述管芯附接膜与临时载体耦合；以及
在形成所述模塑料之后使所述临时载体与所述管芯附接膜分离。
16.如权利要求15所述的方法，其中在形成所述一个或多个内建层之前将所述桥耦合，使得所述桥嵌入所述一个或多个内建层中。
17.如权利要求15所述的方法，其中在形成所述一个或多个内建层之后将所述桥耦合，所述方法还包括：
形成穿过所述一个或多个内建层的开口，其中所述桥设置在所述开口中。
18.如权利要求15-17中的任一项所述的方法，还包括：
在所述一个或多个内建层上形成由玻璃材料构成的焊接掩模层。
19.如权利要求18所述的方法，还包括：
形成一个或多个封装级互连结构，其中所述封装级互连结构通过所述焊接掩模层与所述一个或多个内建层的电布线特征电耦合。
20.一种计算设备，包括：
封装衬底，所述封装衬底包括：
一个或多个内建层，其具有电布线特征；以及
焊接掩模层，其包括玻璃片，所述玻璃片由第一材料构成，其中所述第一材料是硅石或石英，所述玻璃片与所述一个或多个内建层的第一侧面耦合，并具有设置在所述玻璃片中的开口，其中所述第一材料具有从3到7的热膨胀系数(CTE)，并且所述玻璃片具有从15微米到50微米的所述第一材料的厚度；
管芯，其与所述一个或多个内建层的第二侧面耦合，所述第二侧面被设置成与所述第一侧面相对，其中所述电布线特征通过所述一个或多个内建层传送所述管芯的电信号；以及
电路板，其使用封装级互连结构而与所述一个或多个内建层的第一侧面耦合，所述封装级互连结构通过所述玻璃片中的所述开口与所述电布线特征耦合，
其中所述开口中的两个开口之间的间距小于或等于400微米；
所述开口中的开口具有在100微米到300微米之间的直径；并且
其中所述第一材料的所述热膨胀系数与所述封装衬底的部件的第二材料的热膨胀系数相匹配，其中所述第二材料不同于所述第一材料。
21.如权利要求20所述的计算设备，其中所述管芯是第一管芯，且所述电布线特征是第一电布线特征，所述计算设备还包括：
第二管芯，其与所述一个或多个内建层的所述第二侧面耦合，其中所述一个或多个内建层包括第二电布线特征，所述第二电布线特征通过所述一个或多个内建层传送所述第二管芯的电信号。
22.如权利要求20-21中的任一项所述的计算设备，还包括：
与所述电路板耦合的天线、显示器、触摸屏显示器、触摸屏控制器、电池、音频编码译码器、视频编码译码器、功率放大器、全球定位***(GPS)设备、罗盘、盖格计数器、加速度计、陀螺仪、扬声器、或相机中的一个或多个，
其中所述计算设备是膝上型计算机、上网本、笔记本计算机、超级本计算机、智能电话、平板电脑、个人数字助理(PDA)、超移动PC、移动电话、桌上型计算机、服务器、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、数字相机、便携式音乐播放器、或数字视频记录器中的一种。
CN201410138101.5A 2013-04-09 2014-04-08 包括玻璃焊接掩模层的集成电路封装组件 Active CN104103596B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/859,659 US9673131B2 (en) 2013-04-09 2013-04-09 Integrated circuit package assemblies including a glass solder mask layer
US13/859,659 2013-04-09

Publications (2)

Publication Number Publication Date
CN104103596A CN104103596A (zh) 2014-10-15
CN104103596B true CN104103596B (zh) 2017-10-10

Family

ID=51567696

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410138101.5A Active CN104103596B (zh) 2013-04-09 2014-04-08 包括玻璃焊接掩模层的集成电路封装组件

Country Status (4)

Country Link
US (1) US9673131B2 (zh)
CN (1) CN104103596B (zh)
DE (1) DE102014104989B4 (zh)
TW (1) TWI538115B (zh)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9832883B2 (en) * 2013-04-25 2017-11-28 Intel Corporation Integrated circuit package substrate
US9041205B2 (en) * 2013-06-28 2015-05-26 Intel Corporation Reliable microstrip routing for electronics components
US9299688B2 (en) * 2013-12-10 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor devices and methods of packaging semiconductor devices
US20150364422A1 (en) * 2014-06-13 2015-12-17 Apple Inc. Fan out wafer level package using silicon bridge
US9385110B2 (en) * 2014-06-18 2016-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
TWI559829B (zh) * 2014-10-22 2016-11-21 矽品精密工業股份有限公司 封裝結構及其製法
US9425174B1 (en) * 2014-11-18 2016-08-23 Altera Corporation Integrated circuit package with solderless interconnection structure
TWI576930B (zh) * 2015-02-26 2017-04-01 Zhi-Liang Hu Circuit package of circuit component module and its product
US9443824B1 (en) 2015-03-30 2016-09-13 Qualcomm Incorporated Cavity bridge connection for die split architecture
US10074630B2 (en) 2015-04-14 2018-09-11 Amkor Technology, Inc. Semiconductor package with high routing density patch
US9595494B2 (en) 2015-05-04 2017-03-14 Qualcomm Incorporated Semiconductor package with high density die to die connection and method of making the same
US9985010B2 (en) * 2015-05-22 2018-05-29 Qualcomm Incorporated System, apparatus, and method for embedding a device in a faceup workpiece
US10141288B2 (en) * 2015-07-31 2018-11-27 Taiwan Semiconductor Manufacturing Company, Ltd. Surface mount device/integrated passive device on package or device structure and methods of forming
US10950550B2 (en) 2015-12-22 2021-03-16 Intel Corporation Semiconductor package with through bridge die connections
KR20170085833A (ko) * 2016-01-15 2017-07-25 삼성전기주식회사 전자 부품 패키지 및 그 제조방법
CN105826275B (zh) * 2016-03-21 2018-10-26 中国电子科技集团公司第五十五研究所 硅基多通道tr组件及设计方法
US10170428B2 (en) * 2016-06-29 2019-01-01 Intel Corporation Cavity generation for embedded interconnect bridges utilizing temporary structures
US11508662B2 (en) * 2016-09-30 2022-11-22 Intel Corporation Device and method of very high density routing used with embedded multi-die interconnect bridge
US20190259731A1 (en) * 2016-11-09 2019-08-22 Unisem (M) Berhad Substrate based fan-out wafer level packaging
US20180130768A1 (en) * 2016-11-09 2018-05-10 Unisem (M) Berhad Substrate Based Fan-Out Wafer Level Packaging
US10199266B2 (en) 2016-12-26 2019-02-05 Intel Corporation Integrated circuit interconnect structure having metal oxide adhesive layer
WO2018182595A1 (en) * 2017-03-29 2018-10-04 Intel Corporation Embedded die microelectronic device with molded component
US11430740B2 (en) * 2017-03-29 2022-08-30 Intel Corporation Microelectronic device with embedded die substrate on interposer
US10157808B2 (en) * 2017-03-30 2018-12-18 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method of forming package structure
US11304290B2 (en) * 2017-04-07 2022-04-12 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structures and methods
US10373893B2 (en) * 2017-06-30 2019-08-06 Intel Corporation Embedded bridge with through-silicon vias
US10283474B2 (en) * 2017-06-30 2019-05-07 Taiwan Semiconductor Manufacturing Co., Ltd. Chip package structure and method for forming the same
US10510721B2 (en) * 2017-08-11 2019-12-17 Advanced Micro Devices, Inc. Molded chip combination
US10797022B2 (en) 2017-10-06 2020-10-06 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
CN111095549A (zh) * 2017-12-29 2020-05-01 英特尔公司 容纳具有不同厚度的嵌入式管芯的贴片
SG11202004684WA (en) 2017-12-29 2020-07-29 Intel Corp Microelectronic assemblies
EP4220694A3 (en) * 2018-01-12 2024-01-17 INTEL Corporation First layer interconnect first on carrier approach for emib patch
US10580738B2 (en) * 2018-03-20 2020-03-03 International Business Machines Corporation Direct bonded heterogeneous integration packaging structures
US20190312019A1 (en) * 2018-04-10 2019-10-10 Intel Corporation Techniques for die tiling
US10779404B2 (en) * 2018-04-12 2020-09-15 Dell Products L.P. Circuit board pad resonance control system
US11164818B2 (en) * 2019-03-25 2021-11-02 Intel Corporation Inorganic-based embedded-die layers for modular semiconductive devices
US20200395300A1 (en) * 2019-06-13 2020-12-17 Intel Corporation Substrateless double-sided embedded multi-die interconnect bridge
US11031343B2 (en) * 2019-06-21 2021-06-08 International Business Machines Corporation Fins for enhanced die communication
US11728282B2 (en) * 2019-10-17 2023-08-15 Advanced Semiconductor Engineering, Inc. Package structure, assembly structure and method for manufacturing the same
JP7490377B2 (ja) * 2020-02-05 2024-05-27 キヤノン株式会社 撮像素子パッケージ
US20220149005A1 (en) * 2020-11-10 2022-05-12 Qualcomm Incorporated Package comprising a substrate and a high-density interconnect integrated device
WO2022153433A1 (ja) * 2021-01-14 2022-07-21 昭和電工マテリアルズ株式会社 配線層付き基板の製造方法、配線層付き基板、半導体装置の製造方法、及び、半導体装置
US11824032B2 (en) * 2021-03-18 2023-11-21 Taiwan Semiconductor Manufacturing Company Limited Die corner removal for underfill crack suppression in semiconductor die packaging

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1656612A (zh) * 2002-05-23 2005-08-17 肖特股份公司 用于高频的玻璃材料

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5667934A (en) * 1990-10-09 1997-09-16 International Business Machines Corporation Thermally stable photoimaging composition
TW512467B (en) * 1999-10-12 2002-12-01 North Kk Wiring circuit substrate and manufacturing method therefor
US20020079572A1 (en) * 2000-12-22 2002-06-27 Khan Reza-Ur Rahman Enhanced die-up ball grid array and method for making the same
US6429527B1 (en) * 2001-01-17 2002-08-06 International Business Corporation Method and article for filling apertures in a high performance electronic substrate
US6769174B2 (en) * 2002-07-26 2004-08-03 Stmicroeletronics, Inc. Leadframeless package structure and method
US6773938B2 (en) * 2002-08-29 2004-08-10 Micron Technology, Inc. Probe card, e.g., for testing microelectronic components, and methods for making same
US7335608B2 (en) * 2004-09-22 2008-02-26 Intel Corporation Materials, structures and methods for microelectronic packaging
JP4581768B2 (ja) * 2005-03-16 2010-11-17 ソニー株式会社 半導体装置の製造方法
CN101171894B (zh) 2005-06-30 2010-05-19 揖斐电株式会社 印刷线路板
US8022552B2 (en) 2006-06-27 2011-09-20 Megica Corporation Integrated circuit and method for fabricating the same
US7674987B2 (en) * 2007-03-29 2010-03-09 Ibiden Co., Ltd. Multilayer printed circuit board
JP4895936B2 (ja) * 2007-07-19 2012-03-14 新光電気工業株式会社 導電性ボールの搭載方法
US8227904B2 (en) 2009-06-24 2012-07-24 Intel Corporation Multi-chip package and method of providing die-to-die interconnects in same
US8318596B2 (en) * 2010-02-11 2012-11-27 Taiwan Semiconductor Manufacturing Company, Ltd. Pillar structure having a non-planar surface for semiconductor devices
JP5570855B2 (ja) * 2010-03-18 2014-08-13 新光電気工業株式会社 配線基板及びその製造方法並びに半導体装置及びその製造方法
TWI418269B (zh) 2010-12-14 2013-12-01 Unimicron Technology Corp 嵌埋穿孔中介層之封裝基板及其製法
US8736065B2 (en) * 2010-12-22 2014-05-27 Intel Corporation Multi-chip package having a substrate with a plurality of vertically embedded die and a process of forming the same
JP2012191123A (ja) * 2011-03-14 2012-10-04 Renesas Electronics Corp 半導体集積回路装置およびその製造方法ならびにそれを用いた電子システム

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1656612A (zh) * 2002-05-23 2005-08-17 肖特股份公司 用于高频的玻璃材料

Also Published As

Publication number Publication date
TWI538115B (zh) 2016-06-11
TW201511190A (zh) 2015-03-16
CN104103596A (zh) 2014-10-15
DE102014104989A1 (de) 2014-10-09
US20140299999A1 (en) 2014-10-09
DE102014104989B4 (de) 2021-06-24
US9673131B2 (en) 2017-06-06

Similar Documents

Publication Publication Date Title
CN104103596B (zh) 包括玻璃焊接掩模层的集成电路封装组件
JP7035014B2 (ja) 性能が強化されたウェハレベルパッケージ
TWI673843B (zh) 具有後端被動元件的積體電路晶粒及相關方法
TWI651828B (zh) 晶片封裝結構及其製造方法
TWI578469B (zh) 無凸塊增層式封裝體翹曲降低技術
TWI657557B (zh) 具有打線結合的多晶粒堆疊的積體電路封裝
JP5005603B2 (ja) 半導体装置及びその製造方法
TWI476888B (zh) 嵌埋穿孔中介層之封裝基板及其製法
TWI352412B (en) Multi-chip package structure and method of fabrica
KR101632249B1 (ko) 멀티 다이 패키지 구조들
US20180233441A1 (en) PoP Device
TWI451505B (zh) 凹入的半導體基底和相關技術
JP2019512168A (ja) シリコン基板に埋め込まれたファンアウト型の３ｄパッケージ構造
CN108630676A (zh) 半导体封装件及其形成方法
CN109196646A (zh) 图像传感器半导体封装及相关方法
CN107533986A (zh) 包括用于减小焊点中的应力并改善焊点可靠性的核心层的加强型晶片级封装
US11246223B2 (en) Package apparatus
US20120049366A1 (en) Package structure having through-silicon-via (tsv) chip embedded therein and fabrication method thereof
JP2011119731A (ja) パッケージと基板または別のパッケージとの間の領域の一部分にアンダーフィル材料を含むパッケージ
JP2007180529A (ja) 半導体装置およびその製造方法
JP2007110117A (ja) イメージセンサのウエハレベルチップスケールパッケージ及びその製造方法
CN107004661A (zh) 具有嵌入式桥接互连件的半导体封装
US9728424B2 (en) Method of fabricating a packaged integrated circuit with through-silicon via an inner substrate
JP2011187912A (ja) 電子素子内蔵型印刷回路基板及びその製造方法
TWI490959B (zh) 半導體封裝結構及其製作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant