CN104079845A - 触发电路、计数器、cmos图像传感器及其读取电路 - Google Patents

Abstract

一种触发电路、计数器、CMOS图像传感器及其读取电路。所述触发电路包括第一开关、第二开关以及D触发器；所述第一开关的第一端作为所述触发电路的状态切换端，所述第一开关的第二端连接所述第二开关的第二端和所述D触发器的时钟端，所述第一开关的控制端适于输入第一控制信号；所述第二开关的第一端作为所述触发电路的时钟端，所述第二开关的控制端适于输入第二控制信号；所述D触发器的第二输出端连接所述D触发器的数据输入端。本发明提供的触发电路、计数器、CMOS图像传感器及其读取电路，采用简单的电路结构实现两次计数结果相减，减小了所述CMOS图像传感器的面积。

Description

触发电路、计数器、CMOS图像传感器及其读取电路

技术领域

本发明涉及图像传感器技术领域，特别涉及一种触发电路、计数器、CMOS图像传感器及其读取电路。

背景技术

CMOS图像传感器由于具有功耗小、成本低、易于在标准生产线上生产等诸多优点，在各个领域得到了广泛的应用。图1是常见的一种CMOS图像传感器的结构示意图，所述CMOS图像传感器包括像素阵列11、行选择电路12、n个结构相同的读取电路(读取电路131、读取电路132、…、读取电路13n)、m条扫描线(扫描线S1、扫描线S2、…、扫描线Sm)以及n条数据线(数据线BL1、数据线BL2、…、数据线BLn)，m、n为不小于2的正整数。所述像素阵列11包括m行、n列像素单元，位于同一行的像素单元通过同一条扫描线接收所述行选择电路12提供的扫描信号，位于同一列的像素单元通过同一条数据线传输图像信号至所述读取电路。

所述像素阵列11适于接受外界光照射而发生光电效应，在像素单元内产生相应的图像信号。所述行选择电路12向所述m条数据线提供扫描信号，根据实际需求选通一行像素单元。被选通的像素单元内的图像信号通过其连接的数据线传输至相应的读取电路，由读取电路将图像信号转换成数字信号输出。为了使所述CMOS图像传感器中各部分电路按规定的顺序动作，必须使用多个控制信号对各部分电路进行控制。因此，所述CMOS图像传感器还包括适于产生多个控制信号的时序电路(图未示)。

为了提高所述CMOS图像传感器的帧率，读取电路通常采用相关双采样技术。图2是所述读取电路131的结构示意图，所述读取电路131包括采样电容CS、电压比较器comp、校零开关K20、时钟信号控制单元20以及计数器21。具体地，所述采样电容CS的第一端连接所述位线BL1，所述采样电容CS的第二端连接所述电压比较器comp的第一输入端和所述校零开关K20的第一端；所述校零开关K20的第二端连接所述电压比较器comp的输出端和所述时钟信号控制单元20的第一输入端，所述校零开关K20的控制端适于接收校零信号rst；所述时钟信号控制单元20的第二输入端适于接收时钟信号clk，所述时钟信号控制单元20的输出端连接所述计数器21的输入端。读取像素单元的过程如下：

被选通的像素单元通过所述位线BL1将复位电压Vreset存储于所述采样电容CS的第一端，施加共模电压vcm至所述电压比较器comp的第二输入端，同时所述校零信号rst控制所述校零开关K20导通，将所述共模电压vcm存储于所述采样电容CS的第二端；

所述校零信号rst控制所述校零开关K20断开，施加初始电压值大于所述共模电压vcm的电压值的第一斜坡电压ramp1至所述电压比较器comp的第二输入端，所述第一斜坡电压ramp1开始时，所述电压比较器comp对所述共模电压vcm和所述第一斜坡电压ramp1进行比较，产生第一比较信号，所述第一比较信号控制所述时钟信号控制单元20将所述时钟信号clk输出至所述计数器21，所述计数器21开始计数；

所述第一斜坡电压ramp1的电压值不断减小，当所述第一斜坡电压ramp1的电压值减小至小于所述共模电压vcm的电压值时，所述电压比较器comp产生第二比较信号，所述第二比较信号禁止所述时钟信号控制单元20输出所述时钟信号clk至所述计数器21，所述计数器21停止计数并产生第一量化结果；

被选通的像素单元通过所述位线BL1将曝光电压Vsignal存储于所述采样电容CS的第一端，此时由于所述电压比较器comp的第一输入端处于浮空状态，所述采样电容CS两端的电压差保持不变，因而所述电压比较器comp的第一输入端的电压值变为(V1-V2+V3)，其中，V1为所述曝光电压Vsignal的电压值，V1为所述复位电压Vreset的电压值，V3为所述共模电压vcm的电压值；

施加初始电压值大于(V1-V2+V3)的第二斜坡电压ramp2至所述电压比较器comp的第二输入端，所述第二斜坡电压ramp2开始时，所述计数器21再次计数，直到所述第二斜坡电压ramp2的电压值减小至小于(V1-V2+V3)时，所述计数器21停止计数并产生第二量化结果，所述第二量化结果减去所述第一量化结果获得的差值即为所需要得到的结果。

为了实现将两次量化结果相减，所述计数器21通常采用正反向计数的结构。图3是所述计数器21的结构示意图，所述计数器21包括X个D触发器(D触发器31、D触发器32、…、D触发器3X)以及(X-1)个开关组(开关组31'、开关组32'、…)，X为不小于2的正整数。具体地，每个D触发器包括数据输入端D、时钟端CK、第一输出端Q以及第二输出端Qn，所述数据输入端D连接所述第二输出端Qn。所述开关组包括第一开关K31和第二开关K32，所述第一开关K31的第一端作为所述开关组的第一输入端，所述第一开关K31的第二端连接所述第二开关K32的第二端并作为所述开关组的输出端，所述第一开关K31的控制端适于输入第一控制信号up；所述第二开关K32的第一端作为所述开关组的第二输入端，所述第二开关K32的控制端适于输入第二控制信号dn。

第一个D触发器的时钟端CK作为所述计数器21的输入端，即第一个D触发器的时钟端CK连接所述时钟信号控制单元20的输出端，相邻两个D触发器之间通过一个开关组连接。具体地，第x个开关组的第一输入端连接第x个D触发器的第二输出端Qn，第x个开关组的第二输入端连接第x个D触发器的第一输出端Q，第x个开关组的输出端连接第(x+1)个D触发器的时钟端CK，其中，1≤x≤(X-1)。

在所述计数器21进行第一次计数时，所述第一控制信号up控制所述第一开关K31断开，所述第二控制信号dn控制所述第二开关K32导通，所述计数器21进行反向计数；在所述计数器21进行第二次计数时，所述第一控制信号up控制所述第一开关K31导通，所述第二控制信号dn控制所述第二开关K32断开，所述计数器21进行正向计数，正向计数结束后X个D触发器产生的X位数据即为所需的结果。然而，为了防止反向计数切换至正向计数时引起计数错误，需要使用复杂的状态控制电路锁存反向计数后的状态，造成CMOS读取电路面积大、结构复杂。

发明内容

本发明解决的是CMOS图像传感器的读取电路面积大、结构复杂的问题。

为解决上述问题，本发明提供一种触发电路，包括第一开关、第二开关以及D触发器；

所述第一开关的第一端作为所述触发电路的状态切换端，所述第一开关的第二端连接所述第二开关的第二端和所述D触发器的时钟端，所述第一开关的控制端适于输入第一控制信号；

所述第二开关的第一端作为所述触发电路的时钟端，所述第二开关的控制端适于输入第二控制信号；

所述D触发器的第一输出端作为所述触发电路的第一输出端，所述D触发器的第二输出端连接所述D触发器的数据输入端并作为所述触发电路的第二输出端。

可选的，所述D触发器为上升沿触发的D触发器。

可选的，所述D触发器包括第一非门电路、第二非门电路、第三非门电路、第四非门电路、第五非门电路、第六非门电路、第三开关、第四开关、第五开关以及第六开关；

所述第一非门电路的输入端连接所述第四开关的控制端和所述第五开关的控制端并作为所述D触发器的时钟端，所述第一非门电路的输出端连接所述第三开关的控制端和所述第六开关的控制端；

所述第三开关的第一端作为所述D触发器的数据输入端，所述第三开关的第二端连接所述第二非门电路的输入端和所述第四开关的第二端；

所述第二非门电路的输出端连接所述第五开关的第一端和所述第三非门电路的输入端，所述第三非门电路的输出端连接所述第四开关的第一端；

所述第五开关的第二端连接所述第四非门电路的输入端和所述第六开关的第二端，所述第四非门电路的输出端连接所述第六非门电路的输入端和所述第五非门电路的输入端并作为所述D触发器的第一输出端；

所述第五非门电路的输出端连接所述第六开关的第一端，所述第六非门电路的输出端作为所述D触发器的第二输出端。

可选的，所述第一开关、所述第二开关、所述第三开关、所述第四开关、所述第五开关以及所述第六开关均为晶体管。

基于上述触发电路，本发明还提供一种计数器，包括Y个所述触发电路，Y为不小于2的正整数；

第一个触发电路的时钟端作为所述计数器的输入端，第y个触发电路的时钟端连接第(y-1)个触发电路的第二输出端，2≤y≤Y；

Y个触发电路的状态切换端相连并适于输入状态切换信号。

基于上述计数器，本发明还提供一种CMOS图像传感器的读取电路，包括采样电容、电压比较器、校零开关、时钟信号控制单元，还包括所述计数器；

所述采样电容的第一端连接位线，所述采样电容的第二端连接所述电压比较器的第一输入端和所述校零开关的第一端；

所述校零开关的第二端连接所述电压比较器的输出端，所述校零开关的控制端适于接收校零信号；

所述电压比较器适于在其第一输入端的电压小于其第二输入端的电压时产生第一比较信号，否则产生第二比较信号；

所述时钟信号控制单元适于在接收到所述第一比较信号时允许所述计数器的输入端接收时钟信号，否则禁止所述计数器的输入端接收所述时钟信号。

可选的，所述第一比较信号为高电平，所述第二比较信号为低电平，所述时钟信号控制单元包括与门电路；

所述与门电路的第一端连接所述电压比较器的输出端，所述与门电路的第二端适于接收所述时钟信号，所述与门电路的输出端连接所述计数器的输入端。

基于上述CMOS图像传感器的读取电路，本发明还提供一种CMOS图像传感器，包括像素阵列、行选择电路、M条扫描线以及N条数据线，还包括N个所述CMOS图像传感器的读取电路，M、N为不小于2的正整数；

所述像素阵列包括M行、N列像素单元，位于同一行的像素单元通过同一条扫描线接收所述行选择电路提供的扫描信号，位于同一列的像素单元通过同一条数据线传输图像信号至所述读取电路。

可选的，所述CMOS图像传感器还包括适于产生所述时钟信号、所述校零信号、所述状态切换信号、所述第一控制信号以及所述第二控制信号的时序电路。

与现有技术相比，本发明的技术方案具有以下优点：

本发明提供的触发电路，在其状态切换端接收的状态切换信号有效时，所述触发电路的状态能够发生翻转，输出与当前状态相反的结果。由多个所述触发电路构成的计数器，第一次正向计数结束后，每个触发电路的状态发生翻转，获得第一计数结果的反码；所述计数器在反码的基础上进行第二次正向计数，第二次正向计数结束后获得第二计数结果，所述第二计数结果即为两次计数的差值。本发明提供的计数器采用简单的电路结构实现两次计数结果相减，应用于CMOS图像传感器中时，减小了CMOS图像传感器的面积。

附图说明

图1是现有的一种CMOS图像传感器的结构示意图；

图2是图1中的读取电路的结构示意图；

图3是图2中的计数器的结构示意图；

图4是本发明实施例的触发电路的结构示意图；

图5是本发明实施例的触发电路的工作时序图；

图6是本发明实施例的D触发器的结构示意图；

图7是本发明实施例的计数器的结构示意图；

图8是本发明实施例的计数器的工作时序图。

具体实施方式

参考图3，在反向计数切换至正向计数时，所述第一开关K31由断开切换为导通，而所述第二开关K32由导通切换为断开，两个开关同时切换时，所述开关单元的输出结果可能发生翻转，触发其连接的D触发器，因而需要复杂的控制电路锁存反向计数后的结果。本发明提供一种触发电路、计数器、CMOS图像传感器及其读取电路，通过对第一次正向计数的结果取反，采用简单的电路结构实现两次计数结果相减。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

图4是本发明实施例提供的触发电路的结构示意图，所述触发电路包括第一开关K41、第二开关K42以及D触发器41。具体地，所述第一开关K41的第一端作为所述触发电路的状态切换端tog，所述状态切换端tog适于接收状态切换信号st，所述第一开关K41的第二端连接所述第二开关K42的第二端和所述D触发器41的时钟端CK，所述第一开关K41的控制端适于输入第一控制信号ctr1；所述第二开关K42的第一端作为所述触发电路的时钟端Cl，所述时钟端Cl适于接收时钟信号clk，所述第二开关K42的控制端适于输入第二控制信号ctr2；所述D触发器41的第一输出端Q作为所述触发电路的第一输出端Q1，所述触发电路的第一输出端Q1适于产生第一输出信号q1，所述D触发器41的第二输出端Qn连接所述D触发器41的数据输入端D并作为所述触发电路的第二输出端Q1n，所述触发电路的第二输出端Q1n适于产生第二输出信号q2。

本领域技术人员知晓，所述D触发器41的第一输出端Q和所述D触发器41的第二输出端Qn输出相反的二进制数据，即若所述D触发器41的第一输出端Q输出二进制数据0，所述D触发器41的第二输出端Qn则输出二进制数据1；若所述D触发器41的第一输出端Q输出二进制数据1，所述D触发器41的第二输出端Qn则输出二进制数据0。因此，所述触发电路的第一输出端Q1和所述触发电路的第二输出端Q1n也输出相反的二进制数据，即所述第一输出信号q1和所述第二输出信号q2互为反相信号。

在所述触发电路工作时，所述第一开关K41和所述第二开关K42处于不同工作状态：当所述第一开关K41处于断开状态时，所述第二开关K42处于导通状态；当所述第一开关K41处于导通状态时，所述第二开关K42处于断开状态。在本实施例中，所述第一开关K41和所述第二开关K42为相同类型的开关，例如所述第一开关K41和所述第二开关K42可以同为NMOS管，所述第一控制信号ctr1和所述第二控制信号ctr2互为反相信号。在其他实施例中，所述第一开关K41和所述第二开关K42也可以为不同类型的开关，例如所述第一开关K41可以为NMOS管、所述第二开关K42可以为PMOS管，所述第一控制信号ctr1和所述第二控制信号ctr2为相同的信号。

所述D触发器41可以为上升沿触发的D触发器，也可以为下降沿触发的D触发器。在本实施例中，以所述D触发器41为上升沿触发的D触发器为例说明所述触发电路的工作原理。

图5是本发明实施例的触发电路的工作时序图。在所述状态切换信号st的脉冲到来前，所述第一控制信号ctr1控制所述第一开关K41断开，所述第二控制信号ctr2控制所述第二开关K42导通，所述时钟信号clk传输至所述D触发器41的时钟端CK，所述触发电路的功能与所述D触发器41的功能相同；在所述状态切换信号st的脉冲到来时，所述第一输出信号q1的状态发生翻转。本发明实施例提供的触发电路，通过一个脉冲信号即能控制输出信号的状态发生翻转。

本领域技术人员知晓，所述D触发器41具有多种实现方式。本发明实施例提供一种所述D触发器41的具体结构，如图6所示。所述D触发器41包括第一非门电路61、第二非门电路62、第三非门电路63、第四非门电路64、第五非门电路65、第六非门电路66、第三开关K61、第四开关K62、第五开关K63以及第六开关K64。

具体地，所述第一非门电路61的输入端连接所述第四开关K62的控制端和所述第五开关K63的控制端并作为所述D触发器41的时钟端CK，所述第一非门电路61的输出端CK'连接所述第三开关K61的控制端和所述第六开关K64的控制端；所述第三开关K61的第一端作为所述D触发器41的数据输入端D，所述第三开关K61的第二端连接所述第二非门电路62的输入端和所述第四开关K62的第二端；所述第二非门电路62的输出端连接所述第五开关K63的第一端和所述第三非门电路63的输入端，所述第三非门电路63的输出端连接所述第四开关K62的第一端；所述第五开关K63的第二端连接所述第四非门电路64的输入端和所述第六开关K64的第二端，所述第四非门电路64的输出端连接所述第六非门电路66的输入端和所述第五非门电路65的输入端并作为所述D触发器41的第一输出端Q；所述第五非门电路65的输出端连接所述第六开关K64的第一端，所述第六非门电路66的输出端作为所述D触发器41的第二输出端Qn。

需要说明的是，所述第一开关K41、所述第二开关K42、所述第三开关K61、所述第四开关K62、所述第五开关K63以及所述第六开关K64可以采用具有开关功能的器件实现，例如晶体管(三极管或者MOS管等)，本发明对此不作限定。

本发明实施例还提供一种计数器，电路结构如图7所示。所述计数器包括Y个触发电路：第1个触发电路71、第2个触发电路72、…、第Y个触发电路7Y，Y为不小于2的正整数。具体地，所述触发电路的结构可以如图4所示，每个触发电路包括时钟端Cl、状态切换端tog、第一输出端Q1以及第二输出端Q1n，并适于接收第一控制信号ctr1和第二控制信号ctr2。第1个触发电路71的时钟端作为所述计数器的输入端，第y个触发电路的时钟端连接第(y-1)个触发电路的第二输出端，2≤y≤Y；Y个触发电路的状态切换端相连并适于输入状态切换信号st。

所述计数器能够进行两次计数，并产生两次计数的差值。图8是本发明实施例的计数器的工作时序图：第一次计数时，所述状态切换信号st为低电平，所述第一控制信号ctr1控制每个触发电路中的第一开关断开，所述第二控制信号ctr2控制每个触发电路中的第二开关导通，在所述时钟信号clk第一个上升沿到来时，所述计数器开始第一次计数；在所述时钟信号clk停止后，第一次计数结束，各个触发电路的第一输出端Q1产生的输出信号(q7Y、…、q72、q71)即为第一次计数结果；第一次计数结束后，所述第一控制信号ctr1控制每个触发电路中的第一开关导通，所述第二控制信号ctr2控制每个触发电路中的第二开关断开，所述状态切换信号st由低电平切换为高电平，每个触发电路的输出信号状态发生翻转，对第一次计数结果取反以获得第一次计数结果的反码；对所述第一次计数结果取反之后，为了防止误翻转，在所述第一控制信号ctr1控制每个触发电路中的第一开关断开、所述第二控制信号ctr2控制每个触发电路中的第二开关导通后，所述状态切换信号st由高电平切换为低电平；在所述时钟信号clk再次开始后的第一个上升沿到来时，所述计数器在所述反码的基础上开始第二次计数；在所述时钟信号clk再次停止后，第二次计数结束，各个触发电路的第一输出端Q1产生的输出信号即为第二次计数减去第一次计数的差值。

本发明实施例还提供一种CMOS图像传感器的读取电路，所述读取电路包括采样电容、电压比较器、校零开关、时钟信号控制单元，还包括计数器，所述计数器的结构可以如图7所示。具体地，所述采样电容的第一端连接CMOS图像传感器中的位线，所述采样电容的第二端连接所述电压比较器的第一输入端和所述校零开关的第一端；所述校零开关的第二端连接所述电压比较器的输出端，所述校零开关的控制端适于接收校零信号；所述电压比较器适于在其第一输入端的电压小于其第二输入端的电压时产生第一比较信号，否则产生第二比较信号；所述时钟信号控制单元适于在接收到所述第一比较信号时允许所述计数器的输入端接收时钟信号，否则禁止所述计数器的输入端接收所述时钟信号。

所述电压比较器的第二输入端适于接收基准电压。在本实施例中，所述电压比较器的第一输入端为电压比较器的反相输入端，所述电压比较器的第二输入端为电压比较器的同相输入端，所述第一比较信号为高电平，所述第二比较信号为低电平。所述时钟信号控制单元包括与门电路，所述与门电路的第一端连接所述电压比较器的输出端，所述与门电路的第二端适于接收所述时钟信号，所述与门电路的输出端连接所述计数器的输入端。需要说明的是，在其他实施例中，所述电压比较器的第一输入端为电压比较器的同相输入端，所述电压比较器的第二输入端为电压比较器的反相输入端，所述第一比较信号为低电平，所述第二比较信号为高电平，所述时钟信号控制单元可以采用其他逻辑电路实现，本发明对此不作限定。所述CMOS图像传感器的具体结构和工作原理可参考对图2的描述，在此不再赘述。

本发明实施例还提供一种CMOS图像传感器，所述CMOS图像传感器包括像素阵列、行选择电路、M条扫描线以及N条数据线，还包括N个前述实施例的CMOS图像传感器的读取电路，M、N为不小于2的正整数。具体地，所述像素阵列包括M行、N列像素单元，位于同一行的像素单元通过同一条扫描线接收所述行选择电路提供的扫描信号，位于同一列的像素单元通过同一条数据线传输图像信号至所述读取电路。

需要说明的是，所述时钟信号clk、所述校零信号、所述状态切换信号st、所述第一控制信号ctr1以及所述第二控制信号ctr2可以由外部时钟源提供，也可以由CMOS图像传感器内部的时序电路产生。因此，本发明实施例的CMOS图像传感器还可以包括适于产生所述时钟信号clk、所述校零信号、所述状态切换信号st、所述第一控制信号ctr1以及所述第二控制信号ctr2的时序电路。

综上所述，本发明提供的触发电路、计数器、CMOS图像传感器及其读取电路，采用简单的电路结构实现两次计数结果相减，减小了所述CMOS图像传感器的面积。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (9)

1.一种触发电路，其特征在于，包括第一开关、第二开关以及D触发器；

所述第一开关的第一端作为所述触发电路的状态切换端，所述第一开关的第二端连接所述第二开关的第二端和所述D触发器的时钟端，所述第一开关的控制端适于输入第一控制信号；

所述第二开关的第一端作为所述触发电路的时钟端，所述第二开关的控制端适于输入第二控制信号；

所述D触发器的第一输出端作为所述触发电路的第一输出端，所述D触发器的第二输出端连接所述D触发器的数据输入端并作为所述触发电路的第二输出端。

2.如权利要求1所述的触发电路，其特征在于，所述D触发器为上升沿触发的D触发器。

3.如权利要求2所述的触发电路，其特征在于，所述D触发器包括第一非门电路、第二非门电路、第三非门电路、第四非门电路、第五非门电路、第六非门电路、第三开关、第四开关、第五开关以及第六开关；

所述第一非门电路的输入端连接所述第四开关的控制端和所述第五开关的控制端并作为所述D触发器的时钟端，所述第一非门电路的输出端连接所述第三开关的控制端和所述第六开关的控制端；

所述第三开关的第一端作为所述D触发器的数据输入端，所述第三开关的第二端连接所述第二非门电路的输入端和所述第四开关的第二端；

所述第二非门电路的输出端连接所述第五开关的第一端和所述第三非门电路的输入端，所述第三非门电路的输出端连接所述第四开关的第一端；

所述第五开关的第二端连接所述第四非门电路的输入端和所述第六开关的第二端，所述第四非门电路的输出端连接所述第六非门电路的输入端和所述第五非门电路的输入端并作为所述D触发器的第一输出端；

所述第五非门电路的输出端连接所述第六开关的第一端，所述第六非门电路的输出端作为所述D触发器的第二输出端。

4.如权利要求3所述的触发电路，其特征在于，所述第一开关、所述第二开关、所述第三开关、所述第四开关、所述第五开关以及所述第六开关均为晶体管。

5.一种计数器，其特征在于，包括Y个权利要求1至4任一项所述的触发电路，Y为不小于2的正整数；

第一个触发电路的时钟端作为所述计数器的输入端，第y个触发电路的时钟端连接第(y-1)个触发电路的第二输出端，2≤y≤Y；

Y个触发电路的状态切换端相连并适于输入状态切换信号。

6.一种CMOS图像传感器的读取电路，包括采样电容、电压比较器、校零开关、时钟信号控制单元，其特征在于，还包括权利要求5所述的计数器；

所述采样电容的第一端连接位线，所述采样电容的第二端连接所述电压比较器的第一输入端和所述校零开关的第一端；

所述校零开关的第二端连接所述电压比较器的输出端，所述校零开关的控制端适于接收校零信号；

所述电压比较器适于在其第一输入端的电压小于其第二输入端的电压时产生第一比较信号，否则产生第二比较信号；

所述时钟信号控制单元适于在接收到所述第一比较信号时允许所述计数器的输入端接收时钟信号，否则禁止所述计数器的输入端接收所述时钟信号。

7.如权利要求6所述的CMOS图像传感器的读取电路，其特征在于，所述第一比较信号为高电平，所述第二比较信号为低电平，所述时钟信号控制单元包括与门电路；

所述与门电路的第一端连接所述电压比较器的输出端，所述与门电路的第二端适于接收所述时钟信号，所述与门电路的输出端连接所述计数器的输入端。

8.一种CMOS图像传感器，包括像素阵列、行选择电路、M条扫描线以及N条数据线，其特征在于，还包括N个权利要求6或7所述的CMOS图像传感器的读取电路，M、N为不小于2的正整数；

所述像素阵列包括M行、N列像素单元，位于同一行的像素单元通过同一条扫描线接收所述行选择电路提供的扫描信号，位于同一列的像素单元通过同一条数据线传输图像信号至所述读取电路。

9.如权利要求要求8所述的CMOS图像传感器，其特征在于，还包括适于产生所述时钟信号、所述校零信号、所述状态切换信号、所述第一控制信号以及所述第二控制信号的时序电路。