CN104078329A - 自对准多重图形的形成方法 - Google Patents

自对准多重图形的形成方法 Download PDF

Info

Publication number
CN104078329A
CN104078329A CN201310106682.XA CN201310106682A CN104078329A CN 104078329 A CN104078329 A CN 104078329A CN 201310106682 A CN201310106682 A CN 201310106682A CN 104078329 A CN104078329 A CN 104078329A
Authority
CN
China
Prior art keywords
layer
sacrifice layer
sacrifice
mask
etched
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310106682.XA
Other languages
English (en)
Other versions
CN104078329B (zh
Inventor
尚飞
何其旸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201310106682.XA priority Critical patent/CN104078329B/zh
Publication of CN104078329A publication Critical patent/CN104078329A/zh
Application granted granted Critical
Publication of CN104078329B publication Critical patent/CN104078329B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

一种自对准多重图形的形成方法，包括：待刻蚀层的部分表面具有若干分立的第一牺牲层，相邻第一牺牲层之间暴露出待刻蚀层表面，第一牺牲层表面具有第二牺牲层；沿第二牺牲层的侧壁表面去除部分第二牺牲层，并暴露出部分第一牺牲层表面；在待刻蚀层、第一牺牲层和第二牺牲层表面形成掩膜薄膜；回刻蚀掩膜薄膜，在第二牺牲层两侧的第一牺牲层表面形成第二掩膜，在第一牺牲层两侧的待刻蚀层表面形成第一掩膜；在形成第一掩膜和第二掩膜之后，去除第二牺牲层；在去除第二牺牲层之后，以第二掩膜为掩膜，刻蚀第一牺牲层直至暴露出待刻蚀层为止，刻蚀后的第一牺牲层形成第三掩膜。本发明自对准多重图形的形成方法简单，所形成的自对准多重图形精确。

Description

自对准多重图形的形成方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种自对准多重图形的形成方法。
背景技术
随着半导体技术的不断进步，半导体器件的工艺节点正不断减小。然而，由于受到现有的光刻工艺精度的限制，以现有的光刻工艺形成的掩膜图形难以满足半导体器件特征尺寸持续减小的需求，遏制了半导体技术的发展。
为了在现有的光刻工艺的基础上，能够进一步缩小半导体器件的尺寸，现有技术提出了一种多重图形化工艺。其中，自对准四重图形化工艺（SaDDP，Self-aligned Double Double Patterning）因其能够形成更小尺寸掩膜而具有应用前景。图1至图4是现有技术的采用自对准四重图化工艺形成掩膜的过程的剖面结构示意图，包括：
请参考图1，在待刻蚀层100表面形成第一牺牲层101，所述第一牺牲层101形成工艺为：在待刻蚀层100表面形成第一牺牲薄膜；在所述第一牺牲薄膜的部分表面形成若干分立的光刻胶层；以所述光刻胶层为掩膜刻蚀所述第一牺牲薄膜直至暴露出待刻蚀层100为止。
请参考图2，在待刻蚀层100和第一牺牲层101表面沉积第二牺牲薄膜（未示出）；回刻蚀所述第二牺牲薄膜直至暴露出第一牺牲层101为止，在所述第一牺牲层101两侧的待刻蚀层100表面形成第二牺牲层102。
请参考图3，在形成第二牺牲层102之后，去除第一牺牲层101（如图2所示）；在去除第一牺牲层101之后，在所述第二牺牲层102表面沉积掩膜薄膜（未示出）；回刻蚀所述掩膜薄膜直至暴露出第二牺牲层102为止，在所述第二牺牲层102两侧的待刻蚀层100表面形成掩膜层103。
请参考图4，在形成掩膜层103之后，去除所述第二牺牲层102（如图3所示）。后续能够采用所述掩膜层103刻蚀待刻蚀层100。
然而，现有的自对准四重图化工艺复杂，会增加工艺时间和成本。
更多多重图形化工艺的相关资料请参考公开号为US2012085733A1的美国专利文件。
发明内容
本发明解决的问题是提供一种自对准多重图形的形成方法，能够简化自对准多重图形的形成方法，节省成本。
为解决上述问题，本发明提供一种自对准多重图形的形成方法，包括：提供待刻蚀层，所述待刻蚀层的部分表面具有若干分立的第一牺牲层，相邻第一牺牲层之间暴露出待刻蚀层表面，所述第一牺牲层表面具有第二牺牲层；沿所述第二牺牲层的侧壁表面去除部分所述第二牺牲层，使所述第二牺牲层的尺寸缩小，并暴露出部分第一牺牲层表面；在所述待刻蚀层、第一牺牲层和第二牺牲层表面形成掩膜薄膜；回刻蚀所述掩膜薄膜，直至暴露出第一牺牲层和第二牺牲层表面为止，在第二牺牲层两侧的第一牺牲层表面形成第二掩膜，在第一牺牲层两侧的待刻蚀层表面形成第一掩膜；在形成第一掩膜和第二掩膜之后，去除所述第二牺牲层。
可选的，还包括：在去除所述第二牺牲层之后，以所述第二掩膜为掩膜，刻蚀所述第一牺牲层直至暴露出待刻蚀层为止，刻蚀后的第一牺牲层形成第三掩膜。
可选的，沿所述第二牺牲层的侧壁表面去除部分厚度的工艺为等离子体干法刻蚀工艺，所述等离子体干法刻蚀工艺的参数为：气压为0毫托～50毫托，偏压为0伏～100伏，刻蚀气体总流量为100标准毫升/分钟～500标准毫升/分钟。
可选的，所述第二牺牲层的材料与第一牺牲层的材料不同，所述第二牺牲层的材料为多晶硅、无定形碳、氧化硅或氮化硅。
可选的，当所述第二牺牲层的材料为多晶硅时，刻蚀气体包括溴化氢和氧气，所述溴化氢和氧气的体积比为1:1～30:1；当所述第二牺牲层的材料为氧化硅时，刻蚀气体包括六氟化四碳和氦气，所述六氟化四碳和氦气的体积比为1:1～40:1；当所述第二牺牲层的材料为氮化硅时，刻蚀气体包括一氟甲烷和氦气，所述一氟甲烷和氦气的体积比为1:1～40:1。
可选的，还包括：在缩小第二牺牲层尺寸之前，在所述第二牺牲层表面形成若干重叠设置的牺牲层，所述若干重叠的牺牲层的尺寸均与第一牺牲层和第二牺牲层一致，所述若干牺牲层的材料均不同，若干牺牲层与第一牺牲层或第二牺牲层的材料不同；在形成掩膜薄膜之前，沿各层牺牲层的侧壁表面去除部分厚度，使每层牺牲层的尺寸均小于位于该层牺牲层下一层牺牲层的尺寸，并暴露出位于该层牺牲层下一层的部分牺牲层表面，且所述牺牲层暴露出部分第二牺牲层表面；所述掩膜薄膜还形成于所述若干重叠的牺牲层的侧壁和顶部表面；回刻蚀所述掩膜薄膜时，还暴露出若干重叠的牺牲层顶部表面，分别在每层牺牲层两侧、位于该层下一层的牺牲层表面形成第四掩膜；去除位于顶部的牺牲层，并以所述第四掩膜刻蚀若干重叠的牺牲层、第二牺牲层和第一牺牲层直至暴露出待刻蚀层为止。
可选的，所述若干重叠的牺牲层为1～4层，所述若干重叠的牺牲层的材料为多晶硅、无定形碳、氧化硅或氮化硅；沿各层牺牲层的侧壁表面去除部分厚度的工艺为等离子体干法刻蚀工艺，所述等离子体干法刻蚀工艺的参数为：气压为0毫托～50毫托，偏压为0伏～100伏，刻蚀气体总流量为100标准毫升/分钟～500标准毫升/分钟；当所述牺牲层的材料为多晶硅时，刻蚀气体包括溴化氢和氧气，所述溴化氢和氧气的体积比为1:1～30:1；当所述牺牲层的材料为氧化硅时，刻蚀气体包括六氟化四碳和氦气，所述六氟化四碳和氦气的体积比为1:1～40:1；当所述牺牲层的材料为氮化硅时，刻蚀气体包括一氟甲烷和氦气，所述一氟甲烷和氦气的体积比为1:1～40:1。
可选的，所述第一牺牲层和第二牺牲层的形成方法为：在待刻蚀层表面沉积第一牺牲薄膜；在第一牺牲薄膜表面沉积第二牺牲薄膜；在所述第二牺牲薄膜表面形成图形化层，所述图形化层定义了若干第一牺牲层和第二牺牲层的位置和形状；以所述图形化层为掩膜，刻蚀所述第二牺牲薄膜和第一牺牲薄膜直至暴露出待刻蚀层为止，形成第一牺牲层和第二牺牲层。
可选的，所述图形化层的形成工艺为光刻工艺、纳米印刷工艺或定向自组装工艺。
可选的，所述刻蚀第二牺牲薄膜和第一牺牲薄膜的工艺为各向异性的干法刻蚀工艺。
可选的，在缩小第二牺牲层的尺寸之前，所述第二牺牲层的厚度比第一牺牲层的厚度薄。
可选的，所述掩膜薄膜、第一牺牲层或第二牺牲层的材料为多晶硅、无定形碳、氧化硅或氮化硅，且所述掩膜薄膜的材料与第一牺牲层或第二牺牲层的材料不同。
可选的，去除第二牺牲层的工艺为干法刻蚀工艺或湿法刻蚀工艺。
可选的，所述掩膜薄膜的形成工艺为原子层沉积工艺或化学气相沉积工艺。
可选的，所述掩膜薄膜的厚度小于沿所述第二牺牲层的侧壁表面所去除的厚度尺寸。
可选的，所述待刻蚀层为半导体衬底。
可选的，还包括：提供半导体衬底，所述待刻蚀层位于所述半导体衬底表面。
可选的，还包括：位于所述半导体衬底和待刻蚀层之间的器件层，所述器件层包括半导体器件和电隔离所述半导体器件的介质层。
可选的，所述待刻蚀层为多晶硅层、金属层或介质层。
可选的，所述半导体衬底为硅衬底。
可选的，在形成第三掩膜之后，以所述第一掩膜和第三掩膜为掩膜，刻蚀所述待刻蚀层。
与现有技术相比，本发明的技术方案具有以下优点：
待刻蚀层表面具有第一牺牲层，所述第一牺牲层表面具有第二牺牲层；自所述第二牺牲层的侧壁表面减薄部分厚度，使第二牺牲层尺寸减小，并暴露出部分第一牺牲层表面；后续仅需在待刻蚀层、第一牺牲层和第二牺牲层表面形成一层掩膜薄膜，并采用一次回刻蚀工艺刻蚀所述掩膜薄膜，即能够同时在第一牺牲层两侧的待刻蚀层表面形成第一掩膜，在第二牺牲层两侧的第一牺牲层表面形成第二掩膜，继而形成自对准四重图形。所述自对准四重图形仅采用一次沉积工艺和一次回刻蚀工艺形成，形成方法简单，简化工艺步骤、节省原材料、降低成本。
进一步，自所述第二牺牲层侧壁表面减薄部分厚度的工艺为等离子体干法刻蚀工艺，且在所述等离子体干法刻蚀工艺中，通过调整气压（pressure）、偏压（bias）及气体总流量，实现所述刻蚀工艺对于平行于待刻蚀层表面方向的刻蚀速率、大于垂直于待刻蚀层表面方向的刻蚀速率，使所述刻蚀工艺能够自第二牺牲层的侧壁表面去除部分第二牺牲层；同时，所述第二牺牲层垂直于待刻蚀层表面方向的尺寸减少量少。刻蚀后的第二牺牲层平行于待刻蚀层表面方向的尺寸小于第一牺牲层的，后续能够仅形成一层掩膜薄膜，并仅通过一次回刻蚀工艺既能够同时形成第一掩膜和第二掩膜，继而形成自对准四重图形。
进一步的，所述第二牺牲层的厚度比第一牺牲层的厚度薄，则后续形成于第一牺牲层两侧的第一掩膜的高度、比形成于第二牺牲层两侧的第二掩膜的高度高；当去除所述第二牺牲层后，以及以第二掩膜为掩膜刻蚀第一牺牲层后，能够保证所述第一掩膜具有足够多的高度和尺寸，以便所述第一掩膜后续能够作为刻蚀待刻蚀层的掩膜，从而保证了刻蚀图形的稳定性。
进一步的，在所述第二牺牲层表面形成若干重叠的牺牲层，并在形成掩膜薄膜之前，沿各层牺牲层的侧壁表面去除部分厚度，使该层牺牲层的尺寸小于位于该层牺牲层下一层牺牲层的尺寸，并且使所述掩膜薄膜也覆盖所述若干重叠的牺牲层侧壁和顶部表面；因此回刻蚀所述掩膜薄膜后，能够分别在各层牺牲层两侧形成第四掩膜，所述第四掩膜能够与第一掩膜和第二掩膜共同构成自对准多重图形，共同用于刻蚀待刻蚀层，从而使所形成的器件尺寸更小。
附图说明
图1至图4是现有技术采用自对准四重图化工艺形成掩膜的过程的剖面结构示意图；
图5至图10是本发明第一实施例所述的自对准多重图形的形成过程的剖面结构示意图；
图11至图13是本发明第二实施例所述的自对准多重图形的形成过程的剖面结构示意图。
具体实施方式
如背景技术所述，现有的自对准四重图形化工艺较复杂，工艺成本较高。
本发明的发明人经过研究发现，现有技术形成自对准四重图形时，请继续参考图2，首先需要采用自对准工艺在第一牺牲层101两侧的待刻蚀层100表面形成第二牺牲层102。请继续参考图3，之后去除所述第一牺牲层101，并再次采用自对准工艺于所述第二牺牲层102两侧的待刻蚀层100表面形成掩膜层103。其中，经过两次自对准工艺，以分别形成第二牺牲层102和掩膜层103，即需要经过两次沉积工艺和回刻蚀工艺，不仅使工艺步骤复杂，还会造成原材料的浪费，不利于在生产中推广。而且，所述第二牺牲层102采用沉积工艺和回刻蚀工艺形成于第一牺牲层101两侧，所述第二牺牲层102的尺寸及形貌难以保证，容易使形成于所述第二牺牲层102两侧的掩膜层103的形貌不良、尺寸不精确，造成所形成的半导体器件性能不稳定。
经过本发明的发明人进一步研究，在待刻蚀层表面形成第一牺牲层，所述第一牺牲层表面具有第二牺牲层；自所述第二牺牲层的表面减薄部分厚度之后，以暴露出部分第一牺牲层表面；之后，仅需采用一次沉积工艺和回刻蚀工艺，既能够在第一牺牲层两侧的待刻蚀层表面形成第一掩膜，在第二牺牲层两侧的第一牺牲层表面形成第二掩膜；其中，第二掩膜作为刻蚀第一牺牲层的掩膜，刻蚀后的第一牺牲层形成第三掩膜，则所述第一掩膜和第三掩膜即形成的自对准四重图形。所述自对准四重图形的形成过程简单，仅采用一次沉积工艺和一次回刻蚀工艺，能够简化工艺步骤、节省成本。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
第一实施例
图5至图10是本实施例所述的自对准多重图形的形成过程的剖面结构示意图。
请参考图5，提供待刻蚀层200，在待刻蚀层200表面沉积第一牺牲薄膜201；在第一牺牲薄膜201表面沉积第二牺牲薄膜202；在所述第二牺牲薄膜202的部分表面形成若干分立的图形化层203，相邻图形化层203之间暴露出第二牺牲薄膜202表面，所述图形化层203定义了后续需要形成的若干第一牺牲层（未示出）和第二牺牲层（未示出）的位置和形状。
所述待刻蚀层200的表面后续形成四重自对准图形，并以所形成的四重自对准图形为掩膜，刻蚀所述待刻蚀层200，以形成所需的半导体结构。
在一实施例中，还提供半导体衬底（未示出），所述待刻蚀层200形成于所述半导体衬底表面；所述待刻蚀层200为多晶硅层、金属层或介质层，所述金属层的材料包括铜、钨或铝，所述介质层的材料包括氧化硅、氮化硅、氮氧化硅或无定形碳。此外，所述半导体衬底和待刻蚀层200之间还能够形成器件层（未示出），所述器件层包括半导体器件和电隔离所述半导体器件的介质层。其中，所述半导体衬底为硅衬底、硅锗衬底、碳化硅衬底、绝缘体上硅（SOI）衬底、绝缘体上锗（GOI）衬底、玻璃衬底或III-V族化合物衬底（例如氮化镓或砷化镓等）；所述半导体器件包括晶体管、电阻器、电容器、存储器等，用以构成芯片或集成电路；所述介质层包围所述半导体器件，用以电隔离半导体器件，所述介质层的材料为氧化硅、氮化硅、氮氧化硅和低K介质材料中的一种或多种。后续以本实施例所形成的自对准多重图形为掩膜刻蚀待刻蚀层200，刻蚀后的待刻蚀层200用于作为构成芯片或集成电路的一部分；或者，刻蚀后的待刻蚀层200还能够用于作为刻蚀半导体衬底或器件层的掩膜。
在另一实施例中，所述待刻蚀层为半导体衬底，所述半导体衬底用于为后续工艺提供工作平台，所述半导体衬底为硅衬底、硅锗衬底、碳化硅衬底、绝缘体上硅（SOI）衬底、绝缘体上锗（GOI）衬底、玻璃衬底或III-V族化合物衬底（例如氮化镓或砷化镓等）。后续以本实施例所形成的自对准多重图形作为刻蚀半导体衬底的掩膜。
所述第一牺牲薄膜201用于形成第一牺牲层，所述第二牺牲薄膜202用于形成第二牺牲层。第一牺牲薄膜201和第二牺牲薄膜202的材料不同，从而，后续能够采用具有选择性的等离子体干法刻蚀工艺缩小第二牺牲层的尺寸，而第一牺牲层的形貌和尺寸不会受到影响，以便仅采用一次沉积工艺和一次回刻蚀工艺即能够同时在第一牺牲层和第二牺牲层两侧形成掩膜层。所述第一牺牲薄膜201或第二牺牲薄膜202的材料为多晶硅、无定形碳、氧化硅或氮化硅，所述第一牺牲薄膜201或第二牺牲薄膜202的形成工艺为沉积工艺，较佳的是化学气相沉积工艺。
此外，所述第一牺牲薄膜201的厚度较第二牺牲薄膜202的厚度厚，所述第一牺牲薄膜201的厚度为1000埃～2000埃，所述第二牺牲薄膜202的厚度为800埃～1500埃；后续形成的第一牺牲层的厚度比第二牺牲层厚，后续形成于第二牺牲层两侧的第二掩膜的高度比形成于第一牺牲层两侧的第一掩膜的高度低；当后续去除第二牺牲层后，以及以第二掩膜为掩膜刻蚀第一牺牲层以形成第三掩膜后，能够保证所述第一掩膜具有足够的高度和尺寸作为刻蚀待刻蚀层200的掩膜。
图形化层203的形成工艺为光刻工艺、纳米印刷工艺或定向自组装工艺。由于现有的图形化工艺的精确度有限，当保证图形化层203的尺寸精确时，所述图形化层203的尺寸无法继续缩小，从而限制了所形成的半导体器件的特征尺寸，不利于器件的进一步集成。本实施例中，能够在精确形成单个图形化层203的区域范围内，形成四个尺寸精确的掩膜，以该掩膜刻蚀待刻蚀层200，所形成的半导体结构的尺寸缩小，且尺寸精确，有利于半导体器件缩小、且性能稳定。在本实施例中，所述图形化层203的形成工艺为光刻工艺，即所形成的图形化层203为光刻胶层。所述光刻胶层的形成工艺为：采用旋涂工艺在第二牺牲薄膜202表面形成光刻胶薄膜；采用曝光工艺图形化所述光刻胶薄膜，形成图形化层203；其中，所述图形化层203的尺寸受到所述曝光工艺精确度的限制，因此，采用光刻工艺无法形成尺寸更小且尺寸精确的图形化层203，则以所述图形化层203为掩膜刻蚀形成的图形尺寸受到限制，无法进一步缩小。
请参考图6，以所述图形化层203为掩膜，刻蚀所述第二牺牲薄膜202和第一牺牲薄膜201（参考图5）直至暴露出待刻蚀层200为止，在待刻蚀层200的部分表面形成若干分立的第一牺牲层201a，相邻第一牺牲层201a之间暴露出待刻蚀层200表面，所述第一牺牲层201a表面具有第二牺牲层202a。
刻蚀所述第二牺牲薄膜202和第一牺牲薄膜201的工艺为各向异性的干法刻蚀工艺，能够刻蚀形成侧壁与待刻蚀层200表面垂直的第一牺牲层201a和第二牺牲层202a。所形成的第一牺牲层201a和第二牺牲层202a的尺寸相同；而且，第一牺牲层201a和第二牺牲层202a的图形由图形化层203定义，因此图形化层203的尺寸精确度决定了第一牺牲层201a和第二牺牲层202a尺寸精确度。所述第一牺牲层201a的两侧后续形成第一掩膜，即所述第一牺牲层201a用于定义后续形成的第一掩膜的位置。
请参考图7，沿第二牺牲层202a的侧壁表面去除部分厚度，使所述第二牺牲层202a的尺寸缩小，并暴露出部分第一牺牲层201a表面。
缩小所述第二牺牲层202a的尺寸后，暴露出部分第一牺牲层201a表面，则后续仅需采用一次沉积工艺和一次回刻蚀工艺，即能够在第一牺牲层201a两侧形成第一掩膜，并同时在第二牺牲层202b两侧形成第二掩膜，即形成自对准四重图形。所述自对准四重图形的制造工艺简化，能够节省材料并节约成本。
需要说明的是，在去除部分第二牺牲层202a之前，去除所述图形化层203（如图6所示）；在本实施例中，所述图形化层203为光刻胶层，而去除光刻胶层的工艺为酸洗工艺或灰化工艺。
自所述第二牺牲层202a的侧壁表面去除部分第二牺牲层202a的工艺为等离子体干法刻蚀工艺，且所述等离子体干法刻蚀工艺在平行于待刻蚀层200表面方向上的刻蚀速率、比垂直于待刻蚀层200表面方向上的刻蚀速率快，以此实现缩小所述第二牺牲层202a平行于待刻蚀层200方向上的尺寸，同时所述第二牺牲层202a垂直于待刻蚀层200方向的厚度尺寸缩减较少。
具体的，通过调整所述刻蚀工艺中的气压、偏压和气体总量，以降低用于刻蚀的等离子体的自由程（free path）；而等离子体自由程降低，即提高等离子体的散射概率，增加了平行于待刻蚀层200表面方向上的等离子体的密度，从而达到提高平行于待刻蚀层200表面方向上的刻蚀速率的目的。
此外，所述刻蚀工艺对于第二牺牲层202a和第一牺牲层201a具有选择性，在刻蚀所述第二牺牲层202a侧壁的同时，不会缩小所述第一牺牲层201a的尺寸，保持了所述第一牺牲层201a的尺寸的精确，从而后续形成的第一掩膜的位置精确。而且，所述刻蚀工艺的刻蚀速率容易控制，因此被刻蚀去除的第二牺牲层202a的厚度能精确控制；而在刻蚀工艺之前，所述第二牺牲层202a的图形尺寸由图形层203精确定义，被去除的第二牺牲层202a的厚度能精确控制，因此刻蚀后的第二牺牲层202a的尺寸依旧能够保持精确，则后续形成于所述第二牺牲层202a两侧的第二掩膜的位置精确。
所述等离子体干法刻蚀工艺的参数为：气压为0毫托～50毫托，偏压为0伏～100伏，刻蚀气体总流量为100标准毫升/分钟～500标准毫升/分钟。在一实施例中，当所述第二牺牲层202a的材料为多晶硅时，刻蚀气体包括溴化氢和氧气，所述溴化氢和氧气的体积比为1:1～30:1。在另一实施例中，当所述第二牺牲层202a的材料为氧化硅时，刻蚀气体包括六氟化四碳（C4F6）和氦气，所述六氟化四碳和氦气的体积比为1:1～40:1。在其他实施例中，所述第二牺牲层202a的材料为氮化硅时，刻蚀气体包括一氟甲烷（CH3F）和氦气，所述一氟甲烷和氦气的体积比为1:1～40:1。
请参考图8，在所述待刻蚀层200、第一牺牲层201a和第二牺牲层202a表面形成掩膜薄膜204。
所述掩膜薄膜204用于形成位于第一牺牲层201a两侧的第一掩膜、以及位于第二牺牲层202a两侧的第二掩膜。所述掩膜薄膜204的材料为多晶硅、无定形碳、氧化硅或氮化硅，且所述掩膜薄膜204的材料与第一牺牲层201a或第二牺牲层202a的材料不同，以保证后续对所述掩膜薄膜204进行回刻蚀工艺时，不会影响第一牺牲层201a或第二牺牲层202a的形貌；所述掩膜薄膜204的厚度小于沿所述第二牺牲层202a的侧壁表面所去除的厚度尺寸，当后续回刻蚀所述掩膜薄膜204之后，能够暴露出第一牺牲层201a表面，使形成于第一牺牲层表面的第二掩膜和形成于第一牺牲层201a侧壁的第一掩膜之间具有一定距离，所形成的第一掩膜和第二掩膜能够构成自对准四重掩膜图形。
所述掩膜薄膜204的形成工艺为沉积工艺，较佳的是原子层沉积工艺或化学气相沉积工艺；所述原子层沉积工艺或化学气相沉积工艺能够精确控制所述掩膜薄膜204的厚度，所述掩膜薄膜204的厚度为10纳米～30纳米；而所述掩膜薄膜的厚度决定了后续形成的第一掩膜和第二掩膜的尺寸，因此后续形成的第一掩膜和第二掩膜的尺寸能够精确控制。所述沉积工艺的参数由具体工艺中掩膜薄膜204所采用的材料决定，不应过于限定，在此不作赘述。
请参考图9，回刻蚀所述掩膜薄膜204（如图8所示），直至暴露出第一牺牲层201a和第二牺牲层202a表面为止，在第二牺牲层202a两侧的第一牺牲层201表面形成第二掩膜204b，在第一牺牲层201a两侧的待刻蚀层200表面形成第一掩膜204a。
所述回刻蚀工艺为各向异性的干法刻蚀工艺，所述各向异性的干法刻蚀工艺参数根据具体的掩膜薄膜204的材料和厚度而定，不应过于限定，在此不作赘述。所述各向异性的干法刻蚀工艺中，刻蚀气体的等离子体向垂直于待刻蚀层200表面的方向轰击，能够去除待刻蚀层200表面、以及第一牺牲层201a和第二牺牲层202a的顶部表面的掩膜薄膜204，并形成所述第一掩膜204a和第二掩膜204b。
所述第一掩膜204a和第二掩膜204b仅通过一次图形化工艺形成，即在仅能够精确形成一个图形化层203（如图5所示）的区域范围内，能够形成尺寸精确的两个第一掩膜204a和两个第二掩膜204b，共四个作为刻蚀掩膜的图形，即自对准四重图形；所形成的第一掩膜204a和第二掩膜204b在保证精确度的情况下，尺寸缩小，能够满足半导体器件集成化微型化的发展需求。
其次，在形成掩膜薄膜204之前，采用等离子干法刻蚀工艺缩小了所述第二牺牲层202a的尺寸并暴露部分第一牺牲层201a表面，因此在形成掩膜薄膜204之后，仅通过一次回刻蚀工艺即能够同时去除第一牺牲层201a和第二牺牲层202a的顶部表面的掩膜薄膜204，从而同时形成两个第一掩膜204a和两个第二掩膜204b。从而，本实施例的自对准多重图形仅通过一次沉积工艺、以及一次回刻蚀工艺既能完成，能够减少工艺步骤，节约成本。
请参考图10，在形成第一掩膜204a和第二掩膜204b之后，去除所述第二牺牲层202a（如图9所示）；在去除所述第二牺牲层202a之后，以所述第二掩膜204b为掩膜，刻蚀所述第一牺牲层201a（如图9所示）直至暴露出待刻蚀层200为止，刻蚀后的第一牺牲层201a形成第三掩膜201b。
去除第二牺牲层202a的工艺为干法刻蚀工艺或湿法刻蚀工艺，由于湿法刻蚀工艺的刻蚀速度较快，在此较佳的采用湿法刻蚀工艺；此外，当所述第二牺牲层202a的材料为无定形碳时，去除第二牺牲层202a的工艺还能够是灰化工艺。去除所述第二牺牲层202a之后，暴露出所述第二牺牲层202a底部的第一牺牲层201a，以便后续形成第三掩膜201b。
所述刻蚀第一牺牲层201a的工艺为各向异性的干法刻蚀工艺，能够形成侧壁垂直于待刻蚀层200表面的第三掩膜201b，从而所述第三掩膜201b的图形与所述第二掩膜204b的图形一致，在保证了第二掩膜204b的尺寸精确的情况下，所述第三掩膜201b的尺寸精确；所述第三掩膜201b和第一掩膜204a位于待刻蚀层200表面，决定了刻蚀待刻蚀层200的图形，从而能够使刻蚀待刻蚀层200得到的图形尺寸精确。
此外，由于所述第一牺牲层201a的厚度比第二牺牲层202a的厚，而所述第一掩膜204a的高度由第一牺牲层201a的厚度决定，第二掩膜204b的高度由第二牺牲层202a的厚度决定，因此所述第一掩膜204a的高度比第二掩膜204b的高度高。在去除第二牺牲层202a以及刻蚀第一牺牲层201a之后，能够保证所述第一掩膜204a仍具有足够的高度尺寸以刻蚀待刻蚀层200。
需要说明的是，在形成第三掩膜201b之后，以所述第一掩膜204a和第三掩膜201b为掩膜，刻蚀所述待刻蚀层200；刻蚀所述待刻蚀层200的工艺为各向异性的干法刻蚀工艺，使所述待刻蚀层200形成所需的图形以构成半导体器件。
本实施例中，在第一牺牲层表面形成第二牺牲层，所述第二牺牲层尺寸较第一牺牲层小，并暴露出部分第一牺牲层表面；后续仅需采用一次沉积工艺在待刻蚀层、第一牺牲层和第二牺牲层表面形成掩膜薄膜，并采用一次回刻蚀工艺刻蚀所述掩膜薄膜，即能够在第一牺牲层两侧形成第一掩膜，在第二牺牲层两侧形成第二掩膜。其次，所述第二牺牲层在由图形化层为掩膜刻蚀形成之后，采用等离子体干法刻蚀工艺自所述第二牺牲层的侧壁表面进行刻蚀，以缩小尺寸，因此第二牺牲层缩小的尺寸容易通过刻蚀工艺控制，第二牺牲层的尺寸精确，继而使第一掩膜和第二掩膜的位置精确。而第一掩膜和第二掩膜的尺寸由掩膜薄膜的厚度控制，因此所形成的第一掩膜和第二掩膜的位置和尺寸精确。
第二实施例
图11至图13是本发明第二实施例所述的自对准多重图形的形成过程的剖面结构示意图。
请参考图11，提供待刻蚀层300，在待刻蚀层300的部分表面形成若干分立的第一牺牲层301a，相邻第一牺牲层301a之间暴露出待刻蚀层300表面，所述第一牺牲层301a表面具有第二牺牲层302a，所述第二牺牲层302a表面具有第三牺牲层330。
所述第三牺牲层330的尺寸与第一牺牲层301a和第二牺牲层302a一致，所述第三牺牲层330的材料为多晶硅、无定形碳、氧化硅或氮化硅，且所述第三牺牲层330的材料与第一牺牲层301a或第二牺牲层302a的材料不同。
所述第一牺牲层301a、第二牺牲层302a和第三牺牲层330的形成工艺为：在待刻蚀层300表面沉积第一牺牲薄膜；在第一牺牲薄膜表面沉积第二牺牲薄膜；在所述第二牺牲薄膜的表面沉积第三牺牲薄膜；在所述第三牺牲薄膜的部分表面形成若干分立的图形化层，相邻图形化层之间暴露出第三牺牲薄膜表面；以所述图形化层为掩膜，刻蚀所述第三牺牲薄膜、第二牺牲薄膜和第一牺牲薄膜直至暴露出待刻蚀层300为止。
所述待刻蚀层300、第一牺牲层301a和第二牺牲层302a的材料和结构与第一实施例所述相同，在此不作赘述。
请参考图12，沿第二牺牲层302a的侧壁表面去除部分厚度，使所述第二牺牲层302a的尺寸缩小，并暴露出部分第一牺牲层301a表面；沿第三牺牲层330的侧壁表面去除部分厚度，使所述第三牺牲层330的尺寸缩小，并暴露出部分尺寸缩小后的第二牺牲层302a表面。
沿第三牺牲层330的侧壁表面去除部分厚度的工艺、以及沿第二牺牲层302a的侧壁表面去除部分厚度的工艺、与第一实施例所述的沿第二牺牲层202a的侧壁表面去除部分厚度的工艺相同，在此不作赘述。
请参考图13，在所述待刻蚀层300、第一牺牲层301a、第二牺牲层302a和第三牺牲层330表面形成掩膜薄膜；回刻蚀所述掩膜薄膜，直至暴露出待刻蚀层300、第一牺牲层301a、第二牺牲层302a和第三牺牲层330的表面为止，在第三牺牲层330两侧的第二牺牲层302a表面形成第四掩膜304c，在第二牺牲层302a两侧的第一牺牲层301a表面形成第二掩膜304b，在第一牺牲层301a两侧的待刻蚀层300表面形成第一掩膜304a。
所述掩膜薄膜的形成工艺以及回刻蚀工艺与第一实施例所述相同，在此不做赘述。需要说明的是，所述掩膜薄膜的厚度还需要小于沿所述第三牺牲层侧壁表面所去除的厚度尺寸，使后续形成于所述第三牺牲层两侧的第四掩膜304c与第二掩膜304b之间具有一定距离，从而构成自对准六重图形。
后续去除所述第三牺牲层330，并以所述第四掩膜304c刻蚀第二牺牲层302a，直至暴露出第一牺牲层301a为止；之后，再以第四掩膜304c和第二掩膜304b刻蚀第一牺牲层301a，直至暴露出待刻蚀层300表面；其中，位于第四掩膜和待刻蚀层300之间经过刻蚀的第二牺牲层302a和第一牺牲层301a形成第五掩膜。后续以所述第一掩膜304a、第三掩膜302b和第五掩膜刻蚀所述待刻蚀层300，刻蚀后的图形尺寸能够进一步缩小。
本实施例中所形成的第一掩膜、第二掩膜和第五掩膜共同构成自对准六重图形，能够使刻蚀后的半导体结构的尺寸进一步缩小。
综上所述，待刻蚀层表面具有第一牺牲层，所述第一牺牲层表面具有第二牺牲层；自所述第二牺牲层的侧壁表面减薄部分厚度，使第二牺牲层尺寸减小，并暴露出部分第一牺牲层表面；后续仅需在待刻蚀层、第一牺牲层和第二牺牲层表面形成一层掩膜薄膜，并采用一次回刻蚀工艺刻蚀所述掩膜薄膜，即能够同时在第一牺牲层两侧的待刻蚀层表面形成第一掩膜，在第二牺牲层两侧的第一牺牲层表面形成第二掩膜，继而形成自对准四重图形。所述自对准四重图形仅采用一次沉积工艺和一次回刻蚀工艺形成，形成方法简单，简化工艺步骤、节省原材料、降低成本。
进一步，自所述第二牺牲层侧壁表面减薄部分厚度的工艺为等离子体干法刻蚀工艺，所述等离子体干法刻蚀工艺在平行于待刻蚀层表面方向的刻蚀速率、大于垂直于待刻蚀层表面方向的刻蚀速率，能够自侧壁减薄部分第二牺牲层，同时，所述第二牺牲层垂直于待刻蚀层表面方向的厚度减少量少；从而，能够使刻蚀后的第二牺牲层平行于待刻蚀层表面方向的尺寸小于第一牺牲层的；后续能够仅形成一层掩膜薄膜，并仅通过一次回刻蚀工艺既能够同时形成第一掩膜和第二掩膜，继而形成自对准四重图形。
进一步的，所述第二牺牲层的厚度比第一牺牲层的厚度薄，则后续形成于第一牺牲层两侧的第一掩膜的高度、比形成于第二牺牲层两侧的第二掩膜的高度高；当去除所述第二牺牲层后，能够保证所述第一掩膜具有足够的高度作为刻蚀待刻蚀层的掩膜，从而保证了刻蚀图形的稳定性。
进一步的，在所述第二牺牲层表面形成若干重叠的牺牲层，并在形成掩膜薄膜之前，沿各层牺牲层的侧壁表面去除部分厚度，使该层牺牲层的尺寸小于位于该层牺牲层下一层牺牲层的尺寸，并且使所述掩膜薄膜也覆盖所述若干重叠的牺牲层侧壁和顶部表面；因此回刻蚀所述掩膜薄膜后，能够分别在各层牺牲层两侧形成第四掩膜，所述第四掩膜能够与第一掩膜和第二掩膜共同构成自对准多重图形，共同用于刻蚀待刻蚀层，从而使所形成的器件尺寸更小。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种自对准多重图形的形成方法，其特征在于，包括：
提供待刻蚀层，所述待刻蚀层的部分表面具有若干分立的第一牺牲层，相邻第一牺牲层之间暴露出待刻蚀层表面，所述第一牺牲层表面具有第二牺牲层；
沿所述第二牺牲层的侧壁表面去除部分厚度，使所述第二牺牲层的尺寸缩小，并暴露出部分第一牺牲层表面；
在所述待刻蚀层、第一牺牲层和第二牺牲层表面形成掩膜薄膜；
回刻蚀所述掩膜薄膜，直至暴露出第一牺牲层和第二牺牲层表面为止，在第二牺牲层两侧的第一牺牲层表面形成第二掩膜，在第一牺牲层两侧的待刻蚀层表面形成第一掩膜；
在形成第一掩膜和第二掩膜之后，去除所述第二牺牲层。
2.如权利要求1所述自对准多重图形的形成方法，其特征在于，还包括：在去除所述第二牺牲层之后，以所述第二掩膜为掩膜，刻蚀所述第一牺牲层直至暴露出待刻蚀层为止，刻蚀后的第一牺牲层形成第三掩膜。
3.如权利要求1所述自对准多重图形的形成方法，其特征在于，沿第二牺牲层的侧壁表面去除部分厚度的工艺为等离子体干法刻蚀工艺，所述等离子体干法刻蚀工艺的参数为：气压为0毫托～50毫托，偏压为0伏～100伏，刻蚀气体总流量为100标准毫升/分钟～500标准毫升/分钟。
4.如权利要求3所述自对准多重图形的形成方法，其特征在于，所述第二牺牲层的材料与第一牺牲层的材料不同，所述第二牺牲层的材料为多晶硅、无定形碳、氧化硅或氮化硅。
5.如权利要求4所述自对准多重图形的形成方法，其特征在于，当所述第二牺牲层的材料为多晶硅时，刻蚀气体包括溴化氢和氧气，所述溴化氢和氧气的体积比为1:1～30:1；当所述第二牺牲层的材料为氧化硅时，刻蚀气体包括六氟化四碳和氦气，所述六氟化四碳和氦气的体积比为1:1～40:1；当所述第二牺牲层的材料为氮化硅时，刻蚀气体包括一氟甲烷和氦气，所述一氟甲烷和氦气的体积比为1:1～40:1。
6.如权利要求1所述自对准多重图形的形成方法，其特征在于，还包括：在缩小第二牺牲层尺寸之前，在所述第二牺牲层表面形成若干重叠设置的牺牲层，所述若干重叠的牺牲层的尺寸均与第一牺牲层和第二牺牲层一致，所述若干牺牲层的材料均不同，若干牺牲层与第一牺牲层或第二牺牲层的材料不同；在形成掩膜薄膜之前，沿各层牺牲层的侧壁表面去除部分厚度，使每层牺牲层的尺寸均小于位于该层牺牲层下一层牺牲层的尺寸，并暴露出位于该层牺牲层下一层的部分牺牲层表面，且所述牺牲层暴露出部分第二牺牲层表面；所述掩膜薄膜还形成于所述若干重叠的牺牲层的侧壁和顶部表面；回刻蚀所述掩膜薄膜时，还暴露出若干重叠的牺牲层顶部表面，分别在每层牺牲层两侧、位于该层下一层的牺牲层表面形成第四掩膜；去除位于顶部的牺牲层，并以所述第四掩膜刻蚀若干重叠的牺牲层、第二牺牲层和第一牺牲层直至暴露出待刻蚀层为止。
7.如权利要求6所述自对准多重图形的形成方法，其特征在于，所述若干重叠的牺牲层为1～4层，所述若干重叠的牺牲层的材料为多晶硅、无定形碳、氧化硅或氮化硅；沿各层牺牲层的侧壁表面去除部分厚度的工艺为等离子体干法刻蚀工艺，所述等离子体干法刻蚀工艺的参数为：气压为0毫托～50毫托，偏压为0伏～100伏，刻蚀气体总流量为100标准毫升/分钟～500标准毫升/分钟；当所述牺牲层的材料为多晶硅时，刻蚀气体包括溴化氢和氧气，所述溴化氢和氧气的体积比为1:1～30:1；当所述牺牲层的材料为氧化硅时，刻蚀气体包括六氟化四碳和氦气，所述六氟化四碳和氦气的体积比为1:1～40:1；当所述牺牲层的材料为氮化硅时，刻蚀气体包括一氟甲烷和氦气，所述一氟甲烷和氦气的体积比为1:1～40:1。
8.如权利要求1所述自对准多重图形的形成方法，其特征在于，所述第一牺牲层和第二牺牲层的形成方法为：在待刻蚀层表面沉积第一牺牲薄膜；在第一牺牲薄膜表面沉积第二牺牲薄膜；在所述第二牺牲薄膜表面形成图形化层，所述图形化层定义了若干第一牺牲层和第二牺牲层的位置和形状；以所述图形化层为掩膜，刻蚀所述第二牺牲薄膜和第一牺牲薄膜直至暴露出待刻蚀层为止，形成第一牺牲层和第二牺牲层。
9.如权利要求8所述自对准多重图形的形成方法，其特征在于，所述图形化层的形成工艺为光刻工艺、纳米印刷工艺或定向自组装工艺；所述刻蚀第二牺牲薄膜和第一牺牲薄膜的工艺为各向异性的干法刻蚀工艺。
10.如权利要求1所述自对准多重图形的形成方法，其特征在于，在缩小所述第二牺牲层的尺寸之前，所述第二牺牲层的厚度比第一牺牲层的厚度薄。
11.如权利要求1所述自对准多重图形的形成方法，其特征在于，所述掩膜薄膜或第一牺牲层的材料为多晶硅、无定形碳、氧化硅或氮化硅，且所述掩膜薄膜的材料与第一牺牲层或第二牺牲层的材料不同。
12.如权利要求1所述自对准多重图形的形成方法，其特征在于，去除第二牺牲层的工艺为干法刻蚀工艺或湿法刻蚀工艺。
13.如权利要求1所述自对准多重图形的形成方法，其特征在于，所述掩膜薄膜的形成工艺为原子层沉积工艺或化学气相沉积工艺。
14.如权利要求1所述自对准多重图形的形成方法，其特征在于，所述掩膜薄膜的厚度小于沿所述第二牺牲层的侧壁表面所去除的厚度尺寸。
15.如权利要求1所述自对准多重图形的形成方法，其特征在于，所述待刻蚀层为半导体衬底。
16.如权利要求1所述自对准多重图形的形成方法，其特征在于，还包括：提供半导体衬底，所述待刻蚀层位于所述半导体衬底表面。
17.如权利要求16所述自对准多重图形的形成方法，其特征在于，还包括：位于所述半导体衬底和待刻蚀层之间的器件层，所述器件层包括半导体器件和电隔离所述半导体器件的介质层。
18.如权利要求16所述自对准多重图形的形成方法，其特征在于，所述待刻蚀层为多晶硅层、金属层或介质层。
19.如权利要求15或16所述自对准多重图形的形成方法，其特征在于，所述半导体衬底为硅衬底。
20.如权利要求2所述自对准多重图形的形成方法，其特征在于，在形成第三掩膜之后，以所述第一掩膜和第三掩膜为掩膜，刻蚀所述待刻蚀层。
CN201310106682.XA 2013-03-28 2013-03-28 自对准多重图形的形成方法 Active CN104078329B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310106682.XA CN104078329B (zh) 2013-03-28 2013-03-28 自对准多重图形的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310106682.XA CN104078329B (zh) 2013-03-28 2013-03-28 自对准多重图形的形成方法

Publications (2)

Publication Number Publication Date
CN104078329A true CN104078329A (zh) 2014-10-01
CN104078329B CN104078329B (zh) 2019-05-28

Family

ID=51599520

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310106682.XA Active CN104078329B (zh) 2013-03-28 2013-03-28 自对准多重图形的形成方法

Country Status (1)

Country Link
CN (1) CN104078329B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107403719A (zh) * 2016-05-20 2017-11-28 中芯国际集成电路制造（天津）有限公司 在半导体器件中形成图形的方法
CN109119330A (zh) * 2017-06-23 2019-01-01 中芯国际集成电路制造（天津）有限公司 一种半导体器件的形成方法
CN111063611A (zh) * 2018-10-17 2020-04-24 长鑫存储技术有限公司 微图案刻蚀方法
CN112466900A (zh) * 2020-12-23 2021-03-09 上海集成电路装备材料产业创新中心有限公司 图像传感器及其深沟槽的制作方法
CN112825300A (zh) * 2019-11-20 2021-05-21 长鑫存储技术有限公司 半导体器件及其制备方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000221660A (ja) * 1999-02-02 2000-08-11 Canon Inc マスク構造体の製造方法
US20040023162A1 (en) * 2002-08-01 2004-02-05 Mitsuru Hasegawa Stamper, lithographic method of using the stamper and method of forming a structure by a lithographic pattern
CN101140852A (zh) * 2006-09-07 2008-03-12 三星电子株式会社 形成精细图形的方法
CN101529557A (zh) * 2006-08-30 2009-09-09 美光科技公司 用于将间距倍增大于2的因数的单个间隔物工艺及相关中间ic结构
CN101536160A (zh) * 2006-11-15 2009-09-16 美光科技公司 蚀刻图案层以在其中形成交错高度的方法和中间半导体装置结构
US20100170868A1 (en) * 2009-01-07 2010-07-08 Brewer Science Inc. Spin-on spacer materials for double- and triple-patterning lithography
CN102473629A (zh) * 2009-08-12 2012-05-23 东京毅力科创株式会社 通过重力引起的气体扩散分离(gigds)技术来控制等离子体产生
CN102779741A (zh) * 2011-05-11 2012-11-14 中芯国际集成电路制造(上海)有限公司 一种栅极刻蚀方法
CN102931064A (zh) * 2011-08-12 2013-02-13 中芯国际集成电路制造(上海)有限公司 金属栅极的形成方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000221660A (ja) * 1999-02-02 2000-08-11 Canon Inc マスク構造体の製造方法
US20040023162A1 (en) * 2002-08-01 2004-02-05 Mitsuru Hasegawa Stamper, lithographic method of using the stamper and method of forming a structure by a lithographic pattern
CN101529557A (zh) * 2006-08-30 2009-09-09 美光科技公司 用于将间距倍增大于2的因数的单个间隔物工艺及相关中间ic结构
CN101140852A (zh) * 2006-09-07 2008-03-12 三星电子株式会社 形成精细图形的方法
CN101536160A (zh) * 2006-11-15 2009-09-16 美光科技公司 蚀刻图案层以在其中形成交错高度的方法和中间半导体装置结构
US20100170868A1 (en) * 2009-01-07 2010-07-08 Brewer Science Inc. Spin-on spacer materials for double- and triple-patterning lithography
CN102473629A (zh) * 2009-08-12 2012-05-23 东京毅力科创株式会社 通过重力引起的气体扩散分离(gigds)技术来控制等离子体产生
CN102779741A (zh) * 2011-05-11 2012-11-14 中芯国际集成电路制造(上海)有限公司 一种栅极刻蚀方法
CN102931064A (zh) * 2011-08-12 2013-02-13 中芯国际集成电路制造(上海)有限公司 金属栅极的形成方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107403719A (zh) * 2016-05-20 2017-11-28 中芯国际集成电路制造（天津）有限公司 在半导体器件中形成图形的方法
CN109119330A (zh) * 2017-06-23 2019-01-01 中芯国际集成电路制造（天津）有限公司 一种半导体器件的形成方法
CN109119330B (zh) * 2017-06-23 2021-02-12 中芯国际集成电路制造（天津）有限公司 一种半导体器件的形成方法
CN111063611A (zh) * 2018-10-17 2020-04-24 长鑫存储技术有限公司 微图案刻蚀方法
CN111063611B (zh) * 2018-10-17 2024-05-10 长鑫存储技术有限公司 微图案刻蚀方法
CN112825300A (zh) * 2019-11-20 2021-05-21 长鑫存储技术有限公司 半导体器件及其制备方法
CN112466900A (zh) * 2020-12-23 2021-03-09 上海集成电路装备材料产业创新中心有限公司 图像传感器及其深沟槽的制作方法

Also Published As

Publication number Publication date
CN104078329B (zh) 2019-05-28

Similar Documents

Publication Publication Date Title
US9704974B2 (en) Process of manufacturing Fin-FET device
JP5532303B2 (ja) 半導体デバイスのクリティカルディメンジョンを縮小する方法
US7413941B2 (en) Method of fabricating sectional field effect devices
CN101315515B (zh) 利用具有***区域的间隔物掩模的频率三倍化
CN103794476A (zh) 自对准三重图形的形成方法
CN103715080A (zh) 自对准双重图形的形成方法
CN104701158A (zh) 自对准双重图形的形成方法
CN102446703A (zh) 双重图形化方法
CN104078329A (zh) 自对准多重图形的形成方法
CN102446704B (zh) 双重图形化方法
CN104124168A (zh) 半导体结构的形成方法
CN104078366A (zh) 双重图形化鳍式晶体管的鳍结构制造方法
CN104425264B (zh) 半导体结构的形成方法
CN104078330A (zh) 自对准三重图形的形成方法
CN107799462A (zh) 半导体结构的形成方法
CN104701145B (zh) 半导体结构的形成方法
US11456174B2 (en) Semiconductor structure and formation method thereof
CN111986983A (zh) 半导体结构及其形成方法
CN105655341B (zh) 半导体器件的形成方法
CN101339361A (zh) 利用间隔物掩模的频率加倍
US11652003B2 (en) Gate formation process
CN107968053B (zh) 半导体器件及其形成方法
CN104064474A (zh) 双重图形化鳍式晶体管的鳍结构制造方法
US11270891B2 (en) Method for making self-aligned double pattern
CN110349845A (zh) 形成半导体结构的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant