CN104067375A - 等离子体蚀刻方法和等离子体蚀刻装置 - Google Patents

等离子体蚀刻方法和等离子体蚀刻装置 Download PDF

Info

Publication number
CN104067375A
CN104067375A CN201380005955.XA CN201380005955A CN104067375A CN 104067375 A CN104067375 A CN 104067375A CN 201380005955 A CN201380005955 A CN 201380005955A CN 104067375 A CN104067375 A CN 104067375A
Authority
CN
China
Prior art keywords
etching
gas
plasma
treatment chamber
high frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201380005955.XA
Other languages
English (en)
Other versions
CN104067375B (zh
Inventor
北村彰规
安田健太
石田俊介
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN104067375A publication Critical patent/CN104067375A/zh
Application granted granted Critical
Publication of CN104067375B publication Critical patent/CN104067375B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H01J37/32155—Frequency modulation
    • H01J37/32165—Plural frequencies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Analytical Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)

Abstract

本发明提供一种等离子体蚀刻方法，其用于使用等离子体蚀刻装置隔着硬掩模对被处理基板的金属层进行蚀刻，连续交替地多次反复实施以下两个工序：作为所述蚀刻气体，使用由O2气体、CF4气体和HBr气体的混合气体构成的第1蚀刻气体的第1工序；和作为所述蚀刻气体，使用由O2和CF4气体的混合气体构成的第2蚀刻气体的第2工序，并且对下部电极施加第1频率的第1频率电力和比第1频率低的第2频率的第2高频电力，且脉冲状地施加第1高频电力。

Description

等离子体蚀刻方法和等离子体蚀刻装置
技术领域
本发明涉及等离子体蚀刻方法和等离子体蚀刻装置。
背景技术
一直以来，在半导体装置的制造工序中，采用使蚀刻气体等离子体化并作用于被处理基板(半导体晶片)，对形成于被处理基板的钨(W)等的金属膜进行蚀刻的等离子体蚀刻(例如，参照专利文献1)。另外，作为这种等离子体蚀刻，已知有在处理腔室内以相对的方式配置有上部电极和下部电极，对这些电极之间施加高频电力而产生等离子体的所谓电容耦合型的等离子体蚀刻装置。已知有使所施加的高频电力为脉冲状，由此防止在绝缘膜上形成接触孔时的充电损伤的技术(例如，参照专利文献2)。
现有技术文献
专利文献
专利文献1：日本特开2000-173986号公报
专利文献2：日本特开2009-283893号公报
发明内容
发明想要解决的技术问题
然而，有时利用上述等离子体蚀刻隔着例如由氧化硅膜等构成的硬掩模对例如钨(W)等的金属膜进行蚀刻。在这种等离子体蚀刻中，一直以来使用由O2和CF4的混合气体构成的蚀刻气体。
但是，如上所述，在隔着由氧化硅膜等构成的硬掩模对钨膜进行蚀刻的情况下，存在难以获得硬掩模对钨膜的蚀刻选择比(用硬掩模的蚀刻速度除以钨膜的蚀刻速度)，蚀刻选择比变成1左右这样的问题。另外，例如，在图案存在疏密的情况下、即在存在图案配置得密集的部分和图案配置得稀疏的部分的情况下，存在难以同时良好地维持图案配置得密集的部分的蚀刻形状(弓弯形状等)和图案配置得稀疏的部分的蚀刻形状(锥形形状等)这样的问题。
本发明是用于解决上述情况而完成的，提供一种能够提高硬掩模对金属膜的蚀刻选择比，并且在图案存在疏密的情况下，也能够使蚀刻形状良好的等离子体蚀刻方法和等离子体蚀刻装置。
用于解决技术课题的技术方案
本发明的一方面的等离子体蚀刻方法，其用于使用等离子体蚀刻装置隔着硬掩模对被处理基板的金属层进行蚀刻，上述等离子体蚀刻装置包括：收纳被处理基板的处理腔室；配置于上述处理腔室内，用于载置上述被处理基板的下部电极；配置于上述处理腔室内，与上述下部电极相对的上部电极；对上述处理腔室内供给规定的蚀刻气体的蚀刻气体供给机构；和对上述处理腔室内进行排气的排气机构，上述等离子体蚀刻方法的特征在于：连续交替地多次反复实施以下两个工序：作为上述蚀刻气体，使用由O2气体、CF4气体和HBr气体的混合气体构成的第1蚀刻气体的第1工序；和作为上述蚀刻气体，使用由O2和CF4气体的混合气体构成的第2蚀刻气体的第2工序，并且，对上述下部电极施加第1频率的第1高频电力和比上述第1频率低的第2频率的第2高频电力，且脉冲状地施加上述第1高频电力。
本发明的一方面的等离子体蚀刻装置，其特征在于，包括：收纳被处理基板的处理腔室；配置于上述处理腔室内，用于载置上述被处理基板的下部电极；配置于上述处理腔室内，与上述下部电极相对的上部电极；对上述处理腔室内供给规定的蚀刻气体的蚀刻气体供给机构；对上述处理腔室内进行排气的排气机构；对上述下部电极施加第1频率的第1高频电力的第1高频电力供给机构；和对上述下部电极施加比上述第1频率低的第2频率的第2高频电力的第2高频电力供给机构，上述等离子体蚀刻装置具有控制部，该控制部进行控制使得：连续交替地多次反复实施以下两个工序：作为上述蚀刻气体，使用由O2气体、CF4气体和HBr气体的混合气体构成的第1蚀刻气体的第1工序；和作为上述蚀刻气体，使用由O2和CF4气体的混合气体构成的第2蚀刻气体的第2工序，并且，对上述下部电极脉冲状地施加上述第1高频电力，上述等离子体蚀刻装置隔着硬掩模对上述被处理基板的金属层进行蚀刻。
发明效果
根据本发明，能够提供一种能够提高硬掩模对金属膜的蚀刻选择比，在图案存在疏密的情况下，也能够使蚀刻形状良好的等离子体蚀刻方法和等离子体蚀刻装置。
附图说明
图1是示意地表示本发明的实施方式所涉及的等离子体蚀刻装置的概略结构的图。
图2是示意地表示本发明的实施方式所涉及的半导体晶片的截面结构的图。
图3是用于说明高频电力的施加状态的图表。
图4是用于说明图案的密集部分中的弓弯(bowing)和稀疏部分中的锥形角的图。
具体实施方式
下面，参照附图对本发明的实施方式进行说明。图1是示意地表示实施方式所涉及的等离子体蚀刻装置的概略截面结构的图。图1所示的等离子体蚀刻装置110具有气密地构成、例如收纳直径为300mm的晶片W的圆筒状的处理腔室111(筒状容器)，在处理腔室111内的下方配置有载置半导体晶片W的圆板形状的载置台112。处理腔室111具有圆管状的侧壁113和覆盖侧壁113的上方的端部的圆板状的盖114。
另外，在处理腔室111内的载置台112的周围配置有具有多个排气孔的环状的缓冲板134。另一方面，处理腔室111的底部与未图示的TMP(Turbo Molecular Pump，涡轮分子泵)和DP(Dry Pump，干泵)等排气机构连接，隔着缓冲板134进行排气，能够将处理腔室111内的压力保持在规定的减压氛围。
载置台112，经由第1匹配器116与第1高频电源115连接，且经由第2匹配器118与第2高频电源117连接。第1高频电源115对载置台112施加等离子体生成用的较高频率、例如80MHz以上150MHz以下(在本实施方式中，100MHz)的高频电力。另外，第2高频电源117对载置台112施加频率比第1高频电源115低的偏置电力。在本实施方式中，第2高频电源117的高频电力的频率为13.56MHz。
在载置台112的上部配置有在内部具有电极板119的静电卡盘120。静电卡盘120由圆板状的陶瓷部件构成，电极板119与直流电源121连接。当对电极板119施加正直流电压时，在半导体晶片W的静电卡盘120侧的一面(背面)产生负的电位，从而在电极板119和晶片W的背面之间产生电场，利用因该电场而产生的库仑力，将半导体晶片W吸附保持在静电卡盘120上。
另外，在载置台112以围绕所吸附保持的半导体晶片W的方式载置有聚焦环122。聚焦环122例如由石英等构成。
在处理腔室111内的上方以与载置台112相对的方式配置有喷头123(移动电极)。喷头123具有：具有多个气孔124的圆板状的导电性的上部电极板125；以能够拆卸的方式吊支该上部电极板125的冷却板126；进一步吊支冷却板126的轴127；和配置于轴127的上端的处理气体接收部128。喷头123经由盖114和侧壁113接地，作为施加于处理腔室111内的等离子体生成电力的接地电极发挥作用。此外，在上部电极板125以覆盖与载置台112的相对面的方式配置石英部件125a。
轴127具有在上下方向上贯通内部的气体流路129，冷却板126在内部具有缓冲室130。气体流路129连接处理气体接收部128和缓冲室130，各气孔124将缓冲室130和处理腔室111内连通。在喷头123中，气孔124、处理气体接收部128、气体流路129和缓冲室130构成处理气体导入***。该处理气体导入***将供给到处理气体接收部128的处理气体(蚀刻气体)导入处理腔室111内的、存在于喷头123与载置台112之间的处理空间。
在喷头123中，上部电极板125的外径被设定成比处理腔室111的内径略小，因此，喷头123不接触侧壁113。喷头123以在处理腔室111内动配合的方式配置。另外，轴127贯通盖114，该轴127的上部与配置于等离子体蚀刻装置110的上方的升降机构(未图示)连接。升降机构使轴127在图中的上下方向上移动，但是，此时，喷头123在处理腔室111内沿着该处理腔室111的中心轴像活塞那样上下移动。由此，能够调整作为存在于喷头123与载置台112之间的处理空间的距离的间隙。
波形管131例如是由不锈钢构成的自由伸缩的压力隔壁，其一端与盖114连接，另一端与喷头123连接。而且，波形管131具有将处理腔室111内与处理腔室111外部遮蔽的密封功能。另外，在处理腔室111的外侧，由永久磁铁构成的多个扇形磁铁135以包围处理腔室111周围的方式配置成环状，能够在处理腔室111的内部形成磁场。
在等离子体蚀刻装置110中，供给到处理气体接收部128的蚀刻气体经由处理气体导入***被导入处理空间，所导入的蚀刻气体被施加于处理空间的高频电力和由磁铁135产生的磁场作用激励而变成等离子体。等离子体中的阳离子被因施加于载置台112的偏置电力而产生的负的偏置电位吸引向载置于载置台112的半导体晶片W，由此对半导体晶片W实施蚀刻处理。
上述结构的等离子体蚀刻装置110的动作由具有CPU等的控制部150统一控制。该控制部150具有操作部151和存储部152。
操作部151由工序管理者用于管理等离子体蚀刻装置110而进行指令的输入操作的键盘、以及将等离子体蚀刻装置110的运转状况可视化显示的显示器等构成。
在存储部152收纳有方案，该方案存储有用于在控制部150的控制下实现在等离子体蚀刻装置110中执行的各种处理的控制程序(软件)和处理条件数据等。而且，相应于需要，根据来自操作部151的指示等从存储部152读取任意的方案使控制部150执行，由此，在控制部150的控制下，在等离子体蚀刻装置110中进行所期望的处理。另外，控制程序和处理条件数据等的方案也能够利用收纳于计算机可读取的计算机存储介质(例如硬盘、CD、软盘、半导体存储器等)等的状态的方案，或者从其它的装置经由例如专用线路随时传送并在线利用。
接着，说明在上述结构的等离子体蚀刻装置110中对形成于半导体晶片W的钨(W)层等进行蚀刻的步骤。首先，打开设置于处理腔室111的未图示的闸阀，利用未图示的搬运机器人等将半导体晶片W通过未图示的负载室搬入处理腔室111内，并载置于载置台112。然后，使搬运机器人向处理腔室111外退出，关闭闸阀。接着，利用未图示的排气机构对处理腔室111内排气。
在处理腔室111内成为规定的真空度后，从处理气体供给***向处理腔室111内导入规定的蚀刻气体，处理腔室111内被保持在规定的压力例如0.665Pa(5mTorr)以下，在此状态下，从第1高频电源115、第2高频电源117向载置台112供给高频电力。此时，从直流电源121对静电卡盘120的电极板119施加规定的直流电压，半导体晶片W由库仑力等吸附在静电卡盘6上。
在此情况下，如上所述通过对作为下部电极的载置台112施加高频电力，在作为上部电极的喷头123与作为下部电极的载置台112之间形成电场。由此，在半导体晶片W所存在的处理空间中产生放电，利用由此而等离子体化的蚀刻气体，对半导体晶片W实施规定的等离子体蚀刻。
接着，当规定的等离子体处理结束时，停止高频电力的供给和蚀刻气体的供给，按照与上述步骤相反的步骤，将半导体晶片W从处理腔室111内搬出。
图2示意地放大表示本实施方式中的半导体晶片的截面构造。如图2(a)所示，在半导体晶片的最上层形成有图案化为规定图案的作为硬掩模的氧化硅膜301，在该氧化硅膜301的下侧形成有作为金属膜的钨(W)层302。另外，在钨(W)层302的下侧形成有由其它材料构成的基层膜(TiN膜)303。此外，图2中，左侧表示图案形成得密集的部分，右侧表示图案形成得稀疏的部分。
然后，从图2(a)所示的状态，将氧化硅膜301作为掩模，将钨(W)层302等离子体蚀刻成规定的图案，形成图2(b)所示的状态。此时，通过等离子体蚀刻，氧化硅膜301也被蚀刻，其剩余的厚度减少。
(实施例1)
作为实施例1，使用图1所示的等离子体蚀刻装置110，作为硅基板(半导体晶片)使用直径300mm的基板，隔着形成于其之上并图案化为规定图案的硬掩模(由氧化硅膜构成)，对形成于半导体晶片的钨(W)层进行等离子体蚀刻。等离子体蚀刻的条件如下所示，分别连续地反复实施四次第1工序与第2工序。此外，第四个(最后)的第2工序将蚀刻时间延长至26秒。
(第1工序)
处理腔室内压力：0.655Pa(5mTorr)以下
处理气体：O2/CF4/HBr＝35/30/30sccm
第1高频：频率100MHz、电力600W、脉冲周期10kHz、占空比50％
第2高频：频率13.56MHz、电力200W
处理时间：3秒钟
载置台温度：60℃
(第2工序)
处理腔室内压力：0.655Pa(5mTorr)以下
处理气体：O2/CF4＝35/50sccm
第1高频：频率100MHz、电力600W、脉冲周期10kHz、占空比50％
第2高频：频率13.56MHz、电力200W
处理时间：16秒钟
载置台温度：60℃
以电力600W、脉冲周期10kHz、占空比50％施加上述实施例中的第1高频。在此情况下，成为纵坐标为高频电力、横坐标为时间的图3(b)的图表所示的电力波形那样的电力的施加状态。而且，该情况下的有效电力如图3(a)的图表所示，与以电力300W连续施加高频电力的情况相同。
接着，作为比较例1，按照以下的等离子体蚀刻条件，与实施例1同样使用图1所示的等离子体蚀刻装置110，作为硅基板(半导体晶片)使用直径300mm的基板，隔着形成于其之上并图案化为规定图案的硬掩模(由氧化硅膜构成)，对形成于半导体晶片的钨(W)层进行等离子体蚀刻。
(比较例1)
处理腔室内压力：0.655Pa(5mTorr)以下
处理气体：O2/CF4＝20/25sccm
第1高频：频率100MHz、电力300W
第2高频：频率13.56MHz、电力250W
处理时间：70.3秒钟
载置台温度：60℃
下面，作为比较例2，除第1高频(频率100MHz)电力为600W以外，其余按照与上述比较例1同样的蚀刻条件进行等离子体蚀刻。
在上述比较例1、2中，具有在图案配置得密集的部分中，其蚀刻形状产生弓弯，在图案配置得稀疏的部分中，其蚀刻形状容易产生锥形的倾向。即，如图4(a)所示，在图案配置得密集的部分，显示钨层302的侧壁部被削掉，相邻的图案的间隔扩大的倾向。
此外，在图4中，A表示作为硬掩模的氧化硅膜301底部中与相邻的图案的间隔。另外，B表示钨层302中与相邻的图案的间隔(最大值)。另外，C表示钨层302底部中与相邻的图案的间隔。在此情况下，作为表示弓弯的程度的弓弯指数，能够使用B-A的值。
另外，如图4(b)所示，在图案配置得稀疏的部分，钨层302的侧壁部不垂直，倾斜地成为锥形状。在此情况下，根据图4中所示的锥形角F，能够评价其形状，该锥形角F越接近90度越为优选的形状。此外，图4所示的304表示堆积在钨层302的侧壁部的堆积物。在图案配置得稀疏的部分中，钨层302的被蚀刻量增多，因此，堆积物304的量也增多，其侧壁形状变成锥形状。
在此，在按比较例1、2的等离子体蚀刻条件进行了蚀刻的情况下，例如，通过增加氧气流量，能够增加堆积物的量，能够减少图案配置得密集的部分中的弓弯量。但是，在此情况下，图案配置得稀疏的部分中的堆积物也增加，所以，该部分中的锥形角变小，侧壁形状脱离垂直的状态。
测定上述实施例1以及比较例1、比较例2中的蚀刻选择比(用钨层302的蚀刻速度除以氧化硅膜301的蚀刻速度)、图案密集部分的弓弯指数和图案稀疏部分的锥形角，如下所示。
(实施例)
蚀刻选择比：1.6
弓弯指数：-0.1nm
锥形角：49度
(比较例1)
蚀刻选择比：1.0
弓弯指数：0.3nm
锥形角：34.7度
(比较例2)
蚀刻选择比：0.8
弓弯指数：8.8nm
锥形角：38.3度
如上所述，在实施例中，与比较例1、比较例2相比，能够确认在蚀刻选择比、弓弯指数、锥形角均良好的状态下进行等离子体蚀刻。此外，推测：如实施例那样，在使用脉冲状的高频电力的情况下蚀刻选择比提高的原因在于，在关闭高频电力时，离子主体的掩模的溅射量减少，另一方面，在关闭高频电力时，由于寿命长的氟自由基的作用，也能够对钨层进行蚀刻。此外，脉冲频率例如优选1kHz～100kHz的频率范围。另外，占空比优选20～70％左右的范围。
另外，在实施例中，交替地连续反复实施堆积物堆积的第1工序和堆积物不堆积的第2工序，由此，能够抑制在图案配置得密集的部分中的弓弯的产生，并且能够抑制在图案配置得稀疏的部分中的锥形角的减少。另外，如果考虑气体的切换时间，则这些第1工序、第2工序的时间优选为2秒以上，更优选为3秒以上。另外，在实施例中，使第1工序与第2工序的比例为3:16，但该比例优选为在第1工序中堆积的堆积物体在第2工序中被完全除去之前能够再次进行第1工序的定时，例如优选为1:3至1:8左右。
此外，本发明并不限于上述的实施方式和实施例，当然能够具有各种变形。例如，在实施例中，对从堆积物堆积的第1工序开始等离子体蚀刻的情况进行了说明，但也可以从第2工序开始等离子体蚀刻。
工业上的可利用性
本发明能够用于半导体装置的制造领域等。因此，具有工业上的可利用性。
附图标记说明
111……处理腔室；112……载置台；115……第1高频电源；117……第2高频电源；123……喷头；W……半导体晶片。

Claims (5)

1.一种等离子体蚀刻方法，其用于使用等离子体蚀刻装置隔着硬掩模对被处理基板的金属层进行蚀刻，
所述等离子体蚀刻装置包括：
收纳被处理基板的处理腔室；
配置于所述处理腔室内，用于载置所述被处理基板的下部电极；
配置于所述处理腔室内，与所述下部电极相对的上部电极；
对所述处理腔室内供给规定的蚀刻气体的蚀刻气体供给机构；和
对所述处理腔室内进行排气的排气机构，
所述等离子体蚀刻方法的特征在于：
连续交替地多次反复实施以下两个工序：
作为所述蚀刻气体，使用由O2气体、CF4气体和HBr气体的混合气体构成的第1蚀刻气体的第1工序；和
作为所述蚀刻气体，使用由O2和CF4气体的混合气体构成的第2蚀刻气体的第2工序，
并且，对所述下部电极施加第1频率的第1高频电力和比所述第1频率低的第2频率的第2高频电力，且脉冲状地施加所述第1高频电力。
2.如权利要求1所述的等离子体蚀刻方法，其特征在于：
所述金属层由钨层形成，所述硬掩模由氧化硅层形成。
3.如权利要求1或2所述的等离子体蚀刻方法，其特征在于：
所述第1频率为80MHz以上150MHz以下。
4.如权利要求1～3中任一项所述的等离子体蚀刻方法，其特征在于：
以1kHz～100kHz的脉冲频率脉冲状地施加所述第1高频电力。
5.一种等离子体蚀刻装置，其特征在于，包括：
收纳被处理基板的处理腔室；
配置于所述处理腔室内，用于载置所述被处理基板的下部电极；
配置于所述处理腔室内，与所述下部电极相对的上部电极；
对所述处理腔室内供给规定的蚀刻气体的蚀刻气体供给机构；
对所述处理腔室内进行排气的排气机构；
对所述下部电极施加第1频率的第1高频电力的第1高频电力供给机构；和
对所述下部电极施加比所述第1频率低的第2频率的第2高频电力的第2高频电力供给机构，
所述等离子体蚀刻装置具有控制部，该控制部进行控制使得：
连续交替地多次反复实施以下两个工序：
作为所述蚀刻气体，使用由O2气体、CF4气体和HBr气体的混合气体构成的第1蚀刻气体的第1工序；和
作为所述蚀刻气体，使用由O2和CF4气体的混合气体构成的第2蚀刻气体的第2工序，
并且，对所述下部电极脉冲状地施加所述第1高频电力，
所述等离子体蚀刻装置隔着硬掩模对所述被处理基板的金属层进行蚀刻。
CN201380005955.XA 2012-02-01 2013-01-31 等离子体蚀刻方法和等离子体蚀刻装置 Expired - Fee Related CN104067375B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2012019744 2012-02-01
JP2012-019744 2012-02-01
US201261596277P 2012-02-08 2012-02-08
US61/596,277 2012-02-08
PCT/JP2013/000524 WO2013114882A1 (ja) 2012-02-01 2013-01-31 プラズマエッチング方法及びプラズマエッチング装置

Publications (2)

Publication Number Publication Date
CN104067375A true CN104067375A (zh) 2014-09-24
CN104067375B CN104067375B (zh) 2016-05-11

Family

ID=48904926

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380005955.XA Expired - Fee Related CN104067375B (zh) 2012-02-01 2013-01-31 等离子体蚀刻方法和等离子体蚀刻装置

Country Status (6)

Country Link
US (1) US9209034B2 (zh)
JP (1) JP6027551B2 (zh)
KR (1) KR102046193B1 (zh)
CN (1) CN104067375B (zh)
TW (1) TWI556306B (zh)
WO (1) WO2013114882A1 (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6449674B2 (ja) * 2015-02-23 2019-01-09 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
KR102465801B1 (ko) * 2015-05-22 2022-11-14 주식회사 히타치하이테크 플라스마 처리 장치 및 그것을 이용한 플라스마 처리 방법
JP6928548B2 (ja) * 2017-12-27 2021-09-01 東京エレクトロン株式会社 エッチング方法
US10555412B2 (en) 2018-05-10 2020-02-04 Applied Materials, Inc. Method of controlling ion energy distribution using a pulse generator with a current-return output stage
US11476145B2 (en) 2018-11-20 2022-10-18 Applied Materials, Inc. Automatic ESC bias compensation when using pulsed DC bias
CN111211067A (zh) * 2018-11-22 2020-05-29 东泰高科装备科技有限公司 工艺腔室和半导体处理设备
CN113169026B (zh) 2019-01-22 2024-04-26 应用材料公司 用于控制脉冲电压波形的反馈回路
US11508554B2 (en) 2019-01-24 2022-11-22 Applied Materials, Inc. High voltage filter assembly
US11462389B2 (en) 2020-07-31 2022-10-04 Applied Materials, Inc. Pulsed-voltage hardware assembly for use in a plasma processing system
US20220051912A1 (en) * 2020-08-12 2022-02-17 Taiwan Semiconductor Manufacturing Company Limited Gas flow control during semiconductor fabrication
US11798790B2 (en) 2020-11-16 2023-10-24 Applied Materials, Inc. Apparatus and methods for controlling ion energy distribution
US11901157B2 (en) 2020-11-16 2024-02-13 Applied Materials, Inc. Apparatus and methods for controlling ion energy distribution
KR20220119358A (ko) * 2021-02-19 2022-08-29 주식회사 히타치하이테크 에칭 방법 및 에칭 장치
US11495470B1 (en) 2021-04-16 2022-11-08 Applied Materials, Inc. Method of enhancing etching selectivity using a pulsed plasma
US11791138B2 (en) 2021-05-12 2023-10-17 Applied Materials, Inc. Automatic electrostatic chuck bias compensation during plasma processing
US11948780B2 (en) 2021-05-12 2024-04-02 Applied Materials, Inc. Automatic electrostatic chuck bias compensation during plasma processing
US11967483B2 (en) 2021-06-02 2024-04-23 Applied Materials, Inc. Plasma excitation with ion energy control
US20220399185A1 (en) 2021-06-09 2022-12-15 Applied Materials, Inc. Plasma chamber and chamber component cleaning methods
US11810760B2 (en) 2021-06-16 2023-11-07 Applied Materials, Inc. Apparatus and method of ion current compensation
US11569066B2 (en) 2021-06-23 2023-01-31 Applied Materials, Inc. Pulsed voltage source for plasma processing applications
US11776788B2 (en) 2021-06-28 2023-10-03 Applied Materials, Inc. Pulsed voltage boost for substrate processing
US11476090B1 (en) 2021-08-24 2022-10-18 Applied Materials, Inc. Voltage pulse time-domain multiplexing
US11694876B2 (en) 2021-12-08 2023-07-04 Applied Materials, Inc. Apparatus and method for delivering a plurality of waveform signals during plasma processing
US11972924B2 (en) 2022-06-08 2024-04-30 Applied Materials, Inc. Pulsed voltage source for plasma processing applications

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08288255A (ja) * 1995-04-12 1996-11-01 Fujitsu Ltd 半導体装置の製造方法
CN101465283A (zh) * 2007-12-20 2009-06-24 东京毅力科创株式会社 等离子体处理装置以及等离子体处理方法
CN101903989A (zh) * 2007-12-21 2010-12-01 朗姆研究公司 硅结构的制造和带有形貌控制的深硅蚀刻

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09246245A (ja) * 1996-03-13 1997-09-19 Toshiba Corp 半導体装置の製造方法
JP4163857B2 (ja) * 1998-11-04 2008-10-08 サーフィス テクノロジー システムズ ピーエルシー 基板をエッチングするための方法と装置
JP2000173986A (ja) 1998-12-01 2000-06-23 Hitachi Ltd エッチング装置
US7183219B1 (en) 1998-12-28 2007-02-27 Tokyo Electron At Limited And Japan Science And Technology Corporation Method of plasma processing
JP3705977B2 (ja) * 1999-12-03 2005-10-12 松下電器産業株式会社 ゲート電極の形成方法
JP2001274141A (ja) * 2000-03-27 2001-10-05 Sony Corp 半導体装置の製造方法
JP4628032B2 (ja) * 2004-07-28 2011-02-09 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
JP2006270030A (ja) * 2005-02-28 2006-10-05 Tokyo Electron Ltd プラズマ処理方法、および後処理方法
US7629255B2 (en) * 2007-06-04 2009-12-08 Lam Research Corporation Method for reducing microloading in etching high aspect ratio structures
JP4956717B2 (ja) 2008-12-11 2012-06-20 東京エレクトロンＡｔ株式会社 プラズマ処理方法、エッチング方法、プラズマ処理装置およびエッチング装置
JP5221403B2 (ja) * 2009-01-26 2013-06-26 東京エレクトロン株式会社 プラズマエッチング方法、プラズマエッチング装置および記憶媒体
WO2012122064A1 (en) * 2011-03-04 2012-09-13 Tokyo Electron Limited Method of etching silicon nitride films

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08288255A (ja) * 1995-04-12 1996-11-01 Fujitsu Ltd 半導体装置の製造方法
CN101465283A (zh) * 2007-12-20 2009-06-24 东京毅力科创株式会社 等离子体处理装置以及等离子体处理方法
CN101903989A (zh) * 2007-12-21 2010-12-01 朗姆研究公司 硅结构的制造和带有形貌控制的深硅蚀刻

Also Published As

Publication number Publication date
CN104067375B (zh) 2016-05-11
TW201349340A (zh) 2013-12-01
KR20140119030A (ko) 2014-10-08
US20150024603A1 (en) 2015-01-22
KR102046193B1 (ko) 2019-11-18
JPWO2013114882A1 (ja) 2015-05-11
US9209034B2 (en) 2015-12-08
TWI556306B (zh) 2016-11-01
WO2013114882A1 (ja) 2013-08-08
JP6027551B2 (ja) 2016-11-16

Similar Documents

Publication Publication Date Title
CN104067375B (zh) 等离子体蚀刻方法和等离子体蚀刻装置
CN104025266B (zh) 等离子体处理装置
KR102575053B1 (ko) Rf 펄스 형상에 의한 이온 에너지 제어
US9396962B2 (en) Etching method
KR101847866B1 (ko) 다층막을 에칭하는 방법
US9230824B2 (en) Method of manufacturing semiconductor device
JP5631386B2 (ja) 高アスペクト比誘電体エッチングのための方法及び装置
CN104347521A (zh) 半导体器件的制造方法
CN101990353A (zh) 等离子处理装置和等离子处理方法
KR101835683B1 (ko) 다층막을 에칭하는 방법
CN101853767A (zh) 基板处理装置
JP2008243568A (ja) 基板のプラズマ処理装置及びプラズマ処理方法
KR20150066519A (ko) 플라즈마 에칭 방법
TWI656558B (zh) Cleaning method of plasma processing device and plasma processing device
CN102751156B (zh) 电感耦合等离子体处理装置
JP2020136338A (ja) プラズマ処理装置及びプラズマ処理方法
KR102208931B1 (ko) 에칭 방법
JP2012164766A (ja) エッチング装置
KR20210023699A (ko) 기판을 처리하는 방법, 디바이스 제조 방법, 및 플라즈마 처리 장치
KR102181419B1 (ko) 플라즈마 처리 방법 및 플라즈마 처리 장치
US20220351981A1 (en) Etching method, plasma processing apparatus, substrate processing system, and program
TW201812900A (zh) 電漿處理裝置及電漿處理方法
JP2018022899A (ja) プラズマ処理装置及びプラズマ処理方法
KR20140106487A (ko) 반전 비반전 전원 공급 구조를 갖는 용량 결합 플라즈마 챔버

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160511

CF01 Termination of patent right due to non-payment of annual fee