CN104052710A - 数字发射机的调制电路、数字发射机和信号调制方法 - Google Patents

数字发射机的调制电路、数字发射机和信号调制方法 Download PDF

Info

Publication number
CN104052710A
CN104052710A CN201410287141.6A CN201410287141A CN104052710A CN 104052710 A CN104052710 A CN 104052710A CN 201410287141 A CN201410287141 A CN 201410287141A CN 104052710 A CN104052710 A CN 104052710A
Authority
CN
China
Prior art keywords
signal
local oscillation
oscillation signal
digital
radiofrequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410287141.6A
Other languages
English (en)
Other versions
CN104052710B (zh
Inventor
汪吴峰
易岷
朱年勇
莫秉轩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN201410287141.6A priority Critical patent/CN104052710B/zh
Publication of CN104052710A publication Critical patent/CN104052710A/zh
Priority to US14/744,142 priority patent/US9444500B2/en
Priority to KR1020177000476A priority patent/KR20170016947A/ko
Priority to EP15812263.0A priority patent/EP3142315B1/en
Priority to JP2016575209A priority patent/JP6392378B2/ja
Priority to PCT/CN2015/082111 priority patent/WO2015196978A1/zh
Application granted granted Critical
Publication of CN104052710B publication Critical patent/CN104052710B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B1/0475—Circuits with means for limiting noise, interference or distortion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/36—Modulator circuits; Transmitter circuits
    • H04L27/365—Modulation using digital generation of the modulated carrier (not including modulation of a digitally generated carrier)
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/36—Modulator circuits; Transmitter circuits
    • H04L27/362—Modulation using more than one carrier, e.g. with quadrature carriers, separately amplitude modulated
    • H04L27/364—Arrangements for overcoming imperfections in the modulator, e.g. quadrature error or unbalanced I and Q levels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0331—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/20—Modulator circuits; Transmitter circuits
    • H04L27/2032—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner
    • H04L27/2092—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner with digital generation of the modulated carrier (does not include the modulation of a digitally generated carrier)
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Transmitters (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本发明涉及一种数字发射机的调制电路、数字发射机和信号调制方法。所述调制电路包括：第一同步电路和数字调制器；其中，第一同步电路包括第一同步单元和第二同步单元，分别对第一本振信号或第二本振信号进行相位延时后得到相应的延时信号，并利用所述延时信号对数字基带信号进行相位调整以生成第一调整信号、第二调整信号，使得第一调整信号的上升沿和下降沿分别落在第一本振信号的低电平区间内；并且第二调整信号的上升沿和下降沿分别落在第二本振信号的低电平区间内；数字调制器利用第一本振信号对第一调整信号进行调制，生成第一射频信号，以及利用第二本振信号对第二调整信号进行调制，生成第二射频信号。

Description

数字发射机的调制电路、数字发射机和信号调制方法
技术领域
本发明涉及无线通信技术领域，尤其涉及一种数字发射机的调制电路、数字发射机和信号调制方法。
背景技术
目前，比较主流的数字发射机分为数字正交发射机(Digital CartesianTransmitter，DCT)和数字极化发射机(Digital Polar Transmitter，DPT)，这两种数字发射机都包括可将数字基带信号调制为射频信号的数字调制器。
现有的数字调制器通常将数字基带信号(Baseband，BB)通过逻辑门(与门)与本振信号LO调制。如图1所示，要保证调制后的射频信号RF_data达到理想波形，则需要在数字基带信号BB和本振信号LO进入逻辑门前很好地控制数字基带信号BB和本振信号(local frequency，LO)的相位。数字基带信号BB和本振信号LO的边沿对齐之后再进行逻辑与操作，可得使得调制后的射频信号RF_data达到理想波形。
而事实上，在本振信号LO频率和数字基带信号BB的数据速率高达GHz(Gsamples/s)的情况下，再加上存在电压，温度以及工艺偏差的情况下，很难使得数字基带信号BB和本振信号LO边沿对齐。如图2所示，在数字基带信号BB和本振信号LO边沿未对齐的情况下进行逻辑与操作，会导致调制后的射频信号RF_data产生多余的高频谐波分量，并且引入了来自数字基带信号BB的相位噪声。
发明内容
有鉴于此，本发明实施例提供一种数字发射机的调制电路、数字发射机和信号调制方法，能够避免调制后的射频信号产生多余的高频谐波分量，并且可有效抑制来自数字基带信号的相位噪声。
第一方面，本发明实施例提供了一种数字发射机的调制电路，所述调制电路包括：第一同步电路和数字调制器；其中，所述第一同步电路包括：第一同步单元和第二同步单元；
所述第一同步单元用于分别接收第一数字基带信号和第一本振信号，对所述第一本振信号进行相位延时后得到第一延时信号，并利用所述第一延时信号对所述数字基带信号进行相位调整以生成第一调整信号，使得所述第一调整信号的上升沿和下降沿分别落在所述第一本振信号的低电平区间内；
所述第二同步单元用于分别接收所述第一数字基带信号和第二本振信号，对所述第二本振信号进行相位延时后得到第二延时信号，并利用所述第二延时信号对所述数字基带信号进行相位调整以生成第二调整信号，使得所述第二调整信号的上升沿和下降沿分别落在所述第二本振信号的低电平区间内；其中，所述第一本振信号和第二本振信号为差分信号，所述第一延时信号和所述第二延时信号的相位延时相同；
所述数字调制器用于分别利用所述第一本振信号对所述第一调整信号进行调制，生成第一射频信号，以及利用所述第二本振信号对所述第二调整信号进行调制，生成第二射频信号。
在第一种可能的实现方式中，所述第一同步单元包括：第一延时器和第一D触发器；
所述第一延时器用于对所述第一本振信号进行相位延时得到所述第一延时信号，并将所述第一延时信号作为第一时钟信号输入所述第一D触发器；
所述第一D触发器根据所述第一时钟信号的触发，对所述第一数字基带信号进行相位调整，输出所述第一调整信号；
所述第二同步单元包括：第二延时器和第二D触发器；
所述第二延时器用于对所述第二本振信号进行相位延时得到所述第二延时信号，并将所述第二延时信号作为第二时钟信号输入所述D触发器；
所述第二D触发器根据所述第二时钟信号的触发，对所述第一数字基带信号进行相位调整，输出所述第二调整信号。
结合第一方面或第一方面的第一种可能的实现方式，在第二种可能的实现方式中，所述数字调制器包括第一数字调制单元和第二数字调制单元；
所述第一数字调制单元用于接收所述第一本振信号和所述第一调整信号，对所述第一本振信号和所述第一调整信号进行逻辑与运算后输出所述第一射频信号；
所述第二数字调制单元用于接收所述第二本振信号和所述第二调整信号，对所述第二本振信号和所述第二调整信号进行逻辑与运算后输出所述第二射频信号。
在第三种可能的实现方式中，所述调制电路还包括：第二同步电路，所述第二同步电路包括：第三同步单元和第四同步单元；
所述第三同步单元用于分别接收第二数字基带信号和所述第一本振信号，对所述第一本振信号进行相位延时后得到第三延时信号，并利用所述第三延时信号对所述第二数字基带信号进行相位调整以生成第三调整信号，使得所述第三调整信号的上升沿和下降沿分别落在所述第一本振信号的低电平区间内；
所述第四同步单元用于分别接收所述第二数字基带信号和所述第二本振信号，对所述第二本振信号进行相位延时后得到第四延时信号，并利用所述第四延时信号对所述数字基带信号进行相位调整以生成第四调整信号，使得所述第四调整信号的上升沿和下降沿分别落在所述第二本振信号的低电平区间内；其中，所述第一数字基带信号和所述第二数字基带信号为差分信号，所述第三延时信号和所述第四延时信号的相位延时相同；
所述数字调制器还用于分别利用所述第一本振信号对所述第三调整信号进行调制，生成第三射频信号，以及利用所述第二本振信号对所述第四调整信号进行调制，生成第四射频信号；并对所述第一射频信号和所述第四射频信号进行叠加，得到第一射频输出信号，以及对所述第二射频信号和第三射频信号进行叠加，得到第二射频输出信号。
结合第一方面的第三种可能的实现方式，在第四种可能的实现方式中，
所述第三同步单元包括：第三延时器和第三D触发器；
所述第三延时器用于对所述第一本振信号进行相位延时得到第一延时信号，并将所述第一延时信号作为第三时钟信号输入所述第三D触发器；
所述第三D触发器用于根据所述第三时钟信号的触发，对所述第二数字基带信号进行相位调整，输出所述第三调整信号；
所述第四同步单元包括：第四延时器和第四D触发器；
所述第四延时器用于对所述第二本振信号进行相位延时得到第二延时信号，并将所述第二延时信号作为第四时钟信号输入所述第四D触发器；
所述第四D触发器用于根据所述第四时钟信号的触发，对所述第二数字基带信号进行相位调整，输出所述第四调整信号。
结合第一方面的第三种、第四种可能的实现方式，在第五种可能的实现方式中，所述数字调制器包括第三数字调制单元和第四数字调制单元；
所述第三数字调制单元包括第一与逻辑单元、第二与逻辑单元和第一或逻辑单元；所述第一与逻辑单元用于对输入的所述第一本振信号和所述第一调整信号进行逻辑与运算，生成所述第一射频信号；所述第二与逻辑单元用于对输入的所述第二本振信号和所述第四调整信号进行逻辑与运算，生成所述第四射频信号；所述第一或逻辑单元用于对所述第一射频信号和所述第四射频信号进行逻辑或运算，输出所述第一射频输出信号；
所述第四数字调制单元包括第三与逻辑单元、第四与逻辑单元和第二或逻辑单元；所述第三与逻辑单元用于对输入的所述第一本振信号和所述第三调整信号进行逻辑与运算，生成所述第二射频信号；所述第四与逻辑单元用于对输入的所述第二本振信号和所述第二调整信号进行逻辑与运算，生成所述第三射频信号；所述第二或逻辑单元用于对所述第二射频信号和所述第三射频信号进行逻辑或运算，输出所述第二射频输出信号。
结合第一方面的第一种、第四种可能的实现方式，在第六种可能的实现方式中，任一所述D触发器均为时钟信号上升沿触发的D触发器。
第二方面，本发明实施例提供了一种数字发射机，包括：
幅相分离模块，用于对输入的两路正交信号进行幅相分离，生成幅度调制AM信号和相位调制PM信号；
AM信号处理模块，用于对所述AM信号进行处理，生成数字基带信号；
数字锁相环，用于对所述PM信号进行调制，生成第一本振信号和第二本振信号；所述第一本振信号和第二本振信号为差分信号；
如上述第一方面所述的数字发射机的调制电路，用于根据所述第一数字基带信号、所述第一本振信号和所述第二本振信号生成第一射频信号和第二射频信号；
数模转换电路，接收差分输入的所述第一射频信号和所述第二射频信号，将所述第一射频信号和所述第二射频信号转换为模拟信号输出。
第三方面，本发明实施例提供了一种数字发射机，包括：
第一数字信号处理器，用于接收差分输入的第一输入信号，并生成第一数字基带信号和第二数字基带信号；
第二数字信号处理器，用于接收差分输入的第二输入信号，并生成第三数字基带信号和第四数字基带信号；所述第一输入信号和所述第二输入信号为同相正交信号；
数字锁相环，用于产生相互正交的第一组本振信号和第二组本振信号，其中所述第一组本振信号中包括互为差分信号的第一本振信号和第二本振信号；所述第二组本振信号中包括互为差分信号的第三本振信号和第四本振信号；
第一调制电路，用于接收所述第一数字基带信号、所述第二数字基带信号、所述第一本振信号和所述第二本振信号；将所述第一本振信号进行相位延时后对所述第一数字基带信号进行相位调整生成第一调整信号，使得所述第一调整信号的上升沿和下降沿分别落在所述第一本振信号的低电平区间内；将所述第二本振信号进行相位延时后对所述第一数字基带信号进行相位调整生成第二调整信号，使得所述第二调整信号的上升沿和下降沿分别落在所述第二本振信号的低电平区间内；将所述第一本振信号进行相位延时后对所述第二数字基带信号进行相位调整生成第三调整信号，使得所述第三调整信号的上升沿和下降沿分别落在所述第一本振信号的低电平区间内；将所述第二本振信号进行相位延时后对所述第二数字基带信号进行相位调整生成第四调整信号，使得所述第四调整信号的上升沿和下降沿分别落在所述第二本振信号的低电平区间内；利用所述第一本振信号对所述第一调整信号进行调制，生成第一射频信号；利用所述第二本振信号对所述第二调整信号进行调制，生成第二射频信号；利用所述第一本振信号对所述第三调整信号进行调制，生成第三射频信号；利用所述第二本振信号对所述第四调整信号进行调制，生成第四射频信号；对所述第一射频信号和所述第四射频信号进行叠加，得到第一射频输出信号；以及对所述第二射频信号和第三射频信号进行叠加，得到第二射频输出信号；
第二调制电路，用于接收所述第三数字基带信号、所述第四数字基带信号、所述第三本振信号和所述第四本振信号；将所述第三本振信号进行相位延时后对所述第三数字基带信号进行相位调整生成第五调整信号，使得所述第五调整信号的上升沿和下降沿分别落在所述第三本振信号的低电平区间内；将所述第四本振信号进行相位延时后对所述第三数字基带信号进行相位调整生成第六调整信号，使得所述第六调整信号的上升沿和下降沿分别落在所述第四本振信号的低电平区间内；将所述第三本振信号进行相位延时后对所述第四数字基带信号进行相位调整生成第七调整信号，使得所述第七调整信号的上升沿和下降沿分别落在所述第三本振信号的低电平区间内；将所述第四本振信号进行相位延时后对所述第四数字基带信号进行相位调整生成第八调整信号，使得所述第八调整信号的上升沿和下降沿分别落在所述第四本振信号的低电平区间内；利用所述第三本振信号对所述第五调整信号进行调制，生成第五射频信号；利用所述第四本振信号对所述第六调整信号进行调制，生成第六射频信号；利用所述第三本振信号对所述第七调整信号进行调制，生成第七射频信号；利用所述第四本振信号对所述第八调整信号进行调制，生成第八射频信号；对所述第五射频信号和所述第八射频信号进行叠加，得到第三射频输出信号，以及对所述第六射频信号和第七射频信号进行叠加，得到第四射频输出信号；
第一射频数模转换器，将所述第一射频输出信号和所述第二射频输出信号转化为第一模拟信号输出；
第二射频数模转换器，将所述第三射频输出信号和所述第四射频输出信号转化为第二模拟信号输出。
第四方面，本发明实施例提供了一种信号调制方法，包括：
接收第一数字基带信号和第一本振信号，对所述第一本振信号进行相位延时后得到第一延时信号，并利用所述第一延时信号对所述数字基带信号进行相位调整以生成第一调整信号，使得所述第一调整信号的上升沿和下降沿分别落在所述第一本振信号的低电平区间内；
接收所述第一数字基带信号和第二本振信号，对所述第二本振信号进行相位延时后得到第二延时信号，并利用所述第二延时信号对所述数字基带信号进行相位调整以生成第二调整信号，使得所述第二调整信号的上升沿和下降沿分别落在所述第二本振信号的低电平区间内；其中，所述第一本振信号和所述第二本振信号为差分信号，所述第一延时信号和所述第二延时信号的相位延时相同；
利用所述第一本振信号对所述第一调整信号进行调制，生成第一射频信号，以及利用所述第二本振信号对所述第二调整信号进行调制，生成第二射频信号。
在第一种可能的实现方式中，所述方法还包括：
接收第二数字基带信号和所述第一本振信号，对所述第一本振信号进行相位延时后得到第三延时信号，并利用所述第三延时信号对所述第二数字基带信号进行相位调整以生成第三调整信号，使得所述第三调整信号的上升沿和下降沿分别落在所述第一本振信号的低电平区间内；
接收所述第二数字基带信号和所述第二本振信号，对所述第二本振信号进行相位延时后得到第四延时信号，并利用所述第四延时信号对所述第二数字基带信号进行相位调整以生成第四调整信号，使得所述第四调整信号的上升沿和下降沿分别落在所述第二本振信号的低电平区间内；其中，所述第一数字基带信号和所述第二数字基带信号为差分信号，所述第三延时信号和所述第四延时信号的相位延时相同；
利用所述第一本振信号对所述第三调整信号进行调制，生成第三射频信号，以及利用所述第二本振信号对所述第四调整信号进行调制，生成第四射频信号；并对所述第一射频信号和所述第四射频信号进行叠加，得到第一射频输出信号，以及对所述第二射频信号和所述第三射频信号进行叠加，得到第二射频输出信号。
本发明实施例提供的数字发射机的调制电路，通过第一同步单元对第一本振信号进行相位延时后，调整第一数字基带信号的相位，以使生成的第一调整信号的上升沿和下降沿分别落在所述第一本振信号的低电平区间内；通过第二同步单元对第二本振信号进行相位延时后，调整第一数字基带信号的相位，以使生成的第二调整信号的上升沿和下降沿分别落在所述第二本振信号的低电平区间内；数字调制器再利用第一本振信号对第一调整信号进行调制，生成第一射频信号，利用第二本振信号对第二调整信号进行调制，生成第二射频信号。本发明提供的数字发射机的调制电路能够避免调制后的射频信号产生多余的高频谐波分量，并且可有效抑制来自数字基带信号的相位噪声。
附图说明
图1为现有数字调制器输入输出的理想波形示意图；
图2为现有数字调制器输入输出的实际波形示意图；
图3为本发明实施例一提供的一种发射机的结构示意框图；
图4为本发明实施例一提供的一种发射机的门级结构示意图；
图5为本发明实施例一提供的发射机的输入输出信号的波形示意图；
图6为本发明实施例二提供的另一种发射机的结构示意框图；
图7为本发明实施例二提供的另一种发射机的门级结构示意图；
图8为本发明实施例二提供的发射机的输入输出信号的波形示意图；
图9为本发明实施例三提供的一种数字发射机***的结构示意图；
图10为本发明实施例四提供的另一种数字发射机***的结构示意图；
图11为本发明实施例五提供的又一种数字发射机***的结构示意图；
图12为本发明实施例提供的信号调制方法流程图。
具体实施方式
为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述，显然，所描述的实施例仅仅是本发明一部份实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
下面以图3为例详细说明本发明实施例一提供的一种数字发射机的调制电路。图3为本发明实施例一提供的一种数字发射机的调制电路的结构示意图。如图3所示，本实施例提供的数字发射机的调制电路包括：第一同步电路110和数字调制器120。
第一同步电路110包括第一同步单元111和第二同步单元112。第一同步单元111的第一输入端用于接收数字基带信号BB，第一同步单元111的第二输入端用于接收第一本振信号LO+，第一同步单元111的输出端与数字调制器120的第一输入端相连。第二同步单元112的第一输入端用于接收数字基带信号BB，第二同步单元112的第二输入端用于接收第二本振信号LO-，第二同步单元112的输出端与数字调制器120的第二输入端相连。
数字调制器120的第三输入端用于接收第一本振信号LO+，数字调制器120的第四输入端用于接收第二本振信号LO-。
其中，第一本振信号LO+和第二本振信号LO-为差分信号。
具体的，第一同步单元111用于分别接收数字基带信号BB和第一本振信号LO+，对第一本振信号LO+进行相位延时后，调整数字基带信号BB的相位，以使第一同步单元111生成的第一调整信号BB1的上升沿和下降沿分别落在所述第一本振信号LO+的低电平区间内；
第二同步单元112用于分别接收数字基带信号BB和第二本振信号LO-，对第二本振信号LO-进行相位延时后，调整数字基带信号BB的相位，以使第二同步单元112生成的第二调整信号BB2的上升沿和下降沿分别落在所述第二本振信号LO-的低电平区间内。
数字调制器120用于接收第一调整信号BB1和第二调整信号BB2，利用第一本振信号LO+对第一调整信号BB1进行调制，输出第一射频信号LO+*BB1，利用第二本振信号LO-对第二调整信号BB2进行调制，输出第二射频信号LO-*BB2。
进一步地，如图4所示，第一同步单元111包括：第一D触发器DFF1和第一延时电路1111。第一延时电路1111接收第一本振信号LO+，对该第一本振信号LO+进行相位延时调整。第一D触发器DFF1的d输入端接收数字基带信号BB，第一D触发器DFF1的时钟输入端接收第一延时电路1111输出的第一本振信号LO+延时调整后的信号D_LO+，根据信号D_LO+的高电平触发第一D触发器DFF1的输出端输出第一调整信号BB1。
第二同步单元112包括：第二D触发器DFF2和第二延时电路1121。该第二延时电路1121用于接收第二本振信号LO-，对第二本振信号LO-进行延时调整。第二D触发器DFF2的d输入端用于接收数字基带信号BB，第二D触发器DFF2的时钟输入端用于接收第二延时电路1121输出的第二本振信号LO-延时调整后的信号D_LO-，根据信号D_LO-的高电平触发第二D触发器DFF2的输出端输出第二调整信号BB2。
上述第一延时电路1111和第二延时电路1121可以具体为一个延时器。
数字调制器120包括第一数字调制单元121和第二数字调制单元122；其中第一数字调制单元121用于接收所述第一本振信号LO+和第一调整信号BB1，对所述第一本振信号LO+和第一调整信号BB1进行逻辑与运算后输出所述第一射频信号LO+*BB1；第二数字调制单元122用于接收所述第二本振信号LO-和第二调整信号BB2，对所述第二本振信号LO-和第二调整信号BB2进行逻辑与运算后输出所述第二射频信号LO-*BB2。
第一数字调制单元121或第二数字调制单元122实现逻辑与运算的具体方式可以有很多，例如：可以分别由一个与门实现，或者可以由与非门和反相器单元来实现，其中反相器单元相当于数字电路中的非门，其可以为一个反相器，或，多个反相器组成的反相器链，再或者，还可以由或非门、异或门等基本的逻辑门通过组合来实现。本实施例中，第一数字调制单元121或第二数字调制单元122分别以与非门和一个反相器的实现方式为例进行具体说明。
第一数字调制单元121具体包括第一与非门NAND1和第一反相器NOT1，第二数字调制单元122具体包括第二与非门NAND2，和第二反相器NOT2。
第一与非门NAND1的第一接收端接收第一调整信号BB1，第一与非门NAND1的第二接收端用于接收第一本振信号LO+，第一与非门NAND1的输出端与第一反相器NOT1的输入端连接。第一与非门NAND1对输入的第一本振信号LO+和第一调整信号BB1进行与非运算，第一反相器单元NOT1用于对第一本振信号LO+和第一调整信号BB1的与非运算结果进行反相运算，输出所述第一射频信号LO+*BB1，以实现利用第一本振信号LO+的低电平抑制所述第一调整信号BB1的相位噪声。
第二与非门NAND2的第一接收端用于接收第二调整信号BB2，第二与非门NAND2的第二接收端用于接收第二本振信号LO-，第二与非门NAND2的输出端与第二反相器NOT2的输入端连接，第二与非门NAND2对输入的第二本振信号LO-和第二调整信号BB2进行与非运算，第二反相器单元NOT2用于对所述第二本振信号LO-和第二调整信号BB2的与非运算结果进行反相运算后，输出第二射频信号LO-*BB2，以实现利用第二本振信号LO-的低电平抑制所述第二调整信号BB2的相位噪声。
第一同步单元111的第一D触发器DFF1的控制时钟是第一本振信号LO+经过延时电路1111延时之后得到的D_LO+，因此第一调整信号BB1的相位可以被灵活控制。第二同步单元112与第一同步单元111工作原理相同，因此第二调整信号BB2的相位同样可以被灵活控制。数字调制器120采用逻辑与非门和反相器连接实现，其中，反相器的个数视后级驱动能力而定。这样第一射频信号LO+*BB1和第二射频信号LO-*BB2的逻辑表达式可以表示为:
LO+*BB1＝(LO+)∩BB1      (式1)
LO-*BB2＝(LO-)∩BB2       (式2)
图5给出了图4中各个信号对应不同时刻的波形图。从图5中可以看出，数字基带信号BB通过同步单元110调整之后输出第一调整信号BB1和第二调整信号BB2，第一调整信号BB1和第二调整信号BB2与初始数字基带信号BB只是在相位延时上有不同，且第一调整信号BB1的上升沿和下降沿均落在第一本振信号LO+的低电平区间，第二调整信号BB2的上升沿和下降沿均落在第二本振信号LO-的低电平区间。然后在数字调制器120中将第一调整信号BB1和第二调整信号BB2分别对差分的第一本振信号LO+和第二本振信号LO-进行调制，便可得到不产生高频谐波分量的第一射频信号LO+*BB1和第二射频信号LO-*BB2。
对于占空比为50％的本振信号而言，第一本振信号LO+和第二本振信号LO-为低电平的区间时间为1/2信号周期，相对于传统的边沿-边沿对齐的同步处理方式来说，本实施例中提供的边沿-电平对齐方式的数字同步电路大大降低了输入信号的时序要求。例如对于2GHz的本振信号，半周期时间为250ps，那么同步电路输出的第一调整信号BB1和第二调整信号BB2的边沿可以在250ps的区间内抖动都不会影响最终输出的波形，因此只需要保证第一调整信号BB1的边沿落在第一本振信号LO+的低电平区间内，第二调整信号BB2的边沿落在第二本振信号LO-的低电平区间内，即可抑制来自数字基带信号的相位噪声。在现今亚微米CMOS(Complementary Metal-Oxide-Semiconductor，互补式金属氧化物半导体)工艺中，即便考虑到D触发器的延时、工艺不确定性、温度影响等，上述时序要求还是可以轻松达到，而且延时电路的引入可以灵活的控制对数字基带信号BB的相位延时。
本发明实施例一提供的数字发射机的调制电路中，通过第一本振信号LO+和第二本振信号LO-调整数字基带信号BB的相位，分别得到信号边沿落在第一本振信号LO+的低电平区间内的第一调整信号BB+和信号边沿落在第二本振信号LO-的低电平区间内的第二调整信号BB-，然后分别利用第一本振信号LO+对第一调整信号BB+进行调制，利用第二本振信号LO-对第二调整信号BB-进行调制，得到第一射频信号LO+*BB1和第二射频信号LO-*BB2。本发明提供的数字发射机的调制电路能够避免调制后的射频信号产生多余的高频谐波分量，并且可有效抑制来自数字基带信号的相位噪声。
下面以图6为例详细说明本发明实施例二提供的另一种数字发射机的调制电路。图6为本发明实施例二提供的一种差分输入的数字发射机的调制电路的结构示意图。如图6所示，该差分输入的数字发射机的调制电路包括：第一同步电路210，第二同步电路220和数字调制器230。
该第一同步电路210包括：第一同步单元211和第二同步单元212。第一同步单元211的第一输入端接收第一数字基带信号BB+，第一同步单元211的第二输入端接收第一本振信号LO+，第一同步单元211的输出端与数字调制器230的第一输入端相连。第二同步单元212的第一输入端接收第一数字基带信号BB+，第二同步单元212的第二输入端接收第二本振信号LO-，第二同步单元212的输出端与数字调制器230的第二输入端相连。
该第二同步电路220包括：第三同步单元221和第四同步单元222。第三同步单元221的第一输入端接收第二数字基带信号BB-，第三同步单元221的第二输入端接收第一本振信号LO+，第三同步单元221的输出端与数字调制器230的第三输入端相连。第四同步单元222的第一输入端接收第二数字基带信号BB-，第四同步单元222的第二输入端接收第二本振信号LO-，第四同步单元222的输出端与数字调制器230的第四输入端相连。
其中，第一数字基带信号BB+和第二数字基带信号BB-为差分信号，第一本振信号LO+和第二本振信号LO-为差分信号。
具体的，第一同步单元211接收第一数字基带信号BB+和第一本振信号LO+，对第一本振信号LO+进行相位延时调整后，调整第一数字基带信号BB+的相位，以使第一同步单元211输出的第一调整信号BB1+的边沿(上升沿和下降沿)均落在第一本振信号LO+的低电平区间内。
第二同步单元212接收第一数字基带信号BB+和第二本振信号LO-，对第二本振信号LO-进行相位延时调整后，调整第一数字基带信号BB+的相位，以使第二同步单元212输出的第二调整信号BB2+的边沿(上升沿和下降沿)均落在第二本振信号LO-的低电平区间内。
第三同步单元221接收第二数字基带信号BB-和第一本振信号LO+，对第一本振信号LO+进行相位延时调整后，调整第二数字基带信号BB-的相位，以使第三同步单元221输出的第三调整信号BB1-的边沿均落在第一本振信号LO+的低电平区间内。
第四同步单元222接收第二数字基带信号BB-和第二本振信号LO-，对第二本振信号LO-进行相位延时调整后，调整第二数字基带信号BB-的相位，以使第四同步单元222输出的第四调整信号BB2-的边沿均落在第二本振信号LO-的低电平区间内。
数字调制器230包括第三数字调制单元231和第四数字调制单元232。第三数字调制单元231对输入的第一调整信号BB1+、第一本振信号LO+、第四调整信号BB2-和第二本振信号LO-进行处理，生成第一射频输出信号RF_data+，第四数字调制单元232对输入的第二调整信号BB2+、第二本振信号LO-、第三调整信号BB1-和第一本振信号LO+进行处理，生成第二射频输出信号RF_data-。具体处理过程会在后面进行详述。
进一步地，如图7所示，第一同步单元211包括：第一D触发器DFF1和第一延时电路2111。第一延时电路2111接收第一本振信号LO+，对第一本振信号LO+进行相位延时调整。第一D触发器DFF1的d输入端接收第一数字基带信号BB+，第一D触发器DFF1的时钟输入端接收第一延时电路2111输出的第一本振信号LO+延时调整后的信号D_LO+，第一D触发器DFF1的输出端输出第一调整信号BB1+。
第二同步单元212包括：第二D触发器DFF2和第二延时电路2121。第二延时电路2121接收第二本振信号LO-，对第二本振信号LO-进行相位延时调整。第二D触发器DFF2的d输入端接收第一数字基带信号BB+，第二D触发器DFF2的时钟输入端接收第二延时电路2121输出的第二本振信号LO-延时调整后的信号D_LO-，第二D触发器DFF2的输出端输出第二调整信号BB2+。
第三同步单元221包括：第三D触发器DFF3和第三延时电路2211。第三延时电路2211接收第一本振信号LO+，对第一本振信号LO+进行相位延时调整。第三D触发器DFF3的d输入端接收第二数字基带信号BB-，第三D触发器DFF3的时钟输入端接收第三延时电路2211输出的第一本振信号LO+延时调整后的信号D_LO+，第三D触发器DFF3的输出端输出第三调整信号BB1-。
第四同步单元222包括：第四D触发器DFF4和第四延时电路2221。第四延时电路2221接收第二本振信号LO-，对第二本振信号LO-进行相位延时调整。第四D触发器DFF4的d输入端接收第二数字基带信号BB-，第四D触发器DFF4的时钟输入端用于接收第四延时电路2221输出的第二本振信号LO-延时调整后的信号D_LO-，第四D触发器DFF4的输出端输出第四调整信号BB2-。
在本实施例中，第三数字调制单元由第一与逻辑单元2311、第二与逻辑单元2312和第一或逻辑单元2313构成；第一与逻辑单元2311用于对输入的第一本振信号LO+和第一调整信号BB1+进行逻辑与运算，生成第一射频信号LO+*BB1+；第二与逻辑单元2312用于对输入的第二本振信号LO-和第四调整信号BB2-进行逻辑与运算，生成第四射频信号LO-*BB2-；第一或逻辑单元2313用于对所述第一射频信号LO+*BB1+和第四射频信号LO-*BB2-进行逻辑或运算，输出第一射频输出信号RF_data+；第四数字调制单元由第三与逻辑单元2321、第四与逻辑单元2322和第二或逻辑单元2323构成；第三与逻辑单元2321用于对输入的第一本振信号LO+和第三调整信号BB1-进行逻辑与运算，生成第二射频信号LO+*BB1-；第四与逻辑单元2322用于对输入的第二本振信号LO-和第二调整信号BB2+进行逻辑与运算，生成第三射频信号LO-*BB2+；第二或逻辑单元2323用于对所述第二射频信号LO+*BB1-和所述第三射频信号LO-*BB2+进行逻辑或运算，输出第二射频输出信号RF_data-。
上述各与逻辑单元2311、2312、2321、2322的具体实现方式可以有很多，分别可以由一个与门实现，或者可以由与非门和反相器单元等方式来实现，其中反相器单元相当于数字电路中的非门，其可以为一个反相器，或，多个反相器组成的反相器链，再或者，还可以由或非门、异或门等基本的逻辑门通过组合来实现。本实施例中，上述各与逻辑单元2311、2312、2321、2322分别以与非门和一个反相器的实现方式为例进行具体说明。
上述第一或逻辑单元2313或第二或逻辑单元2323，也可以由一个或门，或者可以由或非门和反相器单元等方式来实现，其中反相器单元相当于数字电路中的非门，其可以为一个反相器，或，多个反相器组成的反相器链，再或者，还可以由或非门、异或门等基本的逻辑门通过组合来实现。。本实施例中，第一或逻辑单元2313和第二或逻辑单元2323分别以或非门和一个反相器的实现方式为例进行具体说明。
第一与逻辑单元2311包括第一与非门NAND1和第一反相器NOT1，第二与逻辑单元2312包括第二与非门NAND2和第二反相器NOT2，第三与逻辑单元2321包括第三与非门NAND3和第三反相器NOT3，第四与逻辑单元2322包括第四与非门NAND4和第四反相器NOT4，第一或逻辑单元2313包括第一或非门NOR1和第五反相器NOT5，第二或逻辑单元2323包括第二或非门NOR2第六反相器NOT6，。第一与非门NAND1的第一接收端接收第一调整信号BB1+，第一与非门NAND1的第二接收端接收第一本振信号LO+，第一与非门NAND1的输出端与第一反相器NOT1的输入端连接，第一反相器NOT1的输出端输出第一射频信号LO+*BB1+，与第一或非门NOR1的第一输入端相连。第二与非门NAND2的第一接收端接收第二调整信号BB2+，第二与非门NAND2的第二接收端接收第二本振信号LO-，第二与非门NAND2的输出端与第二反相器NOT2的输入端连接，第二反相器NOT2的输出端输出第二射频信号LO-*BB2+,与第二或非门NOR2的第一输入端相连。第三与非门NAND3的第一接收端接收第三调整信号BB1-，第三与非门NAND3的第二接收端接收第一本振信号LO+，第三与非门NAND3的输出端与第三反相器NOT3的输入端连接，第三反相器NOT3的输出端输出第三射频信号LO+*BB1-，与第二或非门NOR2的第二输入端相连。第四与非门NAND4的第一接收端接收第四调整信号BB2-，第四与非门NAND4的第二接收端接收第二本振信号LO-，第四与非门NAND4的输出端与第四反相器NOT4的输入端连接，第四反相器NOT4的输出端输出第四射频信号LO-*BB2-，与第一或非门NOR1的第二输入端相连。第一或非门NOR1的输出端与第五反相器NOT5的输入端相连，由第五反相器NOT5的输出端输出第一射频输出信号RF_data+。第二或非门NOR2的输出端与第六反相器NOT6的输入端相连，由第六反相器NOT6的输出端输出第二射频输出信号RF_data-。
差分数字基带信号(即第一数字基带信号BB+和第二数字基带信号BB-)分别经过两个同步电路210和220进行相位调整之后，各自分成两路相位延时不同的数字基带信号:第一调整信号BB1+和第二调整信号BB2+，以及第三调整信号BB1-和第四调整信号BB2-。然后再经过数字调制器230将第一调整信号BB1+，第二调整信号BB2+，第三调整信号BB1-和第四调整信号BB2-分别与差分本振信号(即第一本振信号LO+或第二本振信号LO-)进行调制，最终生成差分射频输出信号(即第一射频输出信号RF_data+和第二射频输出信号RF_data-)，与前一实施例中的单端输入的发射机不相同的是，本实施例中的幅度差分输入的发射机采用了与非门、或非门和反相器连接来实现对差分信号的处理，差分射频输出信号(即第一射频输出信号RF_data+和第二射频输出信号RF_data-的逻辑表达式分别如下:
(RF_data+)＝((LO+)∩(BB1+))∪((LO-)∩(BB2-))       (式3)
(RF_data-)＝((LO-)∩(BB2+))∪((LO+)∩(BB1-))          (式4)
图8给出了图7中各个信号对应不同时刻的波形图。结合图8中可以看出，第一数字基带信号BB+通过第一同步电路210调整之后输出为第一调整信号BB1+和第二调整信号BB2+，第一调整信号BB1+和第二调整信号BB2+与第一数字基带信号BB+只是在相位延时上不同，且第一调整信号BB1+的边沿落在第一本振信号LO+的低电平区间内，第二调整信号BB2+的边沿落在第二本振信号LO-的低电平区间内。同样的，第二数字基带信号BB-通过第二同步电路220调整之后输出为第三调整信号BB1-和第四调整信号BB2-，第三调整信号BB1-和第四调整信号BB2-与第二数字基带信号BB-只是在相位延时上不同，且第三调整信号BB1-的边沿落在第一本振信号LO+的低电平区间内，第四调整信号BB2-的边沿落在第二本振信号LO-的低电平区间内。然后在数字调制器230中将第一调整信号BB1+，第二调整信号BB2+，第三调整信号BB1-，第四调整信号BB2-分别与差分本振信号LO(即第一本振信号LO+或第二本振信号LO-)进行调制，两两进行逻辑逻辑或运算后得到抑制了高频谐波分量的差分射频输出信号(即第一射频输出信号RF_data+和第二射频输出信号RF_data-)。
对于占空比为50％的本振信号而言，第一本振信号LO+和第二本振信号LO-为低电平的区间时间均为1/2信号周期，相对于传统的边沿-边沿对齐的同步处理方式来说，本实施例提供的边沿-电平对齐方式的数字同步电路大大降低了对于输入信号的时序要求。例如对于2GHz的本振信号，半周期时间为250ps，那么第一同步电路210输出的第一调整信号BB1+和第二调整信号BB2+，及第二同步电路220输出的第三调整信号BB1-和第四调整信号BB2-的边沿可以在250ps的区间内抖动都不会影响最终输出的波形，因此只需要保证每个调制信号的边沿都落在相应的本振信号的低电平区间内，即可抑制来自数字基带信号的相位噪声。在现今亚微米CMOS工艺中，即便考虑到D触发器的延时、工艺不确定性、温度影响等，上述时序要求还是可以轻松达到，而且还可通过延时电路灵活的控制对数字基带信号的相位延时。
本发明实施例二提供的数字发射机的调制电路，通过第一本振信号LO+和第二本振信号LO-调整差分输入的数字基带信号(即第一数字基带信号BB+和第二数字基带信号BB-)的相位，分别得到信号边沿落在第一本振信号LO+的低电平区间内的第一调整信号BB1+、信号边沿落在第二本振信号LO-的低电平区间内的第二调整信号BB2+，信号边沿落在第一本振信号LO+的低电平区间内的第三调整信号BB1-和信号边沿落在第二本振信号LO-的低电平区间内的第四调整信号BB2-，然后分别利用第一本振信号LO+对第一调整信号BB1+进行调制，利用第二本振信号LO-对第四调整信号BB2-进行调制，利用第二本振信号LO-对第二调整信号BB2+进行调制，利用第一本振信号LO+对第三调整信号BB1-进行调制，并对调制输出的射频信号两两进行逻辑或运算，得到差分射频输出信号(第一射频输出信号RF_data+和第二射频输出信号RF_data-)。本发明提供的数字发射机的调制电路能够避免调制后的射频信号产生多余的高频谐波分量，并且可有效抑制来自数字基带信号的相位噪声。
下面以图9为例详细说明本发明实施例三提供的一种数字发射机，图9为本发明实施例三提供的一种数字发射机的结构示意图。
如图9所示，该数字发射机包括：幅相分离模块310，AM(幅度调制)信号处理模块320，数字锁相环330，调制电路340和数模转换电路350。
其中，调制电路340为本发明实施例一中提供的调制电路。
数字基带正交信号IQ(同相-正交信号)经过幅相分离模块310进行幅相分离，其中，幅度调制信号AM进入AM信号处理模块320进行数字插值、升采样和数字滤波等处理后，转换为高速率的单端数字基带信号BB，相位调制信号PM经过数字锁相环330调制之后，以差分本振信号LO+和LO-的方式输出。单端数字基带信号BB和差分本振信号LO+和LO-经过调制电路340处理后生成射频信号LO+*BB1和LO-*BB2。数模转换电路350接收射频信号LO+*BB1和LO-*BB2，将射频信号LO+*BB1和LO-*BB2转换为模拟信号输出。
需要说明的是，上述数模转换电路350可以具体为数字功率放大器或者射频数模转换器。
应用本发明实施例提供的数字发射机，能够有效避免因数字基带信号和本振信号的相位问题而引入的高频谐波分量，并抑制了数字基带信号的噪声，使得数字调制器***的高次谐波抑制能力和带外噪声抑制能力都得到了提升。
下面以图10为例详细说明本发明实施例四提供的另一种数字发射机***，图10为本发明实施例四提供的另一种数字发射机***的结构示意图。
如图10所示，该数字发射机包括：幅相分离模块410，AM信号处理模块420，数字锁相环430，调制电路440和数模转换电路450。
其中，调制电路440为本发明实施例二中提供的调制电路。
数字基带正交信号IQ经过幅相分离模块410进行幅相分离，其中，幅度调制信号AM进入AM信号处理模块420进行数字插值、升采样和数字滤波等处理后，转换为高速率的差分数字基带信号BB+和BB-，相位调制信号PM经过数字锁相环430调制之后，以差分本振信号LO+和LO-的方式输出。差分数字基带信号BB+和BB-和差分本振信号LO+和LO-经过调制电路440处理后生成射频信号RF_data+和RF_data-。数模转换电路450接收射频信号RF_data+和RF_data-，将射频信号RF_data+和RF_data-转换为模拟信号输出。
需要说明的是，上述射模转换电路450可以具体为数字功率放大器或者射频数模转换器。
应用本发明实施例提供的数字发射机，能够有效避免因数字基带信号和本振信号的相位问题而引入的高频谐波分量，并抑制了数字基带信号的噪声，使得数字调制器***的高次谐波抑制能力和带外噪声抑制能力都得到了提升。
下面以图11为例详细说明本发明实施例五提供的又一种数字发射机，图11为本发明实施例五提供的又一种数字发射机的结构示意图。
如图11所示，该数字发射机包括：第一数字信号处理器510，第二数字信号处理器520，数字锁相环530，第一调制电路540，第二调制电路550，第一射频数模转换器560和第二射频数模转换器570。
其中，第一调制电路540和第二调制电路550分别为本发明实施例二中提供的调制电路。
第一数字信号处理器510，用于接收差分输入第一输入信号I+和I-，并生成第一数字基带信号BBI+和第二数字基带信号BBI-；
第二数字信号处理器520，用于接收差分输入的第二输入信号Q+和Q-，并生成第三数字基带信号BBQ+和第四数字基带信号BBQ-；所述第一输入信号和所述第二输入信号为同相正交信号；
数字锁相环530，用于产生相互正交的第一组本振信号和第二组本振信号，其中所述第一组本振信号中包括互为差分信号的第一本振信号LOI+和第二本振信号LOI-；所述第二组本振信号中包括互为差分信号的第三本振信号LOQ+和第四本振信号LOQ-；
第一调制电路540，用于接收所述第一数字基带信号BBI+、第二数字基带信号BBI-、第一本振信号LOI+和第二本振信号LOI-；将所述第一本振信号LOI+进行相位延时后对所述第一数字基带信号BBI+进行相位调整生成第一调整信号，使得所述第一调整信号的上升沿和下降沿分别落在所述第一本振信号LOI+的低电平区间内；将所述第二本振信号LOI-进行相位延时后对所述第一数字基带信号BBI+进行相位调整生成第二调整信号，使得所述第二调整信号的上升沿和下降沿分别落在所述第二本振信号LOI-的低电平区间内；将第一本振信号LOI+进行相位延时后对第二数字基带信号BBI-进行相位调整生成第三调整信号，使得所述第三调整信号的上升沿和下降沿分别落在所述第一本振信号LOI+的低电平区间内；将第二本振信号LOI-进行相位延时后对第二数字基带信号BBI-进行相位调整生成第四调整信号，使得所述第四调整信号的上升沿和下降沿分别落在所述第二本振信号LOI-的低电平区间内；利用所述第一本振信号LOI+对所述第一调整信号进行调制，生成第一射频信号；利用所述第二本振信号LOI-对所述第二调整信号进行调制，生成第二射频信号；利用所述第一本振信号LOI+对所述第三调整信号进行调制，生成第三射频信号；利用所述第二本振信号LOI-对所述第四调整信号进行调制，生成第四射频信号；对所述第一射频信号和所述第四射频信号进行叠加，得到第一射频输出信号I_RF_data+；以及对所述第二射频信号和第三射频信号进行叠加，得到第二射频输出信号I_RF_data-；
第二调制电路550，用于接收所述第三数字基带信号BBQ+、第四数字基带信号BBQ-、第三本振信号LOQ+和第四本振信号LOQ-；将所述第三本振信号LOQ+进行相位延时后对所述第三数字基带信号BBQ+进行相位调整生成第五调整信号，使得所述第五调整信号的上升沿和下降沿分别落在所述第三本振信号LOQ+的低电平区间内；将所述第四本振信号LOQ-进行相位延时后对所述第三数字基带信号BBQ+进行相位调整生成第六调整信号，使得所述第六调整信号的上升沿和下降沿分别落在所述第四本振信号LOQ-的低电平区间内；将所述第三本振信号LOQ+进行相位延时后对所述第四数字基带信号BBQ-进行相位调整生成第七调整信号，使得所述第七调整信号的上升沿和下降沿分别落在所述第三本振信号LOQ+的低电平区间内；将所述第四本振信号LOQ-进行相位延时后对所述第四数字基带信号BBQ-进行相位调整生成第八调整信号，使得所述第八调整信号的上升沿和下降沿分别落在所述第四本振信号LOQ-的低电平区间内；利用所述第三本振信号LOQ+对所述第五调整信号进行调制，生成第五射频信号；利用所述第四本振信号LOQ-对所述第六调整信号进行调制，生成第六射频信号；利用所述第三本振信号LOQ+对所述第七调整信号进行调制，生成第七射频信号；利用所述第四本振信号LOQ-对所述第八调整信号进行调制，生成第八射频信号；对所述第五射频信号和所述第八射频信号进行叠加，得到第三射频输出信号Q_RF_data+，以及对所述第六射频信号和第七射频信号进行叠加，得到第四射频输出信号Q_RF_data-；
第一射频数模转换器560，将所述第一射频输出信号I_RF_data-和第二射频输出信号I_RF_data-转化为第一模拟信号输出；
第二射频数模转换器570，将所述第三射频输出信号Q_RF_data+和第四射频输出信号I_RF_data-转化为第二模拟信号输出。应用本发明实施例提供的数字发射机，能够有效避免因数字基带信号和本振信号的相位问题而引入的高频谐波分量，并抑制了数字基带信号的噪声，使得数字调制器***的高次谐波抑制能力和带外噪声抑制能力都得到了提升。
相应的，本发明实施例还提供了一种信号调制方法，如图12所示，包括如下步骤：
步骤1210，接收第一数字基带信号和第一本振信号，对所述第一本振信号进行相位延时后得到第一延时信号，并利用所述第一延时信号对所述数字基带信号进行相位调整以生成第一调整信号，使得所述第一调整信号的上升沿和下降沿分别落在所述第一本振信号的低电平区间内；
步骤1220，接收所述第一数字基带信号和第二本振信号，对所述第二本振信号进行相位延时后得到第二延时信号，并利用所述第二延时信号对所述数字基带信号进行相位调整以生成第二调整信号，使得所述第二调整信号的上升沿和下降沿分别落在所述第二本振信号的低电平区间内；
其中，所述第一本振信号和第二本振信号为差分信号，所述第一延时信号和所述第二延时信号的相位延时相同；
步骤1230，利用所述第一本振信号对所述第一调整信号进行调制，生成第一射频信号，以及利用所述第二本振信号对所述第二调整信号进行调制，生成第二射频信号。
上述步骤1210和步骤1220可以如上述顺序执行，也可以同步执行，还可以是先执行步骤1220再执行步骤1210。
可选的，所述方法还包括：
步骤1240，接收第二数字基带信号和所述第一本振信号，对所述第一本振信号进行相位延时后得到第三延时信号，并利用所述第三延时信号对所述第二数字基带信号进行相位调整以生成第三调整信号，使得所述第三调整信号的上升沿和下降沿分别落在所述第一本振信号的低电平区间内；
步骤1250，接收所述第二数字基带信号和所述第二本振信号，对所述第二本振信号进行相位延时后得到第四延时信号，并利用所述第四延时信号对所述数字基带信号进行相位调整以生成的第四调整信号，使得所述第四调整信号的上升沿和下降沿分别落在所述第二本振信号的低电平区间内；
其中，所述第一数字基带信号和所述第二数字基带信号为差分信号，所述第三延时信号和所述第四延时信号的相位延时相同；
步骤1260，利用所述第一本振信号对所述第三调整信号进行调制，生成第三射频信号，以及利用所述第二本振信号对所述第四调整信号进行调制，生成第四射频信号；
上述步骤1240至步骤1260可以与步骤1210至步骤1230同时并行执行。
步骤1270，对所述第一射频信号和所述第四射频信号进行叠加，得到第一射频输出信号，以及对所述第二射频信号和第三射频信号进行叠加，得到第二射频输出信号。
本发明实施例提供的信号调制方法，能够有效避免因数字基带信号和本振信号的相位问题而引入的高频谐波分量，并抑制了数字基带信号的噪声，使得数字调制器***的高次谐波抑制能力和带外噪声抑制能力都得到了提升。
专业人员应该还可以进一步意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。
以上所述的具体实施方式，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施方式而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (11)

1.一种数字发射机的调制电路，其特征在于，所述调制电路包括：第一同步电路和数字调制器；其中，所述第一同步电路包括：第一同步单元和第二同步单元；
所述第一同步单元用于分别接收第一数字基带信号和第一本振信号，对所述第一本振信号进行相位延时后得到第一延时信号，并利用所述第一延时信号对所述数字基带信号进行相位调整以生成第一调整信号，使得所述第一调整信号的上升沿和下降沿分别落在所述第一本振信号的低电平区间内；
所述第二同步单元用于分别接收所述第一数字基带信号和第二本振信号，对所述第二本振信号进行相位延时后得到第二延时信号，并利用所述第二延时信号对所述数字基带信号进行相位调整以生成第二调整信号，使得所述第二调整信号的上升沿和下降沿分别落在所述第二本振信号的低电平区间内；其中，所述第一本振信号和第二本振信号为差分信号，所述第一延时信号和所述第二延时信号的相位延时相同；
所述数字调制器用于分别利用所述第一本振信号对所述第一调整信号进行调制，生成第一射频信号，以及利用所述第二本振信号对所述第二调整信号进行调制，生成第二射频信号。
2.根据权利要求1所述的调制电路，其特征在于，所述第一同步单元包括：第一延时器和第一D触发器；
所述第一延时器用于对所述第一本振信号进行相位延时得到所述第一延时信号，并将所述第一延时信号作为第一时钟信号输入所述第一D触发器；
所述第一D触发器根据所述第一时钟信号的触发，对所述第一数字基带信号进行相位调整，输出所述第一调整信号；
所述第二同步单元包括：第二延时器和第二D触发器；
所述第二延时器用于对所述第二本振信号进行相位延时得到所述第二延时信号，并将所述第二延时信号作为第二时钟信号输入所述D触发器；
所述第二D触发器根据所述第二时钟信号的触发，对所述第一数字基带信号进行相位调整，输出所述第二调整信号。
3.根据权利要求1或2所述的调制电路，其特征在于，所述数字调制器包括第一数字调制单元和第二数字调制单元；
所述第一数字调制单元用于接收所述第一本振信号和所述第一调整信号，对所述第一本振信号和所述第一调整信号进行逻辑与运算后输出所述第一射频信号；
所述第二数字调制单元用于接收所述第二本振信号和所述第二调整信号，对所述第二本振信号和所述第二调整信号进行逻辑与运算后输出所述第二射频信号。
4.根据权利要求1至3中任一项所述的调制电路，其特征在于，所述调制电路还包括：第二同步电路，所述第二同步电路包括：第三同步单元和第四同步单元；
所述第三同步单元用于分别接收第二数字基带信号和所述第一本振信号，对所述第一本振信号进行相位延时后得到第三延时信号，并利用所述第三延时信号对所述第二数字基带信号进行相位调整以生成第三调整信号，使得所述第三调整信号的上升沿和下降沿分别落在所述第一本振信号的低电平区间内；
所述第四同步单元用于分别接收所述第二数字基带信号和所述第二本振信号，对所述第二本振信号进行相位延时后得到第四延时信号，并利用所述第四延时信号对所述数字基带信号进行相位调整以生成第四调整信号，使得所述第四调整信号的上升沿和下降沿分别落在所述第二本振信号的低电平区间内；其中，所述第一数字基带信号和所述第二数字基带信号为差分信号，所述第三延时信号和所述第四延时信号的相位延时相同；
所述数字调制器还用于分别利用所述第一本振信号对所述第三调整信号进行调制，生成第三射频信号，以及利用所述第二本振信号对所述第四调整信号进行调制，生成第四射频信号；并对所述第一射频信号和所述第四射频信号进行叠加，得到第一射频输出信号，以及对所述第二射频信号和第三射频信号进行叠加，得到第二射频输出信号。
5.根据权利要求4所述的调制电路，其特征在于，
所述第三同步单元包括：第三延时器和第三D触发器；
所述第三延时器用于对所述第一本振信号进行相位延时得到第一延时信号，并将所述第一延时信号作为第三时钟信号输入所述第三D触发器；
所述第三D触发器用于根据所述第三时钟信号的触发，对所述第二数字基带信号进行相位调整，输出所述第三调整信号；
所述第四同步单元包括：第四延时器和第四D触发器；
所述第四延时器用于对所述第二本振信号进行相位延时得到第二延时信号，并将所述第二延时信号作为第四时钟信号输入所述第四D触发器；
所述第四D触发器用于根据所述第四时钟信号的触发，对所述第二数字基带信号进行相位调整，输出所述第四调整信号。
6.根据权利要求4或5所述的调制电路，其特征在于，所述数字调制器包括第三数字调制单元和第四数字调制单元；
所述第三数字调制单元包括第一与逻辑单元、第二与逻辑单元和第一或逻辑单元；所述第一与逻辑单元用于对输入的所述第一本振信号和所述第一调整信号进行逻辑与运算，生成所述第一射频信号；所述第二与逻辑单元用于对输入的所述第二本振信号和所述第四调整信号进行逻辑与运算，生成所述第四射频信号；所述第一或逻辑单元用于对所述第一射频信号和所述第四射频信号进行逻辑或运算，输出所述第一射频输出信号；
所述第四数字调制单元包括第三与逻辑单元、第四与逻辑单元和第二或逻辑单元；所述第三与逻辑单元用于对输入的所述第一本振信号和所述第三调整信号进行逻辑与运算，生成所述第二射频信号；所述第四与逻辑单元用于对输入的所述第二本振信号和所述第二调整信号进行逻辑与运算，生成所述第三射频信号；所述第二或逻辑单元用于对所述第二射频信号和所述第三射频信号进行逻辑或运算，输出所述第二射频输出信号。
7.根据权利要求2或5所述的调制电路，其特征在于，任一所述D触发器均为时钟信号上升沿触发的D触发器。
8.一种数字发射机，其特征在于，所述数字发射机包括：
幅相分离模块，用于对输入的两路正交信号进行幅相分离，生成幅度调制AM信号和相位调制PM信号；
AM信号处理模块，用于对所述AM信号进行处理，生成数字基带信号；
数字锁相环，用于对所述PM信号进行调制，生成第一本振信号和第二本振信号；所述第一本振信号和第二本振信号为差分信号；
如权利要求1-7任一权项所述的数字发射机的调制电路，用于根据所述第一数字基带信号、所述第一本振信号和所述第二本振信号生成第一射频信号和第二射频信号；
数模转换电路，接收差分输入的所述第一射频信号和所述第二射频信号，将所述第一射频信号和所述第二射频信号转换为模拟信号输出。
9.一种数字发射机，其特征在于，所述数字发射机包括：
第一数字信号处理器，用于接收差分输入的第一输入信号，并生成第一数字基带信号和第二数字基带信号；
第二数字信号处理器，用于接收差分输入的第二输入信号，并生成第三数字基带信号和第四数字基带信号；所述第一输入信号和所述第二输入信号为同相正交信号；
数字锁相环，用于产生相互正交的第一组本振信号和第二组本振信号，其中所述第一组本振信号中包括互为差分信号的第一本振信号和第二本振信号；所述第二组本振信号中包括互为差分信号的第三本振信号和第四本振信号；
第一调制电路，用于接收所述第一数字基带信号、所述第二数字基带信号、所述第一本振信号和所述第二本振信号；将所述第一本振信号进行相位延时后对所述第一数字基带信号进行相位调整生成第一调整信号，使得所述第一调整信号的上升沿和下降沿分别落在所述第一本振信号的低电平区间内；将所述第二本振信号进行相位延时后对所述第一数字基带信号进行相位调整生成第二调整信号，使得所述第二调整信号的上升沿和下降沿分别落在所述第二本振信号的低电平区间内；将所述第一本振信号进行相位延时后对所述第二数字基带信号进行相位调整生成第三调整信号，使得所述第三调整信号的上升沿和下降沿分别落在所述第一本振信号的低电平区间内；将所述第二本振信号进行相位延时后对所述第二数字基带信号进行相位调整生成第四调整信号，使得所述第四调整信号的上升沿和下降沿分别落在所述第二本振信号的低电平区间内；利用所述第一本振信号对所述第一调整信号进行调制，生成第一射频信号；利用所述第二本振信号对所述第二调整信号进行调制，生成第二射频信号；利用所述第一本振信号对所述第三调整信号进行调制，生成第三射频信号；利用所述第二本振信号对所述第四调整信号进行调制，生成第四射频信号；对所述第一射频信号和所述第四射频信号进行叠加，得到第一射频输出信号；以及对所述第二射频信号和第三射频信号进行叠加，得到第二射频输出信号；
第二调制电路，用于接收所述第三数字基带信号、所述第四数字基带信号、所述第三本振信号和所述第四本振信号；将所述第三本振信号进行相位延时后对所述第三数字基带信号进行相位调整生成第五调整信号，使得所述第五调整信号的上升沿和下降沿分别落在所述第三本振信号的低电平区间内；将所述第四本振信号进行相位延时后对所述第三数字基带信号进行相位调整生成第六调整信号，使得所述第六调整信号的上升沿和下降沿分别落在所述第四本振信号的低电平区间内；将所述第三本振信号进行相位延时后对所述第四数字基带信号进行相位调整生成第七调整信号，使得所述第七调整信号的上升沿和下降沿分别落在所述第三本振信号的低电平区间内；将所述第四本振信号进行相位延时后对所述第四数字基带信号进行相位调整生成第八调整信号，使得所述第八调整信号的上升沿和下降沿分别落在所述第四本振信号的低电平区间内；利用所述第三本振信号对所述第五调整信号进行调制，生成第五射频信号；利用所述第四本振信号对所述第六调整信号进行调制，生成第六射频信号；利用所述第三本振信号对所述第七调整信号进行调制，生成第七射频信号；利用所述第四本振信号对所述第八调整信号进行调制，生成第八射频信号；对所述第五射频信号和所述第八射频信号进行叠加，得到第三射频输出信号，以及对所述第六射频信号和第七射频信号进行叠加，得到第四射频输出信号；
第一射频数模转换器，将所述第一射频输出信号和所述第二射频输出信号转化为第一模拟信号输出；
第二射频数模转换器，将所述第三射频输出信号和所述第四射频输出信号转化为第二模拟信号输出。
10.一种信号调制方法，其特征在于，所述方法包括：
接收第一数字基带信号和第一本振信号，对所述第一本振信号进行相位延时后得到第一延时信号，并利用所述第一延时信号对所述数字基带信号进行相位调整以生成第一调整信号，使得所述第一调整信号的上升沿和下降沿分别落在所述第一本振信号的低电平区间内；
接收所述第一数字基带信号和第二本振信号，对所述第二本振信号进行相位延时后得到第二延时信号，并利用所述第二延时信号对所述数字基带信号进行相位调整以生成第二调整信号，使得所述第二调整信号的上升沿和下降沿分别落在所述第二本振信号的低电平区间内；其中，所述第一本振信号和所述第二本振信号为差分信号，所述第一延时信号和所述第二延时信号的相位延时相同；
利用所述第一本振信号对所述第一调整信号进行调制，生成第一射频信号，以及利用所述第二本振信号对所述第二调整信号进行调制，生成第二射频信号。
11.根据权利要求10所述的方法，其特征在于，所述方法还包括：
接收第二数字基带信号和所述第一本振信号，对所述第一本振信号进行相位延时后得到第三延时信号，并利用所述第三延时信号对所述第二数字基带信号进行相位调整以生成第三调整信号，使得所述第三调整信号的上升沿和下降沿分别落在所述第一本振信号的低电平区间内；
接收所述第二数字基带信号和所述第二本振信号，对所述第二本振信号进行相位延时后得到第四延时信号，并利用所述第四延时信号对所述第二数字基带信号进行相位调整以生成第四调整信号，使得所述第四调整信号的上升沿和下降沿分别落在所述第二本振信号的低电平区间内；其中，所述第一数字基带信号和所述第二数字基带信号为差分信号，所述第三延时信号和所述第四延时信号的相位延时相同；
利用所述第一本振信号对所述第三调整信号进行调制，生成第三射频信号，以及利用所述第二本振信号对所述第四调整信号进行调制，生成第四射频信号；并对所述第一射频信号和所述第四射频信号进行叠加，得到第一射频输出信号，以及对所述第二射频信号和所述第三射频信号进行叠加，得到第二射频输出信号。
CN201410287141.6A 2014-06-24 2014-06-24 数字发射机的调制电路、数字发射机和信号调制方法 Active CN104052710B (zh)

Priority Applications (6)

Application Number Priority Date Filing Date Title
CN201410287141.6A CN104052710B (zh) 2014-06-24 2014-06-24 数字发射机的调制电路、数字发射机和信号调制方法
US14/744,142 US9444500B2 (en) 2014-06-24 2015-06-19 Modulation circuit of digital transmitter, digital transmitter, and signal modulation method
KR1020177000476A KR20170016947A (ko) 2014-06-24 2015-06-23 디지털 송신기의 변조 회로, 디지털 송신기 및 신호 변조 방법
EP15812263.0A EP3142315B1 (en) 2014-06-24 2015-06-23 Modulation circuit of digital transmitter, and digital transmitter
JP2016575209A JP6392378B2 (ja) 2014-06-24 2015-06-23 デジタル送信機の変調回路、デジタル送信機、及び信号変調方法
PCT/CN2015/082111 WO2015196978A1 (zh) 2014-06-24 2015-06-23 数字发射机的调制电路、数字发射机和信号调制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410287141.6A CN104052710B (zh) 2014-06-24 2014-06-24 数字发射机的调制电路、数字发射机和信号调制方法

Publications (2)

Publication Number Publication Date
CN104052710A true CN104052710A (zh) 2014-09-17
CN104052710B CN104052710B (zh) 2017-07-14

Family

ID=51505084

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410287141.6A Active CN104052710B (zh) 2014-06-24 2014-06-24 数字发射机的调制电路、数字发射机和信号调制方法

Country Status (6)

Country Link
US (1) US9444500B2 (zh)
EP (1) EP3142315B1 (zh)
JP (1) JP6392378B2 (zh)
KR (1) KR20170016947A (zh)
CN (1) CN104052710B (zh)
WO (1) WO2015196978A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015196978A1 (zh) * 2014-06-24 2015-12-30 华为技术有限公司 数字发射机的调制电路、数字发射机和信号调制方法
CN106341124A (zh) * 2015-07-09 2017-01-18 英飞凌科技股份有限公司 用于rf‑pwm调制器的相位延迟的间接测量的方法
CN106919964A (zh) * 2015-12-28 2017-07-04 中国科学院上海高等研究院 一种自适应移相网络的超高频射频识别读写器及方法
CN111543007A (zh) * 2018-04-13 2020-08-14 华为技术有限公司 一种信号衰减网络和无线信号接收机
CN112202446A (zh) * 2019-07-08 2021-01-08 北京三中科技有限公司 一种相位同步装置和方法
CN114640409A (zh) * 2022-02-24 2022-06-17 成都玖锦科技有限公司 一种接收机触发延时测量方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10861517B1 (en) * 2019-06-20 2020-12-08 Micron Technology, Inc. Systems and methods involving memory-side (NAND-side) write training to improve data valid windows
US10958412B1 (en) 2020-01-22 2021-03-23 Infineon Technologies Ag Communication using edge timing in a signal
CN111211737B (zh) * 2020-03-03 2024-05-31 芯原微电子(上海)股份有限公司 高谐波抑制比混频电路
KR20210145551A (ko) 2020-05-25 2021-12-02 삼성전자주식회사 디지털 rf 송신기 및 이를 포함하는 무선 통신 장치
KR102421478B1 (ko) * 2021-01-20 2022-07-14 연세대학교 산학협력단 변조 방법, 복조 방법 및 이들을 이용하는 변조 장치 및 복조 장치
US11368277B1 (en) 2021-04-21 2022-06-21 Apple Inc. Accurate sign change for radio frequency transmitters

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060038710A1 (en) * 2004-08-12 2006-02-23 Texas Instruments Incorporated Hybrid polar/cartesian digital modulator
CN1870614A (zh) * 2005-05-27 2006-11-29 华为技术有限公司 对基带数字信号进行预失真处理的通用装置
US20130259158A1 (en) * 2012-04-02 2013-10-03 Marvell World Trade Ltd. Very compact/linear software defined transmitter with digital modulator

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11355260A (ja) * 1998-06-11 1999-12-24 Hitachi Ltd 信号処理装置
WO2001090864A2 (en) * 2000-05-22 2001-11-29 Igor Anatolievich Abrosimov Timing control means for automatic compensation of timing uncertainties
SE516705C2 (sv) 2000-11-03 2002-02-12 Ericsson Telefon Ab L M Direkt digital amplitudmodulator
FI20011866A0 (fi) * 2001-09-21 2001-09-21 Nokia Corp Monituloinen vahvistin
US7424064B2 (en) 2003-11-20 2008-09-09 Nokia Corporation Polar transmitter with digital to RF converter
US8411788B2 (en) * 2005-11-18 2013-04-02 Qualcomm, Incorporated Digital transmitters for wireless communication
ATE527758T1 (de) 2008-03-10 2011-10-15 Nxp Bv Ausgangsstufe für einen digitalen hf-sender, verfahren zur herstellung eines hf- ausgangssignals in einem digitalen hf-sender und digitaler hf-sender
US7701307B2 (en) 2008-04-01 2010-04-20 Silicon Laboratories, Inc. System and method of changing a PWM power spectrum
US20090253398A1 (en) 2008-04-04 2009-10-08 Sheehy Paul B Modulation and upconversion techniques
US8170507B2 (en) * 2008-10-29 2012-05-01 Texas Instruments Incorporated Predistortion methods and apparatus for transmitter linearization in a communication transceiver
KR101104143B1 (ko) 2008-11-24 2012-01-13 한국전자통신연구원 무선 통신 시스템에서 신호의 송신 장치 및 방법
CN104052710B (zh) 2014-06-24 2017-07-14 华为技术有限公司 数字发射机的调制电路、数字发射机和信号调制方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060038710A1 (en) * 2004-08-12 2006-02-23 Texas Instruments Incorporated Hybrid polar/cartesian digital modulator
CN1870614A (zh) * 2005-05-27 2006-11-29 华为技术有限公司 对基带数字信号进行预失真处理的通用装置
US20130259158A1 (en) * 2012-04-02 2013-10-03 Marvell World Trade Ltd. Very compact/linear software defined transmitter with digital modulator

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
CHAO LU，ET AL: ""A24.7dBm All-Digital RF Transmitter for Multimode Broadband Applications in 40nm CMOS"", 《2013 IEEE INTERNATIONAL SOLID-STATE CIRCUITS CONFERENCE》 *

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015196978A1 (zh) * 2014-06-24 2015-12-30 华为技术有限公司 数字发射机的调制电路、数字发射机和信号调制方法
US9444500B2 (en) 2014-06-24 2016-09-13 Huawei Technologies Co., Ltd. Modulation circuit of digital transmitter, digital transmitter, and signal modulation method
CN106341124A (zh) * 2015-07-09 2017-01-18 英飞凌科技股份有限公司 用于rf‑pwm调制器的相位延迟的间接测量的方法
CN106341124B (zh) * 2015-07-09 2019-05-28 英飞凌科技股份有限公司 用于rf-pwm调制器的相位延迟的间接测量的方法
DE102016212169B4 (de) 2015-07-09 2020-06-04 Infineon Technologies Ag Verfahren, verzögerungsmesssystem und schätzerschaltung für die indirekte messung der phasenverzögerung eines hf-pwm-modulators
CN106919964A (zh) * 2015-12-28 2017-07-04 中国科学院上海高等研究院 一种自适应移相网络的超高频射频识别读写器及方法
CN111543007A (zh) * 2018-04-13 2020-08-14 华为技术有限公司 一种信号衰减网络和无线信号接收机
CN112202446A (zh) * 2019-07-08 2021-01-08 北京三中科技有限公司 一种相位同步装置和方法
CN114640409A (zh) * 2022-02-24 2022-06-17 成都玖锦科技有限公司 一种接收机触发延时测量方法
CN114640409B (zh) * 2022-02-24 2024-01-26 成都玖锦科技有限公司 一种接收机触发延时测量方法

Also Published As

Publication number Publication date
WO2015196978A1 (zh) 2015-12-30
CN104052710B (zh) 2017-07-14
US20150372701A1 (en) 2015-12-24
JP6392378B2 (ja) 2018-09-19
US9444500B2 (en) 2016-09-13
KR20170016947A (ko) 2017-02-14
EP3142315A1 (en) 2017-03-15
EP3142315A4 (en) 2017-06-14
EP3142315B1 (en) 2018-08-15
JP2017527159A (ja) 2017-09-14

Similar Documents

Publication Publication Date Title
CN104052710A (zh) 数字发射机的调制电路、数字发射机和信号调制方法
CN103427835B (zh) 频率调制器
CN102843134B (zh) 具有自动时钟对准的数字pll
TWI652902B (zh) 正交時脈發生裝置和通訊系統發送器
KR102577232B1 (ko) 하이브리드 클럭 데이터 복원 회로 및 수신기
US9172329B2 (en) Harmonic suppression in switching amplifiers
US11245387B2 (en) System and method for improved RF pulse width modulation
JP2017508319A (ja) 遅延ロック・ループを使用した局部発振器信号生成
US20140072077A1 (en) Transmitter
US20110051838A1 (en) Driving a mixer with a differential lo signal having at least three signal levels
EP3350928B1 (en) High-speed programmable clock divider
US9077573B2 (en) Very compact/linear software defined transmitter with digital modulator
CN201813398U (zh) 用于实现二进制移频键控调制的数字电路
CN202261236U (zh) 一种锁相环型频率合成器及可编程射频程控分频器
US9564904B2 (en) Asynchronous high-speed programmable divider
CN105703714A (zh) 一种数字上变频器
Sotiriadis et al. Single-bit all digital frequency synthesis with homodyne sigma-delta modulation for Internet of Things applications
CN104202046A (zh) 增强杂散抑制的捷变频频率合成器
CN117674835A (zh) 一种全数字锁相环电路及其调频方法、频率合成器
US9319076B2 (en) Modulation method for improving signal conversion gain and high-gain modulator thereof
CN103546408A (zh) 调制信号源
CN103840767A (zh) 分频器、分频方法及射频***

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant