CN104051332A - 封装器件及其制造方法 - Google Patents

封装器件及其制造方法 Download PDF

Info

Publication number
CN104051332A
CN104051332A CN201410088870.9A CN201410088870A CN104051332A CN 104051332 A CN104051332 A CN 104051332A CN 201410088870 A CN201410088870 A CN 201410088870A CN 104051332 A CN104051332 A CN 104051332A
Authority
CN
China
Prior art keywords
moulding material
ppi
substrate
scribe area
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410088870.9A
Other languages
English (en)
Other versions
CN104051332B (zh
Inventor
陈宪伟
于宗源
郑明达
吕文雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US14/180,192 external-priority patent/US9355906B2/en
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN104051332A publication Critical patent/CN104051332A/zh
Application granted granted Critical
Publication of CN104051332B publication Critical patent/CN104051332B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP

Landscapes

  • Dicing (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Abstract

本发明公开了用于半导体器件的封装器件及其制造方法。在一些实施例中，一种制造封装器件的方法包括：在衬底上方形成互连布线，以及在部分互连布线上方形成导电球。在导电球和衬底上方沉积模塑材料，以及从衬底的划线区域上方去除模塑材料的一部分。

Description

封装器件及其制造方法
相关申请的交叉引用
本申请要求于2013年03月12日提交的标题为“封装器件及其制造方法（Packaging Devices and Methods of Manufacture Thereof）”的美国临时专利申请第61/777,691号的优先权，其全部内容结合于此作为参考。
技术领域
本发明总体涉及半导体技术领域，更具体的，涉及封装器件及其制造方法。
背景技术
半导体器件用于各种电子应用中，诸如，个人计算机、手机、数码相机、和其他电子设备。通常通过在半导体衬底上方依次沉积绝缘或介电层、导电层、以及半导体层的材料，且使用光刻来图案化各个材料层以在其上形成电路部件和元件来制造半导体器件。通常在单个半导体晶圆上制造数十或数百个集成电路。通过沿着划线锯切集成电路来分割单个管芯。然后，以例如多芯片模块或其他类型封装的方式来单独封装单个管芯。
半导体工业通过不断减小最小部件的尺寸而不断提高各个电子部件（例如，晶体管、二极管、电阻器、电容器等）的集成度，从而实现了将更多部件集成到指定区域内。在一些应用中，与之前的封装件相比，这些更小的电子部件（诸如集成电路管芯）也需要利用更小面积的更小的封装件。
已经开发出的半导体器件的一种更小类型的封装件是晶圆级封装件（WLP），其中的集成电路封装在封装件中，该封装件通常包括重分布层（RDL）或后钝化互连件（PPI），该后钝化互连件（PPI）用于封装件的接触焊盘的扇出布线，从而使得可以在比集成电路的接触焊盘更大的间距上制造电连接件。例如，WLP经常用于封装要求高速度、高密度和更多引脚数的集成电路（IC）。
发明内容
为了解决现有技术中存在的问题，根据本发明的一个方面，提供了一种制造封装器件的方法，所述方法包括：在衬底上方形成互连布线；在部分所述互连布线上方形成多个导电球；在所述多个导电球和所述衬底上方沉积模塑材料；以及从所述衬底的划线区域上方去除所述模塑材料的一部分。
在上述方法中，其中，去除所述模塑材料的一部分包括：从所述衬底的划线区域上方去除全部所述模塑材料。
在上述方法中，其中，所述衬底包括邻近所述划线区域的密封环区域，并且去除所述模塑材料的一部分还包括：从所述衬底的密封环区域上方去除所述模塑材料。
在上述方法中，其中，去除所述模塑材料的一部分还包括：从所述衬底的集成电路区域上方去除所述模塑材料。
在上述方法中，其中，去除所述模塑材料的一部分包括：去除所述模塑材料的第一部分，其中，所述方法还包括：从所述多个导电球上方去除所述模塑材料的第二部分，所述第一部分大于所述第二部分。
在上述方法中，其中，去除所述模塑材料的一部分包括：使用光刻工艺、激光工艺、或包括在其上形成有多个向下延伸的构件的模塑夹具。
在上述方法中，其中，去除所述模塑材料的一部分包括：使用光刻工艺、激光工艺、或包括在其上形成有多个向下延伸的构件的模塑夹具；去除所述模塑材料的一部分包括：使用所述模塑夹具，其中，所述模塑夹具的向下延伸的构件包括锥形侧壁或基本上笔直的侧壁。
在上述方法中，其中，去除所述模塑材料的一部分包括：使用光刻工艺、激光工艺、或包括在其上形成有多个向下延伸的构件的模塑；去除所述模塑材料的一部分包括：使用所述模塑夹具，其中，在从所述衬底的划线区域上方去除所述模塑材料的一部分之前，所述模塑夹具的向下延伸的构件包括约30μm或更小的宽度和约为所述模塑材料的厚度的30%至70%的高度。
根据本发明的另一个方面，提供了一种制造封装器件的方法，所述方法包括：在衬底上方形成多个接触焊盘，所述衬底包括多个密封环区域和多个划线区域；在所述衬底上方和所述多个接触焊盘的每个的第一部分上方形成钝化层，而露出所述多个接触焊盘的每个的第二部分；在所述钝化层上方形成多条后钝化互连（PPI）线，其中，所述多条PPI线的每条连接至所述多个接触焊盘的一个的第二部分；在所述钝化层上方形成多个PPI焊盘，其中，所述多个PPI焊盘的每个连接至所述多条PPI线的一个；连接所述多个PPI焊盘的每个上方的导电球；在多个所述导电球、所述多条PPI线和所述钝化层上方沉积模塑材料；固化所述模塑材料；从所述多个密封环区域和所述多个划线区域的部分上方去除所述模塑材料的第一部分；从多个所述导电球上方去除所述模塑材料的第二部分，所述模塑材料的第一部分大于所述第二部分；以及沿着所述多个划线区域分割所述衬底。
在上述方法中，其中，从所述导电球上方去除所述模塑材料的第二部分包括等离子体处理工艺。
在上述方法中，其中，从所述多个密封环区域和所述多个划线区域的部分上方去除所述模塑材料的第一部分包括：从所述多个密封环区域和所述多个划线区域的拐角上方去除所述模塑材料的第一部分。
在上述方法中，其中，从所述多个密封环区域和所述多个划线区域的部分上方去除所述模塑材料的第一部分包括：从所述多个密封环区域和所述多个划线区域的拐角上方去除所述模塑材料的第一部分；所述衬底包括多个封装器件，其中，所述多个封装器件的每个包括长度和宽度，并且去除所述模塑材料的第一部分包括：从所述多个密封环区域和所述多个划线区域的拐角上方去除一定量的所述模塑材料，去除的所述模塑材料的宽度大于或等于所述多个封装器件的每个的约长度的1/40或宽度的1/40。
在上述方法中，其中，从所述多个密封环区域和所述多个划线区域的部分上方去除所述模塑材料的第一部分包括：从所述多个密封环区域和所述多个划线区域的整体长度上方去除所述模塑材料的第一部分。
在上述方法中，其中，从所述多个密封环区域和所述多个划线区域的部分上方去除所述模塑材料的第一部分包括：去除包括大于或等于约（所述多个划线区域中的一个的宽度+所述密封环区域的一个的宽度）*2的宽度的一定量所述模塑材料，或者，其中，从所述多个密封环区域和所述多个划线区域的部分上方去除所述模塑材料的第一部分包括：去除一定量的所述模塑材料，去除的所述模塑材料的宽度小于所述多个划线区域的一个的宽度。
在上述方法中，其中，从所述多个密封环区域和所述多个划线区域的部分上方去除所述模塑材料的第一部分包括：制造具有迹线的所述模塑材料。
在上述方法中，其中，沿着所述多个划线区域分割所述衬底包括形成多个所述封装器件。
在上述方法中，其中，分割所述衬底包括使用机械锯切或激光锯切。
根据本发明的又个一方面，提供了一种封装器件，包括：多个接触焊盘，设置在衬底上方，所述衬底包括邻近所述衬底的周界设置的密封环区域；钝化层，设置在所述衬底上方和所述多个接触焊盘的第一部分上方；多条后钝化互连（PPI）线，设置在所述钝化层上方，其中，所述多条PPI线的每条连接至所述多个接触焊盘的一个的第二部分；多个PPI焊盘，设置在所述钝化层上方，其中，所述多个PPI焊盘的每个连接至所述多条PPI线的一条；导电球，连接至所述多个PPI焊盘的每个；以及模塑材料，设置在所述导电球之间、所述PPI线上方和所述钝化层上方，其中，所述模塑材料包括位于所述密封环区域上方的第一厚度和邻近所述导电球的第二厚度，所述第二厚度大于所述第一厚度。
在上述封装器件中，其中，所述模塑材料包括位于所述衬底的集成电路区域上方的第一厚度。
在上述封装器件中，其中，所述导电球延伸到所述模塑材料的表面之外的距离为约80μm至约120μm。
附图说明
为了更好地理解本发明及其优势，现在参考结合附图作出的下列描述，其中：
图1至图4是根据本发明的一些实施例示出了各个制造阶段的封装器件的一部分的截面图；
图5是根据一些实施例的封装器件的一部分的截面图；
图6是根据一些实施例的包括多个封装器件的晶圆的顶视图；
图7和图8是根据一些实施例的示出了封装器件的顶视图；
图9是根据一些实施例的封装器件的一部分的截面图；
图10和图11是根据一些实施例的示出了在包括多个封装器件的晶圆上方应用的模塑夹具的透视图；
图12是以图11中示出的A-A’线截取的模塑夹具的一部分的截面图；
图13是以图11中示出的B-B’线截取的模塑夹具的一部分的截面图；以及
图14是根据一些实施例示出的制造封装器件的方法的流程图。
除非另外表明，否则不同视图中相应的标号和符号通常代表相应的部件。绘制视图以清楚地示出实施例的相关方面，并且不必按比例绘制。
具体实施方式
下面详细论述了本发明一些实施例的制造和使用。然而，应该理解，本发明提供了在各种具体环境中可以实现的许多可应用的发明构思。所讨论的具体实施例仅仅是说明制造和使用本发明的示例性具体方式，并不用于限制本发明的范围。
本发明的一些实施例涉及用于半导体器件的封装器件及其制造方法。本文中将描述新型封装器件，其包括至少设置在封装器件的划线部分上方的削薄的模塑材料。在一些实施例中，在封装器件的密封环区域和集成电路区域中，模塑材料也是削薄的。削薄的模塑材料区域在封装器件的分割过程中提高了锯切精度且增大了组装成品率。
图1至图4是根据本发明的一些实施例示出了各个制造阶段的封装器件100的一部分的截面图。在一些实施例中，封装器件100包括WLP。首先参考图1，为了制造封装器件100，提供衬底102。例如，衬底102可以包括硅、其他类型的块状半导体材料或其他材料。衬底102可以包括形成在其上的一个或多个集成电路（未示出）。例如，在一些实施例中，衬底102包括多个集成电路区域。例如，根据集成电路的电子设计，集成电路区域可以包含有源和无源器件、导电层和介电层。
如图6中的顶视图所示，根据一些实施例，在衬底102的表面上形成多个封装器件100。当衬底102处于晶圆140形式时，在衬底102上方形成封装器件100。
再次参考图1，在一些实施例中，多个封装器件100的每个均包括设置在其周界周围的密封环区域116。密封环区域116包括设置在衬底102内的密封环117。如图1所示，在一些实施例中，密封环117的一部分也设置在衬底102的表面上方。衬底102包括设置在多个封装器件100的每个的密封环117的周界周围的划线区域118。例如，将密封环区域116设置为邻近划线区域118。将密封环区域116和划线区域118设置在衬底102上的每个封装器件100的边缘处。
在衬底102上方使用图案化和沉积工艺，从而在衬底102上方形成作为接触焊盘104的导电层。例如，接触焊盘104可以包括铝（Al）、铜（Cu）、锡（Sn）、镍（Ni）、金（Au）、银（Ag）、其他导电材料、或它们的多层或组合。例如，可以使用电镀或化学镀工艺形成接触焊盘104。在衬底102的表面上方形成多个接触焊盘104（未示出），并且接触焊盘104可以具有相同的尺寸或不同的尺寸。在一些实施例中，密封环117可以包括与接触焊盘104相同的材料，并且密封环117可以由与接触焊盘104相同的导电层形成。密封环117可以可选地包括其他材料。
可以在衬底102的表面上方和接触焊盘104及衬底102的顶面上方形成钝化层106以用于结构支撑和物理隔离。例如，钝化层106可以包括氮化硅（SiN）、二氧化硅（SiO2）、氮氧化硅（SiON）、聚酰亚胺（PI）、苯并环丁烯（BCB）、聚苯并恶唑（PBO）、其他绝缘材料、或它们的组合或多层。可以通过使用掩模限定的光刻胶蚀刻工艺来去除钝化层106的一部分，以在钝化层106中制造开口，从而暴露接触焊盘104的一部分，同时保留被覆盖的接触焊盘104的另一部分。
可以在钝化层106上沿钝化层106的轮廓形成聚合物层108，并且聚合物层108填充接触焊盘104上方的钝化层106的开口的一部分。聚合物层108不能完全填充接触焊盘104上方的钝化层106的开口；相反，可以图案化聚合物层108以形成开口，从而暴露出接触焊盘104的一部分，同时覆盖接触焊盘104的其他部分。聚合物层108的图案化可以包括光刻技术。聚合物层108可以由诸如环氧化物、聚酰亚胺、苯并环丁烯（BCB）、聚苯并恶唑（PBO）等的聚合物形成，但是也可以使用其他相对较软的，通常为有机物的介电材料。可以使用旋涂或其他常用的形成方法施加聚合物层108。例如，聚合物层108的厚度可以介于约5μm和约30μm之间。可选地，聚合物层108可以包括其他尺寸。
诸如金属的导电材料用于在聚合物层108上方形成沿聚合物层108的轮廓的互连布线110。在一些实施例中，互连布线110包括后钝化互连件。后钝化互连件（PPI）包括设置在聚合物层108上方的PPI线112和PPI焊盘114。在一些实施例中，例如，PPI线112和PPI焊盘114可以具有小于约30μm的厚度，并且可以包括约2μm至约10μm的厚度。例如，PPI线112和PPI焊盘114可以包括诸如Ti、Al、Ni、镍钒（NiV）、Cu、或它们的组合或多层的金属。例如，可以使用电镀、化学镀、溅射、化学汽相沉积方法，和/或光刻工艺形成PPI线112和PPI焊盘114。例如，PPI线112和PPI焊盘114可以包括使用Ti、TiW、Cr或其它材料的粘附层的单层或多层（例如，在示出的实施例中，PPI线112和PPI焊盘114包括两层）。可选地，PPI线112和PPI焊盘114可以包括其他材料和尺寸，并且可使用其他方法形成。例如，衬底102连接至多个PPI线112和PPI焊盘114，以形成PPI线112和PPI焊盘114的网络（未示出），该网络可电连接至衬底102的接触焊盘104。
在一些实施例中，可以在聚合物层108和接触焊盘104的暴露部分上方形成毯式涂覆的导电材料，并且使用光刻来图案化导电材料，例如，通过在导电材料上方形成光刻胶层（未示出），图案化光刻胶，并且在导电材料的蚀刻工艺期间将光刻胶用作蚀刻掩模，从而将导电材料形成为PPI线112和PPI焊盘114的期望的图案和形状。然后去除光刻胶层。在其他实施例中，在聚合物层108和接触焊盘104的暴露部分上方形成晶种层（也未示出），并且在晶种层上方形成光刻胶层。利用PPI线112和PPI焊盘114的期望的图案和形状来图案化光刻胶。然后穿过光刻胶中的图案将导电材料电镀到晶种层上。去除光刻胶，并且从聚合物层108上方去除晶种层。可选地，可以使用其他方法来形成PPI线112和PPI焊盘114。在一些实施例中，PPI线112和PPI焊盘114同时形成并且互为整体；例如，由导电材料的单件或同一层或多层形成PPI线112和PPI焊盘114。
视图中仅示出了一个PPI线112和PPI焊盘114；然而，也可以在封装器件100的表面上形成多个PPI线112和PPI焊盘114，并且多个PPI线112和PPI焊盘114用于使其与设置在衬底102上方的多个接触焊盘104电连接。例如，在一些实施例中，PPI线112和PPI焊盘114包括封装器件100的重分布层（RDL）、后钝化互连件、或其他互连布线结构。
PPI线112是在下面的接触焊盘104上方延伸的导线。PPI线112填充聚合物层108和钝化层106中的开口，并且PPI线112与接触焊盘104形成电连接。PPI线112接触PPI焊盘114。PPI线112可以具有较窄、较宽、或锥形的形状。PPI线112可以包括基本上恒定的厚度和宽度。PPI线112在PPI焊盘114处终止；因此，PPI线112和PPI焊盘114的主体可以形成为一个件。
在一些实施例中，可以对PPI线112和PPI焊盘114施加焊剂（未示出）以协助焊料的流动，使得随后形成的导电球120与PPI焊盘114良好地物理接触和电接触。例如，可以通过刷涂、喷涂、漏印版、或其他方法来施加焊剂。焊剂通常具有从焊料表面去除氧化物势垒的酸性成分，并且焊剂具有粘合特性以在使用封装器件100的封装工艺期间帮助防止集成电路在衬底102表面上的移动。
在PPI焊盘114上方形成导电球120。PPI焊盘114用于连接至导电球120，以通过PPI线112和PPI焊盘114的方式在接触焊盘104与导电球120之间形成连接。导电球120的直径可以大于PPI焊盘114的直径或宽度。
例如，导电球120包括共晶材料并且可以包括焊料凸块或焊球。本文中使用的词语“焊料”包括含铅焊料和无铅焊料，诸如用于含铅焊料的Pb-Sn组合物；包括InSb的无铅焊料；锡、银、和铜（“SAC”）组合物；和具有共同的熔点并在电子应用中形成导电焊料连接件的其他共晶材料。例如，对于无铅焊料而言，可以使用不同组分的SAC焊料，诸如SAC105（Sn98.5%，Ag1%，Cu0.5%），SAC305，和SAC405。在不使用银（Ag）的情况下，也可以由SnCu化合物形成诸如焊球的无铅导电球120。可选地，在不使用铜的情况下，无铅焊料连接件可以包括锡和银，Sn-Ag。如图7的顶视图所示，导电球120可以是形成为栅格的导电球120的阵列中的一个，其称为“球栅阵列”或“BGA”。导电球120可以可选地被布置为其他形状。例如，导电球120也可以包括非球形导电连接件
再次参考图1，在一些实施例中，使用焊球下落工艺附接导电球120。将导电球120安装到PPI焊盘114上，且使导电球120的共晶材料回流以将导电球120附接至PPI焊盘114。
接下来参考图2，随后，在一些实施例中，在PPI线112、PPI焊盘114、导电球120、和聚合物层108暴露部分上方形成和/或沉积模塑材料124。例如，模塑材料124包括模塑料并且可以包括环氧化物、有机聚合物、或添加有二氧化硅基填充物的聚合物。在一些实施例中，模塑材料124包括流体模塑料（LMC），当施加时流体模塑料（LMC）为凝胶型流体。可选地，模塑材料124可以包括其他绝缘材料。如图2所示，在施加模塑材料124之后，模塑材料124延伸到导电球120的顶面上方。
如图4所示，凹进模塑材料124的顶部，从而使导电球120的顶部暴露。也如图4所示，至少从划线区域118上方去除模塑材料124的一部分。在一些实施例中，相比于邻近导电球120的位置，从至少划线区域118上方去除更多的模塑材料124，这在下文中将进一步描述。
如图2所示，在施加或沉积模塑材料124之后，固化模塑材料124。在一些实施例中，在固化工艺期间，模塑材料124收缩，这使得模塑材料124部分凹进。例如，在一些实施例中，使用等离子体处理工艺或其他类型的工艺去除额外的模塑材料124，从导电球120处去除模塑材料124以暴露导电球120。
例如，在一些实施例中，使用光刻工艺、激光工艺，或者如图3所示的包括形成在其上的多个向下延伸的构件132的模塑夹具130，至少从划线区域118上方去除模塑材料124的一部分。可以可选地使用其他方法以从至少划线区域118上方去除部分模塑材料124。
例如，在光刻工艺中，在图2所示的模塑材料124上方形成光刻胶层（未示出），并且通过曝光以使光或能量从其上具有期望图案的光刻掩模反射或传输穿过其上具有期望图案的光刻掩模来图案化光刻胶层。显影光刻胶，并且灰化和/或蚀刻掉光刻胶的曝光（或未曝光的，取决于光刻胶是正性的还是负性的）部分，从而在模塑材料124上留下图案化的光刻胶。然后在蚀刻工艺期间，将光刻胶用作蚀刻掩模，同时蚀刻掉部分模塑材料124。例如，在一些实施例中，可以对蚀刻工艺定时以保留至少设置在划线区域118的顶面上方的预定量的模塑材料124。如图9中的截面图所示，在其他实施例中，可以至少从划线区域118处去除所有的模塑材料124。
再次参考图3，在模塑夹具130用于至少从划线区域118上方去除模塑材料124的实施例中，模塑夹具130包括形成在其上的多个向下延伸的构件132。构件132设置在模塑夹具130上，从而使得构件132安装在衬底102上的每个封装器件100的周界周围。例如，构件132包括如图3所示的锥形侧壁，或构件132可以包括如图3中虚拟件（例如，图中的虚线）所示的基本上垂直的侧壁。可选地，构件132可以包括其他形状。例如，在一些实施例中，模塑夹具130包括设计为包括向下延伸的构件132的定制的模塑夹具130。
在一些实施例中，模塑夹具130连接至衬底102或连接至放置在衬底102上的支持件，同时模塑材料124仍处于凝胶型流体状态。在其他实施例中，模塑夹具130连接至衬底102或连接至支持件，然后将模塑材料124施加至衬底102。向下延伸的构件132至少移走划线区域118中的模塑材料124，从而从划线区域118上方去除模塑材料124的一部分。例如，在一些实施例中，在用于模塑材料124的固化工艺期间和用于暴露导电球120的模塑材料124的等离子体处理工艺或其他工艺期间，可以保留模塑夹具130。如图4所示，在一些实施例中，导电球120延伸超过模塑材料124的表面的尺寸为d1，d1为约80μm至约120μm。可选地，尺寸d1可以包括其他值。
也如图4所示，在一些实施例中，也从衬底102的密封环区域116上方去除模塑材料124。根据一些实施例，区域134包括具有减小厚度的模塑材料124的区域。在图4中所示的实施例中，区域134设置在划线区域118上方，并且区域134也设置在密封环区域116上方。在其他实施例中，区域134仅设置在划线区域118上方，在视图中未示出。例如，区域134包括模塑材料124中的标记物，该标记物包括模塑材料124的顶视图中的迹线。
形成在模塑材料124内的区域134包括与图3所示的模塑夹具130的向下延伸的构件132基本上相同的形状。例如，在模塑夹具130具有锥形侧壁的实施例中，模塑材料124在区域134中具有锥形侧壁136。如图4中的虚线所示，在模塑夹具130具有基本上垂直侧壁的实施例中，模塑材料124在区域134中具有基本上垂直的侧壁138。
再次参考图2和图4，在一些实施例中，从划线区域118上方去除模塑材料124的第一部分，并且从导电球120上方去除模塑材料124的第二部分。第一部分大于第二部分。
图5是根据一些实施例的封装器件100一部分的截面图。示出了封装器件100的边缘。示出的密封环区域116具有设置在封装器件100的周界周围的两个密封环。在一些实施例中，设置在划线区域118及密封环区域116的一部分上方的保留的一些模塑材料124的尺寸为d2，其中，在一些实施例中，例如，尺寸d2为约30μm或更小。又例如，在其他实施例中，尺寸d2为约20μm或更小。可选地，尺寸d2可以包括其他值。
图6是根据一些实施例的包括多个封装器件100的晶圆140的顶视图。在一些实施例中，在顶视图中可见的水平和垂直方向中，模塑材料124中凹进的区域134包括沿着划线区域118（在一些实施例中也包括密封环区域116）的整个长度延伸的迹线。在顶视图中，包括迹线的凹进的区域134的宽度为w，例如，在一些实施例中，宽度w大于或等于约（划线区域的宽度+密封环区域宽度）*2。又另一个实例，在一些实施例中，每个凹进的区域134包括延伸到划线区域118和两个相邻的封装器件100的两个密封环区域116上方的迹线。如又一个实例，在一些实施例中，凹进的区域134的宽度可以比划线区域118的宽度更小，这取决于用于在模塑材料124中形成凹进的区域134的模塑夹具130的向下延伸的构件132的尺寸或长度（或其他器件或工艺）。
在完成用于封装器件100的制造工艺之后，沿划线118分割衬底102（未在图6中示出；参见图1至图4）以形成多个封装器件100。例如，可以使用机械锯切、激光锯切、或其他方法来分割衬底102。模塑材料124中凹进的区域134通过向用于实施分割的工具提供对准参考和向导而有利地提高了分割工艺的精度。
在一些实施例中，例如，划线区域118包括衬底102的牺牲部分，在分割工艺期间基本上或完全地去除该牺牲部分。因此，在一些实施例中，划线区域118不能保留在完成的封装器件100上。在其他实施例中，划线区域118部分保留在完成的封装器件100上。例如，也可以在分割工艺期间去除部分或全部的密封环区域116，或可以将部分或全部的密封环区域116保留在完成的封装器件100上。
图7和图8是根据一些实施例示出了封装器件100的顶视图。图7示出了一些实施例，其中，在划线区域118的拐角142中或划线区域118与密封环区域116的拐角142中形成模塑材料124中的凹进的区域134。在图7所示的实施例中，仅在拐角142中形成凹进的区域134：凹进的区域134并未沿着封装器件100的划线区域118、密封环区域116、或集成电路区域水平或垂直地延伸。在一些实施例中，从拐角142中去除的模塑材料124的宽度为尺寸d3（其为到达封装器件100边缘的距离），尺寸d3为约200μm或更小。在一些实施例中，封装器件100的宽度为尺寸d4，并且其长度为尺寸d5，其中，尺寸d4和d5介于约2mm至约20mm之间。可选地，尺寸d3、d4和d5可以包括其他值。例如，在一些实施例中，尺寸d3大于或等于约（1/40*d4或1/40*d5）。例如，可选地，相对于尺寸d4和d5，尺寸d3可以包括其他值。
图8示出了本发明的一些实施例，其中，如图7中所示的实施例的描述，在拐角142中的模塑材料124中形成凹进的区域134，并且也在沿着划线区域118水平或垂直地完全延伸的模塑材料124中形成凹进的区域134。在一些实施例中，也在沿着密封环区域116水平或垂直地完全延伸的模塑材料124中形成凹进的区域134。如图8所示，在其他实施例中，也在沿着集成电路区域144水平或垂直地完全延伸的模塑材料124中形成凹进的区域134。例如，在一些实施例中，水平或垂直地完全延伸的凹进的区域134的宽度为尺寸d6，其中，尺寸d6为约100μm或更小。可选地，尺寸d6可以包括其他值。
如图6中示出的晶圆140的顶视图中所示，在其他实施例中，位于封装器件100的拐角142中的模塑材料124是未削薄的。例如，在图6所示的实施例中，也可以削薄位于封装器件100的集成电路区域144上方的模塑材料124。
图9示出了根据一些实施例的封装器件100的一部分的截面图。从区域134中的衬底102的划线区域118和密封环区域116上方去除所有的模塑材料124。也如图9中虚线136’和138’所示，在一些实施例中，也可以从衬底102的集成电路区域144上方去除一些或全部的模塑材料124。例如，凹进的区域134可以包括邻近集成电路区域144的具有锥形侧壁136’的模塑材料124，或者区域134可以包括邻近集成电路区域144的具有基本上垂直侧壁138’的模塑材料124，这取决于用于在模塑材料124中形成凹进的区域134的模塑夹具130的向下延伸的构件132的形状（或其他器件或工艺）。图9中示出的集成电路区域144邻近密封环区域116；可选地，可以在不邻近密封环区域116或划线区域118的集成电路区域144中削薄模塑材料124，在图中未示出。
图10和图11是根据一些实施例示出了在包括多个封装器件100的晶圆140上方施加的模塑夹具130的透视图。如图10所示，将晶圆140放置在支持件150上。在图10中，示出的支持件150是圆形的；可选地，例如，支持件150可以包括其他的形状，诸如正方形、矩形或多边形。
如图11所示，将模塑夹具130放置在晶圆140上方。向下延伸的构件132具有设置在它们之间的窗口152，从而使得封装器件100的IC安装区域是穿过窗口152可见的。例如，在一些实施例中，在模塑材料124的固化和等离子体处理期间窗口152允许封装器件100保持暴露，并且也允许集成电路和/或印刷电路板（PCB）附接至封装器件100的导电球120，同时夹具130附接至晶圆140。在将集成电路或PCB安装在封装器件100上之后，沿着划线区域118分割晶圆140。例如，在其他实施例中，在未预先将集成电路或PCB安装在封装器件100上的情况下分割晶圆140。
模塑夹具130可以包括金属、聚合物基材料或其他材料。如图11所示，模塑夹具130可以是圆的，并且可以与晶圆的边缘周围完全吻合或可以通过夹具（未示出）附接至晶圆140和/或支持件150。模塑夹具130可以可选地包括其他形状，诸如正方形、矩形、多边形、或其他形状，并且模塑夹具130可以使用其他方法附接至晶圆140和/或支持件150。
图12是通过图11中所示的A-A’线截取模塑夹具130的一部分的截面图。向下延伸的构件132从模塑夹具130的主体154延伸，并具向下延伸的构件132的长度为尺寸d7，其中，在至少从衬底102的划线区域118上方去除部分模塑材料124（参见图2和图4）之前，尺寸d7为模塑材料124厚度的约30%至约70%。在一些实施例中，包括构件132的模塑夹具130的总厚度为尺寸d8，其中，尺寸d8为约250μm。图13是通过图11中示出的B-B’线截取模塑夹具130的一部分的截面图。例如，在一些实施例中，向下延伸的构件132的宽度为尺寸d9，其中，尺寸d9为约30μm或更小。可选地，尺寸d7、d8、和d9可以包括其他值。
图14是根据本发明的一些实施例示出的制造封装器件100的方法的流程图170。再次参考图1，在步骤172中，在衬底102上方形成互连布线110。在步骤174中，在部分互连布线110上方形成导电球120。在步骤176中，在导电球120和衬底102上方形成或沉积模塑材料124（也参见图2）。在步骤178中，从衬底102的划线区域118上方去除模塑材料124的一部分（参见图4）。
本发明的一些实施例包括制造封装器件100的方法。其他实施例包括使用本文所描述的方法制造的封装器件100。
本发明的一些实施例的优势包括：提供了在至少部分划线区域118上方的模塑材料124中具有凹槽的封装器件100，该凹槽为用于从衬底102分割封装件100的锯切、激光或其他器件提供了引导。模塑材料124中凹进的区域134通过为用来实施分割的工具提供对准参考和引导，从而有利地提高了管芯锯切工艺和分割工艺的精度，进一步提高了组装成品率。通过使用提供可靠性的超低成本晶圆级芯片尺寸封装（WLCSP）方案和制造工艺来形成封装器件100。
在划线区域118上方去除或削薄模塑材料124也实现了对封装器件100的破裂、分层、和/或出现空隙的检查。在生产线中可以自动地实施红外（IR）或其他类型的检查以通过削薄的模塑料124迅速地检查划线区域118处的封装器件100。例如，可以以约1至2秒/每个封装件100的速度实施这种检查。此外，去除或削薄划线区域118中的模塑材料124防止了在分割工艺期间划线区域118中的模塑材料124中的热吸收，特别是当激光锯切用于分割时，其预防了例如模塑材料124过热导致的可靠性问题。
此外，在制造工艺流程中，新型封装器件100的结构和设计是易于实施的。在不产生额外成本的情况下可以实施用于封装器件100的制造方法，并确保了鲁棒性的晶圆级封装方案。
根据本发明的一些实施例，一种制造封装器件的方法包括：在衬底上方形成互连布线，在部分互连布线上方形成多个导电球，以及在多个导电球和衬底上方沉积模塑材料。从衬底的划线区域上方去除模塑材料的一部分。
根据其他实施例，一种制造封装器件的方法包括：在衬底上方形成多个接触焊盘，衬底包括多个密封环区域和多个划线区域。在衬底上方和多个接触焊盘的每个的第一部分上方形成钝化层，而暴露多个接触焊盘的每个的第二部分。在钝化层上方形成多个PPI线，其中，多个PPI线的每个均连接至多个接触焊盘的一个的第二部分。在钝化层上方形成多个PPI焊盘，其中，多个PPI焊盘的每个连接至多个PPI线的一个。该方法包括：连接多个PPI焊盘的每个上方的导电球，并在多个导电球、多个PPI线和钝化层上方沉积模塑材料。固化模塑材料。从多个密封环区域和多个划线区域的部分上方去除模塑材料的第一部分。从多个导电球上方去除模塑材料的第二部分，模塑材料的第一部分大于第二部分。沿着多个划线区域分割衬底。
根据其他实施例，一种封装器件包括：设置在衬底上方的多个接触焊盘。衬底包括邻近衬底周界设置的密封环区域。钝化层设置在衬底上方和多个接触焊盘的第一部分上方。多个PPI线设置在钝化层上方，其中，多个PPI线的每个连接至多个接触焊盘的一个的第二部分。多个PPI焊盘设置在钝化层上方，其中，多个PPI焊盘的每个连接至多个PPI线的一个。导电球连接至多个PPI焊盘的每个。模塑材料设置在导电球之间、PPI线上方和钝化层上方。模塑材料包括位于密封环区域上方的第一厚度和邻近导电球的第二厚度，第二厚度大于第一厚度。
尽管已经详细地描述了本发明的实施例及其优势，但应该理解，在不背离所附权利要求所限定的本发明的精神和范围的情况下，可做出各种改变、替代和变化。例如，本领域普通技术人员将容易理解，在保持在本发明的范围内的情况下，可以改变本文描述的多个特征、功能、工艺和材料。此外，本申请的范围不旨在限于本说明书中所述的工艺、机器、制造、物质组成、工具、方法和步骤的具体实施例。本领域的技术人员将容易从本发明理解，根据本发明，可以利用现有的或今后将开发的、与本发明所述相应实施例执行基本相同的功能或者实现基本相同的结果的工艺、机器装置、制造、物质组成、工具、方法或步骤。因此，所附权利要求旨在将这些工艺、机器装置、制造、物质组成、工具、方法或步骤包括在它们的保护范围内。

Claims (10)

1.一种制造封装器件的方法，所述方法包括：
在衬底上方形成互连布线；
在部分所述互连布线上方形成多个导电球；
在所述多个导电球和所述衬底上方沉积模塑材料；以及
从所述衬底的划线区域上方去除所述模塑材料的一部分。
2.根据权利要求1所述的方法，其中，去除所述模塑材料的一部分包括：从所述衬底的划线区域上方去除全部所述模塑材料。
3.根据权利要求1所述的方法，其中，所述衬底包括邻近所述划线区域的密封环区域，并且去除所述模塑材料的一部分还包括：从所述衬底的密封环区域上方去除所述模塑材料。
4.根据权利要求1所述的方法，其中，去除所述模塑材料的一部分还包括：从所述衬底的集成电路区域上方去除所述模塑材料。
5.根据权利要求1所述的方法，其中，去除所述模塑材料的一部分包括：去除所述模塑材料的第一部分，其中，所述方法还包括：从所述多个导电球上方去除所述模塑材料的第二部分，所述第一部分大于所述第二部分。
6.根据权利要求1所述的方法，其中，去除所述模塑材料的一部分包括：使用光刻工艺、激光工艺、或包括在其上形成有多个向下延伸的构件的模塑夹具。
7.根据权利要求6所述的方法，其中，去除所述模塑材料的一部分包括：使用所述模塑夹具，其中，所述模塑夹具的向下延伸的构件包括锥形侧壁或基本上笔直的侧壁。
8.根据权利要求6所述的方法，其中，去除所述模塑材料的一部分包括：使用所述模塑夹具，其中，在从所述衬底的划线区域上方去除所述模塑材料的一部分之前，所述模塑夹具的向下延伸的构件包括约30μm或更小的宽度和约为所述模塑材料的厚度的30%至70%的高度。
9.一种制造封装器件的方法，所述方法包括：
在衬底上方形成多个接触焊盘，所述衬底包括多个密封环区域和多个划线区域；
在所述衬底上方和所述多个接触焊盘的每个的第一部分上方形成钝化层，而露出所述多个接触焊盘的每个的第二部分；
在所述钝化层上方形成多条后钝化互连（PPI）线，其中，所述多条PPI线的每条连接至所述多个接触焊盘的一个的第二部分；
在所述钝化层上方形成多个PPI焊盘，其中，所述多个PPI焊盘的每个连接至所述多条PPI线的一个；
连接所述多个PPI焊盘的每个上方的导电球；
在多个所述导电球、所述多条PPI线和所述钝化层上方沉积模塑材料；
固化所述模塑材料；
从所述多个密封环区域和所述多个划线区域的部分上方去除所述模塑材料的第一部分；
从多个所述导电球上方去除所述模塑材料的第二部分，所述模塑材料的第一部分大于所述第二部分；以及
沿着所述多个划线区域分割所述衬底。
10.一种封装器件，包括：
多个接触焊盘，设置在衬底上方，所述衬底包括邻近所述衬底的周界设置的密封环区域；
钝化层，设置在所述衬底上方和所述多个接触焊盘的第一部分上方；
多条后钝化互连（PPI）线，设置在所述钝化层上方，其中，所述多条PPI线的每条连接至所述多个接触焊盘的一个的第二部分；
多个PPI焊盘，设置在所述钝化层上方，其中，所述多个PPI焊盘的每个连接至所述多条PPI线的一条；
导电球，连接至所述多个PPI焊盘的每个；以及
模塑材料，设置在所述导电球之间、所述PPI线上方和所述钝化层上方，其中，所述模塑材料包括位于所述密封环区域上方的第一厚度和邻近所述导电球的第二厚度，所述第二厚度大于所述第一厚度。
CN201410088870.9A 2013-03-12 2014-03-11 封装器件及其制造方法 Active CN104051332B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201361777691P 2013-03-12 2013-03-12
US61/777,691 2013-03-12
US14/180,192 2014-02-13
US14/180,192 US9355906B2 (en) 2013-03-12 2014-02-13 Packaging devices and methods of manufacture thereof

Publications (2)

Publication Number Publication Date
CN104051332A true CN104051332A (zh) 2014-09-17
CN104051332B CN104051332B (zh) 2017-04-12

Family

ID=51504004

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410088870.9A Active CN104051332B (zh) 2013-03-12 2014-03-11 封装器件及其制造方法

Country Status (1)

Country Link
CN (1) CN104051332B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002110716A (ja) * 2000-09-29 2002-04-12 Kyocera Corp 半導体装置の製造方法
CN1738017A (zh) * 2004-08-17 2006-02-22 三星电子株式会社 半导体器件的电极结构及其制造方法
CN1258208C (zh) * 2003-02-14 2006-05-31 精工爱普生株式会社 半导体装置及其制造方法、半导体晶片、电路基板及电子机器
US20080290513A1 (en) * 2007-05-22 2008-11-27 Samsung Electronics Co., Ltd. Semiconductor package having molded balls and method of manufacturing the same
CN102214618A (zh) * 2010-04-01 2011-10-12 松下电器产业株式会社 半导体装置及其制造方法
US20110260301A1 (en) * 2008-02-05 2011-10-27 Kuo-Hsien Liao Semiconductor device packages with electromagnetic interference shielding

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002110716A (ja) * 2000-09-29 2002-04-12 Kyocera Corp 半導体装置の製造方法
CN1258208C (zh) * 2003-02-14 2006-05-31 精工爱普生株式会社 半导体装置及其制造方法、半导体晶片、电路基板及电子机器
CN1738017A (zh) * 2004-08-17 2006-02-22 三星电子株式会社 半导体器件的电极结构及其制造方法
US20080290513A1 (en) * 2007-05-22 2008-11-27 Samsung Electronics Co., Ltd. Semiconductor package having molded balls and method of manufacturing the same
US20110260301A1 (en) * 2008-02-05 2011-10-27 Kuo-Hsien Liao Semiconductor device packages with electromagnetic interference shielding
CN102214618A (zh) * 2010-04-01 2011-10-12 松下电器产业株式会社 半导体装置及其制造方法

Also Published As

Publication number Publication date
CN104051332B (zh) 2017-04-12

Similar Documents

Publication Publication Date Title
US10629555B2 (en) Packaging devices and methods of manufacture thereof
US11527490B2 (en) Packaging devices and methods of manufacture thereof
CN102956590B (zh) 用于减少应力的伪倒装芯片凸块
US9230933B2 (en) Semiconductor device and method of forming conductive protrusion over conductive pillars or bond pads as fixed offset vertical interconnect structure
TWI524485B (zh) 半導體元件與其製造方法、封裝半導體元件
KR101570272B1 (ko) 상호접속 구조물 및 이의 제조 방법
CN103489844B (zh) 封装半导体器件的方法和装置
US20140264846A1 (en) Packaging Devices, Methods of Manufacture Thereof, and Packaging Methods
CN103165477A (zh) 形成垂直互连结构的方法和半导体器件
CN104051429A (zh) 用于晶圆级封装的方法和装置
US9478513B2 (en) Semiconductor device with conductive pillars having recesses or protrusions to detect interconnect continuity between semiconductor die and substrate
CN104051384A (zh) 半导体器件的封装方法和装置
US20150048498A1 (en) Alignment Structures and Methods of Forming Same
US8791008B2 (en) Semiconductor device and method of forming micro-vias partially through insulating material over bump interconnect conductive layer for stress relief
CN111063668A (zh) 布线结构、半导体装置结构及其制造方法
CN104425419B (zh) 半导体器件及其制造方法
CN104051332A (zh) 封装器件及其制造方法
US11121077B2 (en) Semiconductor device and method of manufacturing a semiconductor device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant