CN104025281A - 用于制造衬底以及半导体结构的方法 - Google Patents
用于制造衬底以及半导体结构的方法 Download PDFInfo
- Publication number
- CN104025281A CN104025281A CN201280066067.4A CN201280066067A CN104025281A CN 104025281 A CN104025281 A CN 104025281A CN 201280066067 A CN201280066067 A CN 201280066067A CN 104025281 A CN104025281 A CN 104025281A
- Authority
- CN
- China
- Prior art keywords
- substrate
- adhesive
- adhesive phase
- donor substrate
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 156
- 239000004065 semiconductor Substances 0.000 title claims abstract description 76
- 238000000034 method Methods 0.000 title claims abstract description 65
- 239000000853 adhesive Substances 0.000 claims abstract description 105
- 230000001070 adhesive effect Effects 0.000 claims abstract description 105
- 239000000919 ceramic Substances 0.000 claims abstract description 28
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims abstract description 15
- 229910002804 graphite Inorganic materials 0.000 claims abstract description 15
- 239000010439 graphite Substances 0.000 claims abstract description 15
- 229910052751 metal Inorganic materials 0.000 claims abstract description 5
- 239000002184 metal Substances 0.000 claims abstract description 5
- 238000000137 annealing Methods 0.000 claims description 23
- 238000000926 separation method Methods 0.000 claims description 22
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 17
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 15
- 238000004519 manufacturing process Methods 0.000 claims description 11
- 238000005498 polishing Methods 0.000 claims description 11
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 claims description 10
- 230000004888 barrier function Effects 0.000 claims description 7
- 235000012239 silicon dioxide Nutrition 0.000 claims description 7
- 229910017083 AlN Inorganic materials 0.000 claims description 6
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 claims description 6
- 239000007769 metal material Substances 0.000 claims description 6
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 6
- 239000000377 silicon dioxide Substances 0.000 claims description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 5
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 5
- 229910052802 copper Inorganic materials 0.000 claims description 5
- 239000010949 copper Substances 0.000 claims description 5
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 claims description 5
- 239000000395 magnesium oxide Substances 0.000 claims description 5
- AXZKOIWUVFPNLO-UHFFFAOYSA-N magnesium;oxygen(2-) Chemical compound [O-2].[Mg+2] AXZKOIWUVFPNLO-UHFFFAOYSA-N 0.000 claims description 5
- 229910052709 silver Inorganic materials 0.000 claims description 5
- 239000004332 silver Substances 0.000 claims description 5
- GFQYVLUOOAAOGM-UHFFFAOYSA-N zirconium(iv) silicate Chemical compound [Zr+4].[O-][Si]([O-])([O-])[O-] GFQYVLUOOAAOGM-UHFFFAOYSA-N 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 238000002513 implantation Methods 0.000 claims description 3
- 238000005468 ion implantation Methods 0.000 abstract 1
- 239000000463 material Substances 0.000 description 22
- 230000008901 benefit Effects 0.000 description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 13
- 229910052710 silicon Inorganic materials 0.000 description 13
- 239000010703 silicon Substances 0.000 description 13
- 238000005516 engineering process Methods 0.000 description 12
- 150000002500 ions Chemical class 0.000 description 11
- 150000001875 compounds Chemical class 0.000 description 6
- 239000012212 insulator Substances 0.000 description 6
- 229910052681 coesite Inorganic materials 0.000 description 5
- 229910052906 cristobalite Inorganic materials 0.000 description 5
- 238000000151 deposition Methods 0.000 description 5
- 230000008021 deposition Effects 0.000 description 5
- 239000000047 product Substances 0.000 description 5
- 229920002379 silicone rubber Polymers 0.000 description 5
- 229910052682 stishovite Inorganic materials 0.000 description 5
- 229910052905 tridymite Inorganic materials 0.000 description 5
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 5
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 239000011230 binding agent Substances 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 238000007872 degassing Methods 0.000 description 2
- 238000000280 densification Methods 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- 239000003960 organic solvent Substances 0.000 description 2
- 229920001296 polysiloxane Polymers 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 208000034189 Sclerosis Diseases 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000007795 chemical reaction product Substances 0.000 description 1
- 238000009833 condensation Methods 0.000 description 1
- 230000005494 condensation Effects 0.000 description 1
- 229920001971 elastomer Polymers 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 239000004945 silicone rubber Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 230000003313 weakening effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/185—Joining of semiconductor bodies for junction formation
- H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Adhesives Or Adhesive Processes (AREA)
Abstract
本发明涉及制造衬底的方法，包括下述步骤：提供具有至少一个自由表面(7)的供体衬底(1)、执行在供体衬底(1)的预定深度(d)的离子注入以在供体衬底(1)中形成深入预定分开区域(2)，并且其特征在于提供粘合剂层(4)(特别是粘合膏)，覆盖该供体衬底(1)的至少一个自由表面(7)。本发明进一步涉及半导体结构(91、91’、92、93、93’)，包括半导体层(1，1’)以及被设置于该半导体层(1，1’)的一个主侧(7)上的陶瓷基和/或石墨基和/或金属基的粘合剂层(4)。
Description
技术领域
本发明涉及制造衬底以及半导体结构的方法。本发明还涉及将供体衬底层转移到受体衬底上的方法。
背景技术
使用现有键合手段(例如Smart CutTM技术或者其他分子键合技术)将薄层在半导体衬底之间转移需要待键合的半导体晶片或衬底具有低表面粗糙度。例如，EP 1 338 030 B1公开了用于在厚支持物上形成薄层的方法，其可以包含使用Smart CutTM技术的薄层的第一转移步骤。为了在可以执行键合步骤之前准备衬底，分子键合技术所需的表面质量是通过广泛抛光工艺获得的。
因此，存在改进层转移技术的需要。特别是，在半导体工业中存在替代键合技术的需要。
发明内容
该目标通过用于制造衬底的本发明方法实现，该方法包括下述步骤：提供具有至少一个自由表面的供体衬底、执行在供体衬底的预定深度的离子注入以在供体衬底内形成深入预定分开区域以及提供粘合剂层(特别是粘合膏)，覆盖该供体衬底的至少一个自由表面。
出奇地，该方法对半导体材料产生令人满意的结果，因为在施加粘合剂层之前不需要抛光。这样，离子层可以注入到供体衬底内，衬底可以附着到粘合剂层或者用粘合剂层附着。本发明方法从而可以有益地用于廉价的半导体衬底和/或半导体结构的大量生产。不被下述所限制地，衬底可以是半导体，例如半导体晶片、半导体衬底、回收的半导体衬底或者甚至半导体结构。
根据条件，如果自然氧化物层形成于供体衬底的表面上或者另一种氧化物被提供在供体衬底的表面上，则可以使用本发明方法形成绝缘体上衬底结构。因此，当衬底是半导体时，绝缘体上衬底可以使用本发明方法制造。
优选实施方式的变化形式中，本发明方法可以进一步包括下述步骤：提供具有至少一个自由表面的操作衬底，以及将供体衬底附着到操作衬底使得粘合剂层被提供于该供体衬底的至少一个自由表面与该操作衬底的至少一个自由表面之间。
本发明方法的一个益处在于，供体衬底和操作衬底通过粘合剂层所彼此附着的主表面或主侧不需要在附着步骤之前的抛光步骤或者任何其他表面准备步骤以提供为分子粘合做准备的表面。因此，如果用于转移半导体材料层，本发明方法尤其有益。另外，可以选择粘合剂材料以承受非常高的温度(上至大约1200℃)，而对于典型的现有技术的氧化物键合层的情况不同。
优选地，粘合剂可以是陶瓷基和/或石墨基和/或金属基材料。
这样的粘合剂一般比现有技术已知的抛光技术(随后是分子键合技术)廉价，但仍然要依从半导体制造环境。某些陶瓷基和/或石墨基和/或金属基材料可以是一组分或二组分***，并且可以与水和/或特殊键合剂***混合以改进粘合剂的性能。在半导体技术中使用陶瓷基和/或石墨基和/或金属基材料时可以获得进一步改进的结果。
进一步优选地，粘合剂可以基于氧化铝、氮化铝、氧化镁、二氧化硅、碳化硅、氧化锆、硅酸锆、石墨、铜和银中的至少一种。
陶瓷基和/或石墨基和/或金属基材料提供大范围的物理和化学性质。这些材料的选择可以基于关于温度、热导率、介电常数和机械强度的所需性能最优化。
优选地，可以提供粘合剂覆盖供体衬底的整个至少一个自由表面和/或操作衬底的整个至少一个自由表面。这样，不论具有或不具有操作衬底，粘合剂会在整个衬底区域上提供足够的刚度。
优选实施方式的进一步变化形式中，本发明方法可以进一步包括下述步骤：提供模具，使得粘合剂层具有预定的几何形状，特别是与供体衬底的至少一个自由表面和/或操作衬底的至少一个自由表面的几何形状匹配的几何形状。
使用模具是有益的，因为模具会将粘合剂的几何形状束缚在所期望的预定的形式中。模具的变化形式可以被制造、被使用和/或适应于特殊需要。例如，硅基化合物或者硅橡胶模具可以有效地与陶瓷基粘合剂一同使用，因为硅基化合物或者硅橡胶模具不会粘住粘合剂并且从而可以在制造工艺之后轻易地移除。
优选地，本发明方法可以进一步包括下述步骤：以小于在深入预定分开区域的水平上的分离所需的温度的温度执行至少一次退火。
根据选择用于粘合剂的材料，可能需要至少一次退火步骤以使粘合剂层致密，使得粘合剂层达到对于供体衬底和/或操作衬底的所期望的最优性能。然而，为了防止层分离步骤在粘合剂层的致密化之前非所需地开始，该至少一次退火步骤在低于衬底内在深入分开区域的水平上的分离所需的温度下执行。从而，这样的退火具有下述益处：将水和/或粘合膏的有机溶剂除气，同时保持供体衬底及其深入弱化层基本完整。例如，当使用陶瓷基化合物的一部分或二部分***时，需要至少一次退火。
优选地，本发明方法可以进一步包括在退火步骤之后移除模具的步骤。
当使用模具时，有益地，模具可以在退火期间被保持直到粘合剂层达到适当的密度。然而，模具也可以在分离供体衬底的层之前或之后移除，其益处在于模具在后来的工艺中是可再次使用的。例如，当硅橡胶模具因为一般不会粘住陶瓷基粘合剂而与陶瓷基粘合剂一同使用时，硅橡胶模具可以有益地被回收和/或再次使用。
优选地，本发明方法可以进一步包括下述步骤：在深入预定分开区域分离供体衬底的剩余部分。
从而，初始供体衬底的层可以转移到粘合剂层上。根据优选实施方式，供体衬底的层可以转移以形成根据本发明的半导体结构。
优选地，本发明方法可以进一步包括下述步骤：再次使用供体衬底的剩余部分作为新供体衬底。
因为本发明方法不需要抛光粘合剂层附着覆盖于其上的表面，所以供体衬底的剩余部分可以被立即再次使用或回收作为新的后来的层转移工艺中的新供体衬底，从而减小工艺步骤的数量。
有益地，粘合剂层可以具有至少0.1μm的厚度。
在转移半导体材料的薄层的情况下，如果薄层本身不够厚以确保其机械稳定性，粘合剂层可以提供必需的厚度以确保转移的薄层的机械稳定性。当未使用操作衬底时，转移的薄层的机械稳定性可以由具有大约20μm至1mm厚度的粘合剂层提供。然而，当粘合剂用作供体衬底和操作衬底之间的键合层时，大约0.1μm至10μm的厚度可以是足够的。
该目标还通过本发明的半导体结构实现，本发明的半导体结构包括半导体层以及被提供覆盖该半导体层的一个主侧的陶瓷基和/或石墨基和/或金属基粘合剂层。
本发明可以为半导体应用最优化。这样，根据本发明的半导体结构可以低成本生产，并且可以用于多种半导体应用而不限制感兴趣的半导体层的质量。陶瓷基和/或石墨基和/或金属基的粘合剂具有依从半导体制造环境的益处。
优选实施方式的变化形式中，本发明的半导体结构可以进一步包括在半导体层和粘合剂层之间的绝缘层。这样，本发明也提供用于多种半导体应用的廉价绝缘体上半导体结构。
优选实施方式的进一步变化形式中，本发明的半导体结构可以进一步包括通过附着表面附着于粘合剂的衬底，使得粘合剂被提供在半导体层的主侧与衬底的附着表面之间。因此，本发明的进一步益处在于也包括至少另一个衬底的，可以应用于涉及半导体技术的多种领域的半导体结构的廉价生产。
有益地，本发明结构的粘合剂可以包括氧化铝、氮化铝、氧化镁、二氧化硅、碳化硅、氧化锆、硅酸锆、石墨、铜和银中的至少一种。这样，本发明的半导体结构可以根据其关于温度、热导率、介电常数和机械强度的性能特别适应于特定用途。
优选地，本发明的半导体结构的粘合剂可以被提供在半导体层的主侧的整个表面上和/或衬底的整个附着表面上。这样，不论具有或不具有衬底，本发明的结构在整个半导体层区域上具有足够的刚度。
进一步优选地，本发明的半导体结构的粘合剂层在未使用衬底时可以具有至少20μm并且上至1mm的厚度。
或者，当粘合剂层被提供于半导体层的主侧与衬底的附着表面之间时，本发明的半导体结构的粘合剂层可以具有至少0.1μm并且上至10μm的厚度。
这样，本发明的半导体结构具有如下优点，半导体层不论其厚度而具有足够的机械稳定性。
附图说明
本发明的优选实施方式可以被合并以获得进一步的实施方式。基于有益实施方式以及下述附图，下文将更详细地描述本发明：
图1A示意性图示了本发明方法的第一实施方式；
图1B示意性图示了第一实施方式的产物的变化形式；
图2示意性图示了本发明方法的第二实施方式；
图3A示意性图示了本发明方法的第三实施方式；
图3B示意性图示了第三实施方式的产物的变化形式。
在下文描述的多种实施方式中以及图1-3中，相同的附图标记用于相同的元件或者分担相似作用的元件。
具体实施方式
图1A示意性图示了本发明方法的第一实施方式。根据本发明方法，图1A的步骤S101中，提供了第一衬底1。第一实施方式中，衬底1是硅晶片。然而，本发明方法并不限于硅或硅基衬底，并且可以应用于其他材料，特别是任何其他半导体(例如SiC或GaN)或任何其他半导体基材料。
随着本发明方法，图1A的步骤S102图示了用以在衬底1内，在相对于衬底1的一个主表面7的预设深度d形成预设分开区域2的离子注入步骤。依据应用，预设深度d一般在大约1nm上至几百μm的范围内。根据本发明的第一实施方式的一个实施例，H和/或He离子被注入到硅晶片1中。然而，其他实施方式中，可以使用其他离子。
根据本发明方法，图1A中的步骤S102接下来是步骤S103，步骤S103提供覆盖衬底1的主表面7的粘合剂层4，从而形成中间半导体结构9。
根据本发明方法的优选变化形式，该粘合剂是陶瓷基材料。然而，在本发明方法的进一步实施方式中，粘合剂也可以是包括石墨、铜和银中的一种的石墨基和/或金属基材料。依据所期望的最终应用，特别是依据用于衬底1的所选材料的物理和/或化学性能，陶瓷基粘合膏可以基于氧化铝，和/或氮化铝，和/或氧化镁，和/或二氧化硅，和/或碳化硅，和/或氧化锆，和/或硅酸锆。例如，来自Aremco Products，Inc.的CeramcastTM材料能够适应于本发明方法的各种实施方式。这些陶瓷基材料可以以一组分或二组分***提供。一组分***可以与水或者其他***混合以改进防潮性，而且可以室温下凝结数小时，然后在大约90℃至大约150℃的温度下被烘烤和/或退火几小时以提供最佳的电学和机械性能。二组分***可以与水和/或其他组分混合并且具有变化的凝结时间，而且可以在相似的温度下但是经常以更短的时间退火。依据组分，某些最终退火阶段可以达到大约250℃的温度但是具有在较低温度下更快的优点。
根据优选的变化形式，粘合剂层4以至少0.1μm，优选地从20μm至1mm的厚度沉积。正如在第一实施方式的接下来的步骤中将描述的，粘合剂一旦硬化，粘合剂层4的厚度提供了最终结构的机械稳定性所需的必需的刚度。
步骤S103之后是一个或多个退火步骤。在实施例中，在大约100℃的温度下执行退火大约2小时，根据本发明，该温度被选择为小于在注入离子的深入预定分开区域2的水平上将衬底1的层分离所必需的温度。根据本发明方法的变化形式，退火步骤可以继之以在大约150℃的温度下大约2小时的第二退火步骤，该温度也小于在深入预定分开区域2的水平上的层分开温度。进一步的变化形式中，依据粘合剂的选择，至少一个退火步骤可以在室温下执行。至少一次退火具有下述有益效果：将水和/或陶瓷粘合剂层4的有机溶剂除气，而基本上不会弱化衬底1内的深入预定分开区域2。
图1B所示的步骤S104中，最终退火在更高的温度下执行，以在预定分开区域2的水平上分离衬底1的层。一般而言，最终退火在大约400℃的温度下执行大约2小时。但是，也可以使最终退火温度及其持续时间适应于注入离子以及衬底性能的函数。
作为根据第一实施方式的方法的结果，衬底1的层1’保持附着至粘合剂层4，形成本发明的半导体结构91。层1’具有大约1nm上至数百μm的厚度，对应于由注入离子在初始供体衬底1的主表面7之下形成的深入预定分开区域2的深度d。粘合剂层4提供半导体结构91的刚度，尤其是提供转移层1’的机械稳定性。
另一变化形式中，初始衬底的剩余部分1”可以根据本发明方法被再次使用或回收作为接下来的层转移工艺的新步骤S101中的新供体衬底。因为附着表面7不需要特定的表面质量，所以不存在在再次使用前抛光剩余部分1”的表面7”的义务。
不同于需要具有非常低的粗糙度的键合表面并从而需要在层键合或层转移步骤前的抛光步骤的通过分子键合的层键合或层转移技术，根据本发明方法，衬底1的主表面7的表面质量不必像使得通过分子力键合可行的表面质量那样好。这样，本发明方法的一种益处在于，衬底1的主表面7不需要提供为分子粘合做好准备的表面的在前抛光步骤或者任何其他表面准备步骤。进一步的益处在于，以所需厚度，尤其是为了获得中间结构和/或本发明的最终结构的所期望的机械稳定性的所需厚度，提供粘合剂材料是简单的。
依据所期望的最终结构，在提供粘合剂层4的步骤之前，自然氧化物或沉积的电介质(例如SiO2或类似物)的层11可以至少在衬底1的主表面7上出现或者将其覆盖。这样，依据为粘合剂层4和衬底1所选的材料以及实验条件，本发明方法的产物可以是绝缘体上半导体(SOI)型结构。例如，如图1B所示的第一实施方式的最终产物的变化形式中，获得了绝缘体上硅结构91’，其中自然氧化物层11形成了在半导体层1’和粘合剂层4之间的绝缘层。
图2图示了本发明的第二实施方式。图2所示的第二实施方式的步骤S201和S202对应于第一和第二实施方式的步骤S101和S102。因此回顾上面的描述。如同第一和第二实施方式，用于供体衬底1的材料以及用于深入预定分开区域2的注入离子仅仅用于示意性目的，而进一步的实施方式中可以使用其他材料和/或离子。
根据本发明方法的一种有益变化形式，第二实施方式进一步包括图2所示的提供模具3的步骤S203。当使用陶瓷粘合剂材料(例如如同第一实施方式中所使用的)时，有机硅模具化合物(例如EZ-CastTM硅橡胶模具)可以用于本发明的各种实施方式。
由硅橡胶化合物制作的模具3具有下述益处：之后的工艺中将使用的沉积粘合剂层4不会粘住该模具。模具3从主模铸成，使得模具3包括具有匹配衬底1的几何形状的几何形状的模型6。第二实施方式中，由于衬底1是硅晶片，因此模具3的模型6匹配这样的衬底的几何形状，尤其是模具3中的模型6的主底面的几何形状匹配衬底1的至少一个自由表面7的几何形状，而模型6的侧壁10的深度可以依据粘合剂层4的所期望的厚度调整至所期望的值。
如图2中的步骤S204所示，第二实施方式中，诸如用于第一实施方式的粘合剂的粘合剂施加到模具3的模型6的整个主表面上，并且至少部分地填充模型6的预定厚度。这样，粘合剂层4以基于模型6的几何形状的几何形状形成，尤其是以匹配硅晶片或衬底1的主表面7的几何形状形成。第二实施方式中，粘合剂层4具有至少0.1μm的厚度，优选20μm至1mm的厚度，该厚度小于或等于在模具3内的模型6的侧壁10的深度。
如同可见于图2的，第二实施方式的步骤S204接下来是步骤S205，步骤S205将具有注入离子的深入预定分开区域2的衬底1放置于模具3的模型6之上或之中，使得衬底1的完整表面7接触出现于模型6内的粘合剂层4的整个表面。
第二实施方式中，并如步骤S205所示，粘合剂层4覆盖模型6的主表面，但是不必填满模型6的侧壁10的厚度。因此，模型6的侧壁的一部分可以与衬底1的侧壁部分地重叠，以达到衬底1的形状与粘合剂4之间的对齐。
根据本发明方法的一种有益变化形式，第二实施方式进一步包括步骤S205之后的步骤S206，如图2中所示。步骤S206包括第一退火阶段，该第一退火阶段之后是最终退火或分离步骤，其与第二实施方式的步骤S104相似并且呈现相似的功能和益处。因此回顾上面的描述。
第二实施方式的步骤S207包括移除模具3以获得本发明的结构92。步骤S203中模具3可以被丢弃或回收或再次使用。因此，第二实施方式中，初始半导体衬底1的层1’转移至陶瓷基粘合剂层4上，而初始衬底1的剩余部分1”在分离步骤期间分离，以获得最终半导体结构92。
进一步的实施方式中，初始供体衬底1的剩余部分1”可以被回收用作步骤S201中的新供体衬底而不必经过抛光步骤。进一步的实施方式中，与图1B中为第一实施方式所示的相似，绝缘层可以自然形成或者至少在衬底1的表面7上沉积，使得绝缘体上半导体层转移到粘合剂层4上。
第二实施方式中，使用模具3具有下述益处：沉积的粘合剂层4的几何形状被束缚并且在转移层1’的整个表面7上向最终结构92提供足够的刚度以及机械稳定性。另外，第二实施方式的模具3具有下述益处：粘合剂层4不会粘住该模具使得移除模具3的步骤不会冒着损伤最终结构92的风险。进一步的益处在于，这样的模具3可以被再次使用或回收，这可以进一步节省生产成本。
图3A图示了第三实施方式中的本发明方法，包括提供供体衬底1以及在衬底1内注入离子以形成深入预定分开区域2的步骤S301和S302。第三实施方式的步骤S301和S302相似于第一实施方式的步骤S101和S102以及第二实施方式的步骤S201和S202。因此回顾上面的描述。如同前述实施方式，用于供体衬底1的材料以及用于深入预定分开区域2的注入离子仅仅用于示意性目的，而进一步的实施方式中可以使用其他材料和/或离子。
如图3A所示，第三实施方式进一步包括提供第二类模具3’的步骤S303。该步骤相似于第二实施方式的步骤S203。因此回顾上面的描述。然而，第三实施方式中的模具3’的模型6’不同于第二实施方式中的模具3的模型6，因为第三实施方式中的模型6’延伸穿过模具3’的整个厚度，在模具3’中形成具有侧壁10’的孔，模型6’的主截面匹配供体衬底1(例如第一实施方式的硅晶片)的表面7。
第三实施方式进一步包括步骤S304。该步骤中，供体衬底1至少部分地放置在模具3’的模型6’中，与侧壁10’重叠并且留出模型6’的至少预定厚度用于施加粘合剂层4。粘合剂层4的性能与前述实施方式中描述的相似。因此为了细节而回顾上面的描述。第三实施方式中，粘合剂层4覆盖衬底1的整个表面7并且具有至少0.1μm，优选0.1μm至10μm的厚度，该厚度不会填充模型6’的剩余的部分。本发明方法的其他实施方式中，粘合剂层4的厚度可以更重要，其可以甚至至少等于侧壁10’的深度。进一步的实施方式中，模具3’可以被放置为覆盖衬底1，使得模型6’的侧壁10’不与衬底1重叠。所有这些实施方式可以被结合以产生更进一步的实施方式。
然后，步骤S305包括提供第二衬底5。如图3A的步骤S305所示，第二衬底5由其自由表面中的一个(尤其是附着表面8)附着到粘合剂层4。第三实施方式中，第二衬底5的几何形状使得其附着表面8匹配第一衬底1的主表面7的几何形状，而且陶瓷基粘合剂层4的厚度使得第二衬底5也部分地与模型6’内的侧壁10’重叠。依据实施方式，其他情况可能需要第二衬底5的附着表面8的几何形状不同于第一衬底1的主表面7的几何形状，和/或需要将衬底5放置于模具3’上(尤其是覆盖模型6’)而不与模型6’的侧壁10’重叠。第三实施方式中，第二衬底5可以是另一种半导体晶片(例如包括硅和/或石英)和/或任何其他半导体，或者塑料基材料等，或者陶瓷基材料(比如氮化铝等)或者金属(如钼等)。
作为变化形式，在步骤S305中使衬底1通过其主表面7附着到粘合剂层4之前，在步骤S304中第二衬底5可以被首先放置在模具3’中使得粘合剂4被施加到第二衬底5的附着层8。
步骤S306中，根据本发明方法的进一步优选变化形式，第三实施方式进一步包括执行相似于第二实施方式中的步骤S104和第二实施方式中的步骤S206而且呈现类似功能和益处的退火和分离步骤。因此回顾上面的描述。
在S306中的分离步骤之后，初始供体衬底1(例如第一实施方式中的硅晶片)的剩余部分1”被移除并且可以在步骤S301中被再次使用或者被回收。如上所述，为再次使用，没有额外抛光步骤是必需的。
步骤S306之后，如第二实施方式的步骤S207，如图3A所示的第三实施方式的步骤S307也包括移除模具3’的步骤，该模具3’之后可以被(例如在步骤S303中)回收或被丢弃。如图3A所示的第三实施方式的步骤S307中，获得了根据本发明的最终半导体结构93。半导体结构93包括通过陶瓷基粘合剂层4附着到操作衬底5的薄硅层1’。第三实施方式中，根据本发明的一方面，粘合剂层4的几何形状匹配薄层1’和/或操作衬底5的几何形状。尤其是，粘合剂层4沉积覆盖薄层1’和第二衬底5各自的整个附着表面7、8。
与第一实施方式相似，依据实验条件和用户需求，可以形成自然氧化物或者提供进一步的绝缘层11覆盖初始供体衬底1的表面7，以获得如图3B所示的最终结构93’。因此，根据第三实施方式及其变化形式的本发明方法的产物可以是包括在半导体衬底1的薄层1’与陶瓷基粘合剂层4之间提供的绝缘层11的绝缘体上半导体(SOI)结构，而第二衬底5通过附着表面8附着到该陶瓷基粘合剂层4。
本发明的一种实施方式的优选变化形式中，粘合剂(尤其是用于粘合剂层4的陶瓷基化合物)可以依据其热膨胀常数(CTE)选择。例如，如果根据本发明的最终衬底或半导体结构(91、91’、92、93、93’)的进一步的应用需要在薄层1’上外延沉积，选择适当的粘合剂(尤其是适当的陶瓷即粘合剂)的需求可以为该粘合剂的CTE应该与外延材料的CTE相容。
这样，本发明方法提供将供体衬底1的层附着到例如操作衬底5的替代技术。本发明方法的益处在于衬底1、5的待附着的附着表面7、8不需要附着步骤之前的抛光步骤。本发明方法的优选变化形式使用陶瓷基粘合剂，该陶瓷基粘合剂可以被有益地选择以依从衬底1的热和/或机械和/或传导性能，并且该陶瓷基粘合剂向供体衬底1的转移层1’的机械稳定性提供必需的刚度。本发明方法的进一步优选变化形式具有使用模具3、3’的益处，对于本发明方法的进一步实施方式，该模具3、3’依据所选材料可以被再次使用，尤其是可以被回收。本发明的进一步有益的实施方式允许回收供体衬底1的剩余部分1”。本发明进一步提供在多种技术环境下具有有益应用的多样的发明结构(例如绝缘体上半导体结构)。
上述实施方式和相同实施方式的进一步变化形式可以合并以实现本发明的更进一步的实施方式。
Claims (17)
1.一种用于制造衬底的方法，包括下述步骤：
提供具有至少一个自由表面(7)的供体衬底(1)，
执行在所述供体衬底(1)的预定深度(d)的离子注入以在所述供体衬底(1)内形成深入预定分开区域(2)，其特征在于提供粘合剂层(4)，特别是粘合膏，覆盖所述供体衬底(1)的至少一个自由表面(7)。
2.如权利要求1所述的方法，进一步包括下述步骤：提供具有至少一个自由表面(8)的操作衬底(5)，其特征在于将所述供体衬底(1)附着到所述操作衬底(5)使得所述粘合剂层(4)被设置于所述供体衬底(1)的至少一个自由表面(7)与所述操作衬底(5)的至少一个自由表面(8)之间。
3.如权利要求1或2所述的方法，其特征在于粘合剂是陶瓷基和/或石墨基和/或金属基材料。
4.如权利要求3所述的方法，其中所述粘合剂基于氧化铝、氮化铝、氧化镁、二氧化硅、碳化硅、氧化锆、硅酸锆、石墨、铜和银中的至少一种。
5.如权利要求1至4中的任意一项所述的方法，其中所述粘合剂设置为覆盖所述供体衬底(1)的整个至少一个自由表面(7)和/或覆盖所述操作衬底(5)的整个至少一个自由表面(8)。
6.如权利要求5所述的方法，进一步包括下述步骤：提供模具(3)使得粘合剂层(4)具有预定的几何形状，特别是与所述供体衬底(1)的至少一个自由表面(7)和/或所述操作衬底(5)的至少一个自由表面(8)的几何形状匹配的几何形状。
7.如权利要求1至6中的任意一项所述的方法，进一步包括下述步骤：执行至少一次退火，其特征在于，退火温度小于在所述深入预定分开区域(2)的水平的分离所需的温度。
8.如权利要求1至7中的任意一项所述的方法，进一步包括下述步骤：在所述深入预定分开区域(2)的水平分离所述供体衬底(1)的剩余部分(1”)。
9.如权利要求8所述的方法，进一步包括下述步骤：再次使用所述供体衬底(1)的剩余部分(1”)作为新供体衬底，尤其是没有在发生分离的表面的任何进一步抛光步骤。
10.如权利要求1至9中的任意一项所述的方法，其特征在于，所述粘合剂层(4)具有至少0.1μm的厚度。
11.一种半导体结构(91、91’、92、93、93’)，包括：
半导体层(1、1’)，以及
陶瓷基和/或石墨基和/或金属基的粘合剂层(4)，所述粘合剂层(4)被设置为覆盖所述半导体层(1，1’)的一个主侧(7)。
12.如权利要求11所述的半导体结构(91、91’、92、93、93’)，进一步包括绝缘层(11)，所述绝缘层(11)在所述半导体层(1，1’)和粘合剂层(4)之间。
13.如权利要求11或12中的任意一项所述的半导体结构(91、91’、92、93、93’)，进一步包括衬底(5)，所述衬底(5)通过附着表面(8)附着到粘合剂，使得所述粘合剂被提供于所述半导体层(1，1’)的主侧(7)与所述衬底(5)的附着表面(8)之间。
14.如权利要求11至13中的任意一项所述的半导体结构(91、91’、92、93、93’)，其中所述粘合剂包括氧化铝、氮化铝、氧化镁、二氧化硅、碳化硅、氧化锆、硅酸锆、石墨、铜和银中的至少一种。
15.如权利要求11至14中的任意一项所述的半导体结构(91、91’、92、93、93’)，其中所述粘合剂被提供于所述半导体层(1，1’)的主侧的整个表面(7)上和/或所述衬底(5)的整个附着表面(8)上。
16.如权利要求11至12中的任意一项所述的半导体结构(91、91’、92)或者如权利要求14或15以及权利要求11至12中的任意一项的组合所述的半导体结构(91、91’、92)，其特征在于，所述粘合剂层(4)具有至少20μm而且上至1mm的厚度。
17.如权利要求13至15中的任意一项所述的半导体结构(93、93’)，其特征在于，所述粘合剂层(4)具有至少0.1μm而且上至10μm的厚度。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1250162 | 2012-01-06 | ||
| FR1250162A FR2985601B1 (fr) | 2012-01-06 | 2012-01-06 | Procede de fabrication d'un substrat et structure semiconducteur |
| PCT/IB2012/002793 WO2013102788A1 (en) | 2012-01-06 | 2012-12-21 | Method for fabricating a substrate and semiconductor structure |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104025281A true CN104025281A (zh) | 2014-09-03 |
| CN104025281B CN104025281B (zh) | 2018-04-24 |
Family
ID=47603855
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201280066067.4A Active CN104025281B (zh) | 2012-01-06 | 2012-12-21 | 用于制造衬底以及半导体结构的方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US9396987B2 (zh) |
| CN (1) | CN104025281B (zh) |
| FR (1) | FR2985601B1 (zh) |
| WO (1) | WO2013102788A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111919285A (zh) * | 2018-03-26 | 2020-11-10 | Soitec公司 | 制造用于射频器件的衬底的工艺 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9368436B2 (en) | 2014-08-04 | 2016-06-14 | Infineon Technologies Ag | Source down semiconductor devices and methods of formation thereof |
| FR3034569B1 (fr) * | 2015-04-02 | 2021-10-22 | Soitec Silicon On Insulator | Electrolyte solide avance et sa methode de fabrication |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040166649A1 (en) * | 2003-01-24 | 2004-08-26 | Soitec & Cea | Layer transfer method |
| CN1636087A (zh) * | 2002-01-22 | 2005-07-06 | S.O.I.Tec绝缘体上硅技术公司 | 一种用于制造由单晶半导体材料制成的无支撑衬底的方法 |
| CN1765014A (zh) * | 2003-02-18 | 2006-04-26 | 康宁股份有限公司 | 基于玻璃的soi结构 |
| US20060118868A1 (en) * | 2004-12-03 | 2006-06-08 | Toshiba Ceramics Co., Ltd. | A semiconductor substrate comprising a support substrate which comprises a gettering site |
| US20090297867A1 (en) * | 2008-06-03 | 2009-12-03 | Sumco Corporation | Semiconductor thin film-attached substrate and production method thereof |
| CN101897001A (zh) * | 2008-01-17 | 2010-11-24 | 硅绝缘体技术有限公司 | 在晶片键合期间处理缺陷的工艺 |
| CN101262029B (zh) * | 2007-03-07 | 2011-03-23 | 信越化学工业株式会社 | 单晶硅太阳能电池的制造方法及单晶硅太阳能电池 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| ATE261612T1 (de) * | 1996-12-18 | 2004-03-15 | Canon Kk | Vefahren zum herstellen eines halbleiterartikels unter verwendung eines substrates mit einer porösen halbleiterschicht |
| US6664169B1 (en) * | 1999-06-08 | 2003-12-16 | Canon Kabushiki Kaisha | Process for producing semiconductor member, process for producing solar cell, and anodizing apparatus |
| FR2817395B1 (fr) | 2000-11-27 | 2003-10-31 | Soitec Silicon On Insulator | Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede |
| US20030064535A1 (en) * | 2001-09-28 | 2003-04-03 | Kub Francis J. | Method of manufacturing a semiconductor device having a thin GaN material directly bonded to an optimized substrate |
| US20040224482A1 (en) * | 2001-12-20 | 2004-11-11 | Kub Francis J. | Method for transferring thin film layer material to a flexible substrate using a hydrogen ion splitting technique |
| US8222723B2 (en) * | 2003-04-01 | 2012-07-17 | Imbera Electronics Oy | Electric module having a conductive pattern layer |
| US20050031822A1 (en) * | 2003-08-07 | 2005-02-10 | Mitsui Chemicals, Inc. | Adhesive sheet |
| JP4382103B2 (ja) * | 2007-02-26 | 2009-12-09 | 富士通株式会社 | キャパシタ素子、半導体装置、およびキャパシタ素子の製造方法 |
| US20080233280A1 (en) * | 2007-03-22 | 2008-09-25 | Graciela Beatriz Blanchet | Method to form a pattern of functional material on a substrate by treating a surface of a stamp |
| US8093136B2 (en) * | 2007-12-28 | 2012-01-10 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate |
| WO2010080822A1 (en) * | 2009-01-06 | 2010-07-15 | 1366 Technologies Inc. | Dispensing liquid containing material to patterned surfaces using a dispensing tube |
| KR101145074B1 (ko) * | 2010-07-02 | 2012-05-11 | 이상윤 | 반도체 기판의 제조 방법 및 이를 이용한 반도체 장치의 제조 방법 |
| CN102451812B (zh) * | 2010-10-26 | 2014-02-19 | 展晶科技(深圳)有限公司 | 荧光粉涂布方法 |
-
2012
- 2012-01-06 FR FR1250162A patent/FR2985601B1/fr active Active
- 2012-12-21 CN CN201280066067.4A patent/CN104025281B/zh active Active
- 2012-12-21 US US14/369,594 patent/US9396987B2/en active Active
- 2012-12-21 WO PCT/IB2012/002793 patent/WO2013102788A1/en active Application Filing
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1636087A (zh) * | 2002-01-22 | 2005-07-06 | S.O.I.Tec绝缘体上硅技术公司 | 一种用于制造由单晶半导体材料制成的无支撑衬底的方法 |
| US20040166649A1 (en) * | 2003-01-24 | 2004-08-26 | Soitec & Cea | Layer transfer method |
| CN1765014A (zh) * | 2003-02-18 | 2006-04-26 | 康宁股份有限公司 | 基于玻璃的soi结构 |
| US20060118868A1 (en) * | 2004-12-03 | 2006-06-08 | Toshiba Ceramics Co., Ltd. | A semiconductor substrate comprising a support substrate which comprises a gettering site |
| CN101262029B (zh) * | 2007-03-07 | 2011-03-23 | 信越化学工业株式会社 | 单晶硅太阳能电池的制造方法及单晶硅太阳能电池 |
| CN101897001A (zh) * | 2008-01-17 | 2010-11-24 | 硅绝缘体技术有限公司 | 在晶片键合期间处理缺陷的工艺 |
| US20090297867A1 (en) * | 2008-06-03 | 2009-12-03 | Sumco Corporation | Semiconductor thin film-attached substrate and production method thereof |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111919285A (zh) * | 2018-03-26 | 2020-11-10 | Soitec公司 | 制造用于射频器件的衬底的工艺 |
| CN111919285B (zh) * | 2018-03-26 | 2024-03-29 | Soitec公司 | 制造用于射频器件的衬底的工艺 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20140374886A1 (en) | 2014-12-25 |
| FR2985601A1 (fr) | 2013-07-12 |
| CN104025281B (zh) | 2018-04-24 |
| FR2985601B1 (fr) | 2016-06-03 |
| WO2013102788A1 (en) | 2013-07-11 |
| US9396987B2 (en) | 2016-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102420164B (zh) | 形成浅沟槽隔离结构的方法 | |
| TWI248159B (en) | Manufacturing method for shallow trench isolation with high aspect ratio | |
| CN103168342A (zh) | 用于射频或电力应用的电子器件和制造这种器件的工艺 | |
| CN109661436A (zh) | 固化反应性有机硅凝胶及其用途 | |
| EP2494593B1 (en) | Method for controlling the distribution of stresses in a semiconductor-on-insulator type structure and corresponding structure. | |
| CN104025281A (zh) | 用于制造衬底以及半导体结构的方法 | |
| JP7392242B2 (ja) | ハイブリッド集積用の改良された基板を製造するためのプロセス | |
| CN101000910B (zh) | 沟槽隔离型半导体器件及相关的制造方法 | |
| JP2008526009A (ja) | 回路を接地面に移動する方法 | |
| KR100851760B1 (ko) | 진공 인터럽터 | |
| CN105895504A (zh) | 具有反锥形的介电结构及其形成方法 | |
| US20180358261A1 (en) | Method for manufacturing a semiconductor structure with temporary direct bonding using a porous layer | |
| US9437674B2 (en) | Insulating trench forming method | |
| CN103732528A (zh) | 从mems空腔底部消除硅残留物 | |
| WO2009090520A1 (en) | High aspect ratio holes or trenches | |
| US20040203217A1 (en) | Bottom oxide formation process for preventing formation of voids in trench | |
| CN104843634A (zh) | 用于结构化由两个半导体层组成的层结构的方法及微机械部件 | |
| US20210125857A1 (en) | Method for transferring a thin layer using a filled preceramic polymer | |
| JP7319288B2 (ja) | Ｐｅｃｖｄによるｓｉギャップ充填の方法 | |
| CN102479742A (zh) | 用于集成电路的衬底及其形成方法 | |
| US20220336266A1 (en) | Composite structure, intended for a planar co-integration of electronic components of different functions | |
| US7829429B1 (en) | Semiconductor device having localized insulated block in bulk substrate and related method | |
| US9875926B2 (en) | Substrates with buried isolation layers and methods of formation thereof | |
| CN110838442B (zh) | 一种半导体辅助元件的制作方法和半导体辅助元件 | |
| EP2679537A1 (en) | Method for producing metal lines on top of a non-flat mems topography |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |