CN104022196A - 一种氮化镓基发光二极管外延片制备方法 - Google Patents

一种氮化镓基发光二极管外延片制备方法 Download PDF

Info

Publication number
CN104022196A
CN104022196A CN201410291474.6A CN201410291474A CN104022196A CN 104022196 A CN104022196 A CN 104022196A CN 201410291474 A CN201410291474 A CN 201410291474A CN 104022196 A CN104022196 A CN 104022196A
Authority
CN
China
Prior art keywords
layer
gallium nitride
type
type layer
gallium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410291474.6A
Other languages
English (en)
Other versions
CN104022196B (zh
Inventor
舒立明
张东炎
刘晓峰
王良钧
王笃祥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianjin Sanan Optoelectronics Co Ltd
Original Assignee
Tianjin Sanan Optoelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianjin Sanan Optoelectronics Co Ltd filed Critical Tianjin Sanan Optoelectronics Co Ltd
Priority to CN201410291474.6A priority Critical patent/CN104022196B/zh
Publication of CN104022196A publication Critical patent/CN104022196A/zh
Application granted granted Critical
Publication of CN104022196B publication Critical patent/CN104022196B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明提供一种氮化镓基发光二极管外延片制备方法,该外延片制备方法包括以下步骤:1)对衬底进行热处理;2)在经过热处理的衬底上,由下至上依次生长低温缓冲层、氮化镓基板层、N型氮化镓层、多量子阱有源区、低温P型层、高温P型层;3)其中在氮化镓基板层、N型氮化镓层、低温P型层与高温P型层的生长过程中,采用短时间内关闭镓源通入铝源方式生长AlxGa1~xN层,通过控制铝源通入频次、氨气是否通入及铝源通入量可以有效的释放外延片生长过程中积聚的应力;在低温P型层中形成电子阻挡层,阻挡电子过冲至P型区;并在N型氮化镓层和高温P型层结构中形成具备一定分布梯度的二维电子气,从而提高外延性能。

Description

一种氮化镓基发光二极管外延片制备方法
技术领域
本发明涉及氮化镓半导体器件外延领域,尤其涉及一种氮化镓基发光二极管外延片制备方法。
背景技术
发光二极管(英文为Light  Emitting  Diode,缩写为LED)是一种半导体固体发光器件,其利用半导体PN结作为发光结构,可以直接将电转换为光,当半导体PN结的两端加上正向电压后,注入PN结中的少数载流子和多数载流子发生复合,放出过剩的能量而引起光子发射,直接发出各种颜色的光。然而随着大效率的发光芯片的要求,需要解决的关键因素即包括提升发光强度、改善亮度均匀性和提升抗静电能力。
在传统的氮化镓基二极管外延片结构中,AlxGa1~xN层作为电子阻挡层或应力释放层都是以N型AlxGa1~xN单层或P型AlxGa1~xN单层形式存在,随着技术的发展,这种结构已经远远不能满足大功率LED芯片的要求,导致芯片抗静电能力差、电流分布以及发光区域不均匀,特别是在大尺寸外延片生长过程中,外延层均匀性受到较大程度影响,从而统一外延片不同区域的AlxGa1~xN单层厚度不均匀,从而发光均匀性较差、平均亮度偏低。
发明内容
本发明提供一种氮化镓基发光二极管外延片制备方法,技术方案如下:
1)对衬底进行热处理;
2)在经过热处理的衬底上,由下至上依次生长低温缓冲层、氮化镓基板层、N型氮化镓层、多量子阱有源区、低温P型层、高温P型层;
3)其中在氮化镓基板层、N型氮化镓层、低温P型层、高温P型层生长过程中,短时间内关闭镓源,通入铝源形成AlxGa1~xN薄层结构(0≤x≤1)。
进一步地,在氮化镓基板层、N型氮化镓层、低温P型层、高温P型层生长过程中,铝源通入频次大于1,即AlxGa1~xN形成层数大于1。
进一步地,在氮化镓基板层、N型氮化镓层、低温P型层、高温P型层生长过程中,每一层中所形成AlxGa1~xN层总厚度在0.01~100nm之间。
进一步地,在氮化镓基板层、N型氮化镓层、低温P型层、高温P型层生长过程中,每次关闭镓源,通入铝源的时间为1~100秒。
进一步地,在氮化镓基板层、N型氮化镓层、低温P型层、高温P型层生长过程中,不同位置AlxGa1~xN层厚度保持一致。
进一步地,在氮化镓基板层、N型氮化镓层、低温P型层、高温P型层生长过程中,不同位置AlxGa1~xN层厚度依次线性递增或递减、或呈锯齿、矩形、高斯分布、阶梯状变化等。
进一步地,在氮化镓基板层、N型氮化镓层、低温P型层、高温P型层生长过程中,同一AlxGa1~xN层在不同位置,铝组分x值可以保持一致,x值也可以在0~1之间呈现线性、锯齿、正弦、阶梯状或其他变化。
进一步地,在氮化镓基板层、N型氮化镓层、低温P型层、高温P型层生长过程中,不同位置AlxGa1~xN生长过程中,温度、转速、压力、氨气通入量、IV/III比、载气成分保持一致。
进一步地,在氮化镓基板层、N型氮化镓层、低温P型层、高温P型层生长过程中,不同位置AlxGa1~xN生长过程中,温度、转速、压力、氨气通入量、IV/III比、载气成分呈现线性递增或递减、或呈锯齿、矩形、高斯分布、阶梯状变化等。
进一步地,对衬底进行热处理的气体气氛为氢气或氨气或前述任意组合。
进一步地,低温P型层/高温P型层为氮化镓或InyGa1-yN层(0<y≤1)。
进一步地,在氮化镓基板层、N型氮化镓层、低温P型层、高温P型层生长过程中, AlxGa1~xN薄层结构可以仅以其中一层存在,或在多层中共同存在。
本发明提供一种氮化镓基发光二极管外延片制备方法,其优点在于:
1)在氮化镓基板层、N型氮化镓层、低温P型层、高温P型层生长过程中,短时间内关闭镓源通入铝源形成AlxGa1~xN薄层结构,通过控制此动作频次以及铝源通入量可以对外延结构中铝组分进行优化调整,可以有效地释放氮化镓与衬底之间由于晶格失配所产生的应力;
2)在N型氮化镓层与高温P型层中形成具备一定分布梯度的二维电子气,使电流非常均匀地扩展至整个发光面积,解决电流拥堵现象;
3)通过控制低温P型层中AlxGa1~xN层厚度分布以及铝组分从而替代电子阻挡层(EBL),由于此种方法形成的AlxGa1~xN层厚度均匀,尤其使大尺寸外延片发光均匀性得到较大改善。
以上通过提出一种新的铝元素掺入氮化物二极管外延片的制备方法,旨在解决进一步应力释放、提升外延片抗静电能力及发光强度和发光均匀性,在大尺寸外延片制备过程中表面尤为明显。
附图说明
图1为本发明实施例1中的氮化镓基发光二极管外延片结构剖视图。
图2为图1中的氮化镓基板层结构放大示意图。
图3为图1中的N型氮化镓层结构放大示意图。
图4为图1中的低温P型层结构放大示意图。
图5为图1中的高温P型层结构放大示意图。
图6为本发明实施例1中氮化镓基发光二极管外延片结构的氮化镓基板层、N型氮化镓层、低温P型层、高温P型层生长示意图。
图7 本发明实施例2中氮化镓基发光二极管外延片结构的氮化镓基板层、N型氮化镓层、低温P型层、高温P型层生长示意图。
图中标示:
1:衬底;2:氮化物缓冲层;3:氮化镓基板层;4:N型氮化镓层;5:多量子阱有源区;6:低温P型层;7:高温P型层;A1~An:氮化镓基板层中的本征氮化镓;B1~B2n:氮化镓基板层中的AlxGa1~xN层;C1~Cn:N型氮化镓层中的掺硅氮化镓层;D1~Dn:N型氮化镓层中的掺硅AlxGa1~xN层;E1~En:低温P型层中的掺镁氮化镓或InyGa1-yN层;F1~Fn:低温P型层中的掺镁AlxGa1~xN层;G1~Gn:高温P型层中的掺镁氮化镓或InyGa1-yN层;H1~Hn:高温P型层中的掺镁AlxGa1~xN层;以上,n为自然数,且n≥1。
具体实施方式
为使本发明更易于理解其实质性特点及其所具的实用性,下面便结合附图对本发明若干具体实施例作进一步的详细说明,但需要说明的是以下关于实施例的描述及说明对本发明保护范围不构成任何限制。
实施例1
图1~6为本发明制作一种氮化镓基发光二极管外延片的示意图,本实施例中制备获得的外延片由下至上依次包括:(1)蓝宝石衬底1;(2)低温氮化物缓冲层2,可包含氮化镓、或氮化铝或二者结合,膜厚在10~100nm之间;(3)氮化镓基板层3,膜厚在300~7000nm之间,优选3500nm;(4)N型氮化镓层4,其中掺杂源为硅烷,掺杂浓度在1×1018~2×1019cm-3之间,优选1.2×1019cm-3;(5)多量子阱有源区5,以InyGa1-yN作为阱层、以氮化镓或AlxGa1~xN或二者组合作为垒层,其中垒层厚度在50~150nm之间、阱层厚度在1~20nm之间;(6)低温P型层6,由掺Mg氮化镓层或掺Mg的InyGa1-yN层(0<y≤1)构成,优选氮化镓,厚度在50~200nm之间,优选110nm,生长温度在600~850℃之间,优选750℃;(7)高温P型层7,其中掺杂源为镁源,由氮化镓或InyGa1-yN层(0<y≤1)构成,优选氮化镓。
在所述氮化镓基板层的生长过程中,设定反应室压力100~500torr;生长温度800~1200℃,采用H2与N2混合气作为载气;首先通入氨气与镓源生长10~5000nm固定厚度A1,接着关闭镓源与氨气,通入铝源生长B1,优选时间为1~100秒,继续关闭铝源通入氨气与镓源生长氮化镓A2,如此反复直到生长至An+1,n介于5~20之间。
在N型氮化镓层生长过程中,设定压力优选反应室压力100~500torr,生长温度800~1200℃,采用H2与N2混合气体作为载气;通入氨气与镓源生长10~5000nm固定厚度C1,掺杂源为硅烷,设定掺杂浓度1×1018~2×1019cm-3,接着关闭镓源、氨气与硅烷通入铝源生长D1,优选时间为1~100秒,继续关铝源通入氨气与镓源生长氮化镓C2,如此反复直到生长至Cn+1,n介于5~20之间。
在低温P型层生长过程中,设定压力优选反应室压力100-300torr,生长温度500~800℃,采用H2与N2混合气作为载气;通入氨气与镓源、或镓源与铟源混合生长10~5000nm固定厚度E1,掺杂源为二茂镁,设定掺杂浓度3×1018~1×1019cm-3,接着关闭镓源(或包括铟源)、氨气与二茂镁通入铝源生长F1,优选时间为1~100秒,继续关闭铝源通入镓源(或包括铟源)、氨气与二茂镁生长氮化镓E2,如此反复直到生长至En+1,n介于5~20之间。
在高温P型层生长过程中,设定压力优选反应室压力100-300torr,生长温度800~1100℃,采用H2与N2混合气作为载气;通入氨气与镓源生长10~5000nm固定厚度G1,掺杂源为二茂镁,设定掺杂浓度5×1018~3×1019cm-3,接着关闭镓源、氨气与二茂镁通入铝源生长H1,优选为1~100秒,继续关闭铝源通入氨气、镓源、二茂镁生长氮化镓层G2,如此反复直到生长至Gn+1,n介于5~20之间。
作为本发明的一个具体实施例,采用短时间内关闭镓源通入铝源方式生长AlxGa1~xN薄层结构,充分释放衬底与氮化镓材料间应力,在N型氮化镓层、高温P型层中形成均匀多重二维电子气,使同一外延片不同位置的电流更加均匀,在低温P型层中形成AlxGa1~xN薄层结构可以替代电子阻挡层(EBL),阻挡电子过冲、降低空穴注入势垒。
作为本实施例中第一个实施例变形,在氮化镓基板层与低温P型层的生长过程中,铝源流量从第一次至最后一次逐渐降低,即在B1至Bn、F1至Fn层中x取值呈现逐降低,在氮化镓基板层中释放应力同时提升靠近有源区部分材料的晶格质量,在低温P型层的生长过程中提高对电子的阻挡能力。
作为本实施例中第二个实施例变形,在氮化镓基板层、低温P型层的生长过程中,铝源通入频率由高至低,保证在氮化镓基板层底部、低温P型层底部有较多数量AlxGa1~xN层,即A1至An、E1至En厚度逐渐增加,从而在释放应力和电子阻挡中发挥更大作用。
作为本实施例中第三个实施例变形,在氮化镓基板层、低温P型层的生长过程中,铝源通入时间逐渐降低,增加氮化镓基板层、低温P型层底部AlxGa1~xN层厚度,即B1至Bn、F1至Fn层厚度逐渐降低,从而在释放应力和电子阻挡中发挥更大作用。
实施例2
如图7所示,区别于实施例1,本实施例在氮化镓基板层、N型氮化镓层、低温P型层、高温P型层的生长过程中,铝源通入时仅关闭镓源(或包括铟源),氨气保持通入状态,这样会在氮化镓基板层、N型氮化镓层、低温P型层、高温P型层中形成AlxGa1~xN层的铝组分x值呈现从0先增加至1后减小至0的结构,此种结构使Bn、Dn、Fn、Hn中的铝组分大大增加,因而加强了在氮化镓基板层中的应力释放作用,并在N型氮化镓层和高温P型层中形成较高的势垒,强化了电流扩展,在低温P型层中的电子阻挡作用同样会显著加强。
作为本实施例中第一个实施例变形,在氮化镓基板层、低温P型层的生长过程中,铝源流量从第一次至最后一次逐渐降低,即在B1至Bn、F1~Fn层中x值逐渐变低,在氮化镓基板层中释放应力同时提升靠近有源区部分材料的晶格质量,在低温P型层的生长过程中提高对电子的阻挡能力。
作为本实施例中第二个实施例变形,在氮化镓基板层、低温P型层的生长过程中,铝源通入频率由高至低,保证在氮化镓基板层底部、低温P型层底部有较多数量AlxGa1~xN层,即A1至An、E1至En厚度逐渐增加,从而在释放应力和电子阻挡中发挥更大作用。
作为本实施例中第三个实施例变形,在氮化镓基板层、低温P型层的生长过程中,铝源通入时间由多至少,增加氮化镓基板层、低温P型层底部AlxGa1~xN层厚度,即B1至Bn、F1至Fn层厚度逐降低,从而在释放应力和电子阻挡中发挥更大作用。
需要说明的是,在氮化镓基板层、N型氮化镓层、低温P型层、高温P型层生长过程中,AlxGa1~xN薄层结构可以只形成于氮化镓基板层、N型氮化镓层、低温P型层、高温P型层中的任意一层,也可以形成于其中的任意多层,在其中任意一层中所形成的AlxGa1~xN层总厚度在0.01nm~100nm之间。
在氮化镓基板层、N型氮化镓层、低温P型层、高温P型层生长过程中,短时间内关闭镓源通入铝源形成AlxGa1~xN薄层结构,通过控制此动作频次以及铝源通入量可以对外延结构中铝组分进行优化调整,可以有效地释放氮化镓外延层与衬底之间由于晶格失配所产生的应力;在N型氮化镓层或高温P型层中形成AlxGa1~xN层,还可以获得一定分布梯度的二维电子气,使电流非常均匀地扩展至整个发光面积,解决电流拥堵现象;在低温P型层中形成厚度分布以及铝组分可控的AlxGa1~xN层,更是可以替代电子阻挡层(EBL),阻挡电子过冲、降低空穴注入势垒,且该方法形成的AlxGa1~xN层厚度均匀,尤其使大尺寸外延片发光均匀性得到较大改善。
以上所述仅为本发明的优选实施方式,并不用于限制本发明,对于本领域的技术人员来说,本发明可以有各种更改、润饰和变化。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进均视为在本发明的保护范围之内。

Claims (12)

1.一种氮化镓基发光二极管外延片制备方法,包括步骤:
对衬底进行热处理; 
在热处理后衬底上,依次生长低温缓冲层、氮化镓基板层、N型氮化镓层、多量子阱有源区、低温P型层、高温P型层;
其特征在于:在所述氮化镓基板层、N型氮化镓层、低温P型层、高温P型层生长过程中,采用关闭镓源,通入铝源形成AlxGa1~xN薄层结构,其中0≤x≤1,得到所述氮化镓基发光二极管外延片。
2.根据权利要求1所述的一种氮化镓基发光二极管外延片制备方法,其特征在于:在氮化镓基板层、N型氮化镓层、低温P型层、高温P型层生长过程中,铝源通入频次大于1,即AlxGa1~xN形成层数大于1。
3.根据权利要求1所述的一种氮化镓基发光二极管外延片制备方法,其特征在于:在氮化镓基板层、N型氮化镓层、低温P型层、高温P型层生长过程中,AlxGa1~xN薄层结构形成于氮化镓基板层、N型氮化镓层、低温P型层、高温P型层中的任意一层或多层。
4.根据权利要求3所述的一种氮化镓基发光二极管外延片制备方法,其特征在于:在氮化镓基板层、N型氮化镓层、低温P型层、高温P型层生长过程中,其中任意一层中所形成的AlxGa1~xN层总厚度在0.01nm~100nm之间。
5.根据权利要求1所述的一种氮化镓基发光二极管外延片制备方法,其特征在于:每次关闭镓源,通入铝源的时间为1~100秒。
6.根据权利要求1所述的一种氮化镓基发光二极管外延片制备方法,其特征在于:在氮化镓基板层、N型氮化镓层、低温P型层、高温P型层生长过程中,不同位置AlxGa1~xN层厚度保持一致。
7.根据权利要求1所述的一种氮化镓基发光二极管外延片制备方法,其特征在于:在氮化镓基板层、N型氮化镓层、低温P型层、高温P型层生长过程中,不同位置AlxGa1~xN层厚度依次线性递增或递减、或呈锯齿、矩形、高斯分布、阶梯状。
8.根据权利要求1所述的一种氮化镓基发光二极管外延片制备方法,其特征在于:在氮化镓基板层、N型氮化镓层、低温P型层、高温P型层生长过程中,同一AlxGa1~xN层在不同位置,铝组分x值保持一致,或者x值在0~1之间呈现线性、锯齿、正弦、阶梯状变化。
9.根据权利要求1所述的一种氮化镓基发光二极管外延片制备方法,其特征在于:在氮化镓基板层、N型氮化镓层、低温P型层、高温P型层生长过程中,不同位置AlxGa1~xN层生长过程中,温度、转速、压力、氨气通入量、IV/III比、载气成分保持一致。
10.根据权利要求1所述的一种氮化镓基发光二极管外延片制备方法,其特征在于:在氮化镓基板层、N型氮化镓层、低温P型层、高温P型层生长过程中,不同位置AlxGa1~xN层生长过程中,温度、转速、压力、氨气通入量、IV/III比、载气成分呈现线性递增或递减、或呈锯齿、矩形、高斯分布、阶梯状变化。
11.根据权利要求1所述的一种氮化镓基发光二极管外延片制备方法,其特征在于:对衬底进行热处理的气体气氛为氢气或氨气或前述任意组合。
12.根据权利要求1所述的一种氮化镓基发光二极管外延片制备方法,其特征在于:低温P型层/高温P型层为氮化镓或InyGa1-yN层(0<y≤1)。
CN201410291474.6A 2014-06-26 2014-06-26 一种氮化镓基发光二极管外延片制备方法 Active CN104022196B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410291474.6A CN104022196B (zh) 2014-06-26 2014-06-26 一种氮化镓基发光二极管外延片制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410291474.6A CN104022196B (zh) 2014-06-26 2014-06-26 一种氮化镓基发光二极管外延片制备方法

Publications (2)

Publication Number Publication Date
CN104022196A true CN104022196A (zh) 2014-09-03
CN104022196B CN104022196B (zh) 2017-12-29

Family

ID=51438857

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410291474.6A Active CN104022196B (zh) 2014-06-26 2014-06-26 一种氮化镓基发光二极管外延片制备方法

Country Status (1)

Country Link
CN (1) CN104022196B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104377283A (zh) * 2014-11-27 2015-02-25 天津三安光电有限公司 一种发光二极管外延片结构
CN105914266A (zh) * 2016-05-05 2016-08-31 映瑞光电科技(上海)有限公司 一种GaN基发光二极管的制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101140867A (zh) * 2007-07-26 2008-03-12 西安电子科技大学 基于Al2O3衬底的GaN薄膜的生长方法
CN102214740A (zh) * 2011-05-24 2011-10-12 中国科学院半导体研究所 一种提高氮化镓基发光二极管抗静电能力的方法
CN102637796A (zh) * 2012-05-15 2012-08-15 湘能华磊光电股份有限公司 具有P型AlGaN层结构的LED芯片及其制备方法
CN102925968A (zh) * 2012-10-17 2013-02-13 中国电子科技集团公司第五十五研究所 一种氮化物单晶薄膜的应变调控方法
CN103236477A (zh) * 2013-04-19 2013-08-07 安徽三安光电有限公司 一种led外延结构及其制备方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101140867A (zh) * 2007-07-26 2008-03-12 西安电子科技大学 基于Al2O3衬底的GaN薄膜的生长方法
CN102214740A (zh) * 2011-05-24 2011-10-12 中国科学院半导体研究所 一种提高氮化镓基发光二极管抗静电能力的方法
CN102637796A (zh) * 2012-05-15 2012-08-15 湘能华磊光电股份有限公司 具有P型AlGaN层结构的LED芯片及其制备方法
CN102925968A (zh) * 2012-10-17 2013-02-13 中国电子科技集团公司第五十五研究所 一种氮化物单晶薄膜的应变调控方法
CN103236477A (zh) * 2013-04-19 2013-08-07 安徽三安光电有限公司 一种led外延结构及其制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104377283A (zh) * 2014-11-27 2015-02-25 天津三安光电有限公司 一种发光二极管外延片结构
CN105914266A (zh) * 2016-05-05 2016-08-31 映瑞光电科技(上海)有限公司 一种GaN基发光二极管的制备方法

Also Published As

Publication number Publication date
CN104022196B (zh) 2017-12-29

Similar Documents

Publication Publication Date Title
CN102157657B (zh) 一种GaN基发光二极管以及制作方法
CN105990479A (zh) 一种氮化镓基发光二极管外延结构及其制备方法
CN105374912A (zh) 发光二极管及其制作方法
CN103325903A (zh) 可调控能带的uv led多量子阱结构装置及生长方法
CN103824917B (zh) 一种led制备方法、led和芯片
CN102664145A (zh) 采用金属有机化合物气相外延技术生长非对称电子储蓄层高亮度发光二极管的方法
CN104201260A (zh) 一种可温控调节渐变量子垒层中In含量的LED外延结构
CN103413877A (zh) 外延结构量子阱应力释放层的生长方法及其外延结构
WO2016197650A1 (zh) 无掺杂剂的AlGaN基紫外发光二极管及制备方法
CN105633235A (zh) 一种n型GaN结构的GaN基LED外延结构及生长方法
CN101355127A (zh) 提高ⅲ族氮化物发光效率的led量子阱结构及其生长方法
CN106159048A (zh) 一种发光二极管外延片及其生长方法
CN103887392A (zh) 一种提高led发光效率的外延生长方法
CN108831974A (zh) 一种发光二极管外延片及其制造方法
CN104916748A (zh) 光半导体元件
CN205092260U (zh) GaN基LED外延结构
CN104377283B (zh) 一种发光二极管外延片结构
CN102881790A (zh) Led的量子阱结构及其生长方法
CN105304778A (zh) 提高GaN基LED抗静电性能的外延结构及其制备方法
CN104022196A (zh) 一种氮化镓基发光二极管外延片制备方法
CN112701196A (zh) AlGaN基半导体紫外器件及其制备方法
CN105140360B (zh) 一种氮化物发光二极管及其制备方法
CN114141917B (zh) 一种低应力GaN基发光二极管外延片及其制备方法
CN104752568B (zh) 一种改善晶体质量的GaN基LED外延结构的制备方法
CN205790046U (zh) 一种量子阱结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant