CN103824917B - 一种led制备方法、led和芯片 - Google Patents

一种led制备方法、led和芯片 Download PDF

Info

Publication number
CN103824917B
CN103824917B CN201410065734.8A CN201410065734A CN103824917B CN 103824917 B CN103824917 B CN 103824917B CN 201410065734 A CN201410065734 A CN 201410065734A CN 103824917 B CN103824917 B CN 103824917B
Authority
CN
China
Prior art keywords
layer
gallium nitride
gallium
quantum well
led
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410065734.8A
Other languages
English (en)
Other versions
CN103824917A (zh
Inventor
黄小辉
于浩
周德保
杨东
康建
梁旭东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Epitop Photoelectric Technology Co., Ltd.
Original Assignee
EPITOP OPTOELECTRONIC Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by EPITOP OPTOELECTRONIC Co Ltd filed Critical EPITOP OPTOELECTRONIC Co Ltd
Priority to CN201410065734.8A priority Critical patent/CN103824917B/zh
Publication of CN103824917A publication Critical patent/CN103824917A/zh
Application granted granted Critical
Publication of CN103824917B publication Critical patent/CN103824917B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明提供一种LED制备方法、LED和芯片,方法包括:在衬底上生成缓冲层;在缓冲层上依次生长非掺杂的氮化镓层和N型氮化镓层;在N型氮化镓层上生长至少一个量子阱结构;在最后生成的量子阱结构上生长电子阻挡层;在电子阻挡层上生长至少一层***层,***层由P型氮化镓层和铟铝镓氮层组成,铟铝镓氮层生长在P型氮化镓层之上;在最后生成的***层上生长P型氮化镓层。本发明制备的LED具有高载流子迁移率***层,空穴在此层能够充分迁移和扩散,因此能够提高空穴的注入效率,从而有效降低工作电压,LED发光效率增强,而且提高了空穴在P型层的分布均匀性,使得发光更加均匀,在该层电流能够扩散充分,有效提高了器件的抗静电能力。

Description

一种LED制备方法、LED和芯片
技术领域
本发明涉及发光二极管(Light-Emitting Diode,简称LED)领域,尤其涉及一种具有高载流子迁移率的铟铝镓氮(InAlGaN)***层的LED制备方法、LED和芯片。
背景技术
III-V族半导体材料在发光照明、太阳电池及大功率器件等领域得到了广泛地的应用,尤其以氮化镓(GaN)为代表的宽禁带半导体材料,是继硅(Si)和砷化镓(GaAs)之后的第三代半导体材料,受到了科研界及产业界的广泛关注,而且GaN是制造蓝绿光LED最主要的材料,在产业界开始全面地推行。
目前,氮化镓LED的制备方法是通过仅在异质衬底如蓝宝石或者硅衬底上生长外延层制备而成,然而在制备过程中易导致外延层产生位错,如此会限制空穴的注入,当空穴的注入能力有限时,会导致氮化镓LED发光效率降低,而且由于空穴本身存在迁移率低、扩散长度短等缺点,使得空穴从P型区迁移至量子阱有源区的效率非常低,即空穴在P型区扩展能力有限,如此会导致传统的氮化镓LED的抗静电能力稍低,人体模式只能到达2000V左右,在强静电环境中容易击穿,同时,由于空穴二维扩展能力较差,导致LED工作时电流迁移并不是均匀分布的,可能形成一个电流通道,会导致器件工作电压偏高的问题,也因此影响了发光效率。
发明内容
本发明提供一种LED制备方法,通过在现有的LED中进一步引入***层,借助该***层的高载流子迁移率解决现有技术中因空穴的注入能力有限,导致LED发光效率低及因空穴在P型区扩展能力较差的缺陷,提高了所制备LED的抗静电能力。
本发明还提供了上述LED制备方法制成的LED,通过引入具有高载流子迁移率***层,有效提高了器件的抗静电能力。
本发明还提供了包括上述LED的芯片,芯片工作电压降低,发光亮度增大。
第一方面,本发明提供一种LED制备方法,包括:
在衬底上通过金属源和氨气反应生成缓冲层;
在所述缓冲层上依次生长非掺杂的氮化镓(GaN)层和N型氮化镓(N-GaN)层;
在所述N-GaN层上生长至少一个量子阱结构,其中,所述量子阱结构由量子垒层和量子阱层组成,所述量子阱层生长在所述量子垒层之上;
在最后生成的所述量子阱结构上生长电子阻挡层;
在所述电子阻挡层上生长至少一层***层,其中,所述***层由P型氮化镓(P-GaN)层和铟铝镓氮(InAlGaN)层组成,所述InAlGaN层生长在所述P-GaN层之上;
在最后生成的所述***层上生长P-GaN层。
一个具体方案中,控制反应环境的温度为500-550℃,压力为200-600mbar,通入金属源和氨气,在衬底上形成厚度为10-100nm的缓冲层,在具体的实施方案中,所述衬底可以为蓝宝石、图形化蓝宝石、硅、碳化硅、氧化锌、玻璃和铜等常规衬底材料中的任意一种,所述金属源为第ⅢA族金属的烷基化物的一种或多种,如镓、铝和铟等的烷基化物,例如可以为三乙基镓、三甲基镓、三甲基铝和三甲基铟中的一种或多种,所述氨气用于提供氮源,根据所选的金属源,对应生成的缓冲层可以为GaN、InN、AlN等或混合物。所述生产缓冲层的操作可以使用本领域常用的反应设备,例如可以为金属有机化学气相沉积(metal-organicchemical vapor deposition,简称:MOCVD)设备、分子束外延(Molecular beam epitaxy,简称:MBE)设备、氢化物气相外延(Hydride vapor phase epitaxy,简称:HVPE)设备等,本发明没有特殊限定(也适用于本发明方案的其它步骤中)。反应过程中通入金属源和氨气的时间可以具体根据金属源和氨气每分钟的通入量来设定,当金属源和氨气每分钟的通入量较小时,适当地增加金属源和氨气的通入时间,以使最终生成的缓冲层的厚度在5-100nm范围内。
本发明的实施方案,缓冲层生成完成,控制温度800~1100℃,压力为200-600mbar,通入镓源化合物和NH3,在所述缓冲层上形成厚度为500~2000nm的非掺杂的GaN层,其中,镓源化合物可以为三乙基镓或三甲基镓,接着,控制温度为1000~1100℃,压力为200-600mbar,维持通入镓源化合物和NH3,并掺入N型杂质,所述N型杂质的掺杂浓度为1x1017~5x1019cm-3,在所述非掺杂的GaN层上形成厚度为1000~3000nm的N-GaN层。该过程中,由于适当的温度和压力环境,缓冲层会发生分解与聚合,会在衬底表面扩散并迁移,形成具有均匀分布的晶核结构(可用“晶核岛”形容),此时通入的镓源化合物和NH3则使缓冲层的晶核岛长大且合并,生成非掺杂的GaN层。
掺杂是本领域中的公知常识和手段,N型杂质为制备LED中掺入的能够提供导电电子,从而改善导电特性的一类杂质,一般掺入的N型杂质可以为硅或硅烷。
根据本发明的实施方案,完成非掺杂GaN层和N-GaN层的设置后,可以按照以下步骤进行量子阱结构的生长,步骤1:控制温度为800~900℃,压力为200-600mbar,通入镓源化合物和氨气,在所述N-GaN层上生长GaN量子垒层。在所述N-GaN层上生长所述GaN量子垒层时,可以掺入N型杂质形成N-GaN量子垒层,也可以不掺入N型杂质,形成非掺杂的GaN量子垒层。其中,在本发明中,不管哪种量子垒层,量子垒层的厚度都为5-25nm,在本发明中量子垒层不限于只是GaN量子垒层,还可以为AlGaN量子垒层或InGaN量子垒层;步骤2:控制温度为700~800℃,压力为200-600mbar,通入镓源化合物、铟源化合物和氨气,其中铟源化合物可以为三乙基铟、三甲基铟,在所述GaN量子垒层上生长氮化镓铟(InGaN)量子阱层,所述InGaN量子阱层为非掺杂的InGaN量子阱层,其中,在本发明中,不管哪种量子阱层,量子阱层的厚度都为1-5nm,所述InGaN量子阱层组成中,基于化学计量,铟(In)的摩尔含量为A,且0<A<1,即,InGaN量子阱层组成中In的摩尔含量表示单位摩尔InGaN中In的摩尔百分比。所述量子垒层和所述量子阱层组成一个厚度为6-30nm的量子阱结构,需要说明的是,量子垒层的厚度习惯上用垒宽来表示,量子阱层的厚度习惯上用阱宽来表示,一个量子阱结构的厚度习惯用周期厚度表示,周期厚度由阱宽加上垒宽。在本发明中,所述量子阱结构的数量可以为1-50,通过上述步骤1和步骤2即得到1个所述量子阱结构,当所述量子阱结构的数量为2个时,则步骤3:重复一次所述步骤1和步骤2制得第2个量子阱结构,即在步骤2生成的所述量子阱层上再生长一个量子阱结构,若为多个量子阱结构,则根据量子阱的数量重复步骤1和步骤2,所述量子阱结构为至少2个时,形成GaN/InGaN多量子阱的结构。
本发明的实施方案中,完成量子阱结构的生成后,控制温度为800~900℃,压力为200-600mbar,通入镓源化合物和氨气,在最后生成的所述量子阱结构的所述量子阱层上再生长一层所述GaN层,即,当所述量子阱结构为多量子阱结构时,在最后生成的量子阱结构的量子阱层上生长一层GaN层,该GaN层中可以掺入杂质也可以不掺入杂质,具体的可以参见步骤1中生成的所述GaN层;接着控制温度为800-1000℃,压力为200-600mbar,通入镓源化合物、铝源化合物、铟源化合物和氨气,其中,铝源化合物可以为三乙基铝、三甲基铝,在最后生长的所述GaN层上继续生长一层InAlGaN电子阻挡层,所述InAlGaN电子阻挡层厚度为10-100nm,所述InAlGaN电子阻挡层组成中In的摩尔含量为M,铝(Al)的摩尔含量为N,镓(Ga)的摩尔含量为1-M-N,其中,0<M<1,0<N<1。
本发明的实施方案中,在生长了InAlGaN电子阻挡层上可以通过步骤A和步骤B生成至少一层***层,步骤A:控制温度为900-1100℃,压力为200-600mbar,通入镓源化合物、P型杂质和氨气,在所述InAlGaN电子阻挡层上生长所述P-GaN层,在本发明中,P型杂质与N型杂不同的是:P型杂质为制备LED中掺入的能够提供空穴,从而改善导电特性的一类杂质,一般P型杂质可以为镁,P型杂质的掺杂浓度为1×1018cm-3~5×1020cm-3,所述P-GaN层厚度为10-200nm;接着执行步骤B:控制反应环境的温度为900-1100℃,压力为200-600mbar,通入镓源化合物、铝源化合物、铟源化合物、P型杂质和氨气,在所述P-GaN层上生长InAlGaN层,所述InAlGaN层厚度为1-5nm,所述InAlGaN层的P型杂质的掺杂浓度为1×1018cm-3~5×1020cm-3,所述InAlGaN层组成中In的摩尔含量为M,Al的摩尔含量为N,Ga的摩尔含量为1-M-N,其中,0<M<1,0<N<1,所述P-GaN层和所述InAlGaN层组成所述***层。
本发明的具体实施方案,可以通过步骤A和步骤B生成单层P-GaN/InAlGaN***层,也可以为多层,所述***层的层数范围为1-20层,当所述***层为2层时,则执行步骤C:重复一次步骤A和步骤B,所述***层为多层时,根据***层的层数依次重复步骤A和步骤B,形成{P-GaN/InAlGaN}超晶格结构。
在上述方案中,最后,温度控制为900-1100℃,压力为200-600mbar,通入镓源化合物、P型杂质和氨气,在最后生成的所述InAlGaN层上生长一层厚度为10-200nm的P-GaN层,即:所述***层为单层时,则在所述***层的InAlGaN层上覆盖一层P-GaN层,当所述***层为多层时,则在最后生成的所述InAlGaN层上覆盖一层P-GaN层,所述P-GaN层中P型杂质的掺杂浓度为1×1018cm-3~5×1020cm-3
本发明提供的所述P-GaN/InAlGaN***层中InAlGaN层为具有高载流子迁移率层,空穴在此层能够充分迁移和扩散,形成良好的空穴传导层,而且具有高载流子迁移率层能够提高空穴的注入效率,空穴注入效率提高能够有效降低工作电压,具有高载流子迁移率层还能够提高空穴在P型层的分布均匀性,从而使得发光更加均匀,而传统的P型层易形成电流通道,限制了发光效率的提高,此高载流子迁移率层的存在能够很好地解决这个问题,另外具有高载流子迁移率层使电流能够在此层扩散充分,能够有效提高器件的抗静电能力。
除有特别说明,在本发明中,形成掺杂层(例如N-GaN层、P-GaN层)时,掺杂浓度表示每立方厘米中含有的杂质原子个数;实施本发明的各生长过程中可使用本领域制备LED常用的各类设备提供反应室,例如MOCVD设备、MBE设备和HVPE设备等,其中MOCVD设备为利用金属有机化学气相沉积技术将金属有机化合物以热分解反应方式在衬底上进行气相沉积从而制备LED的设备,MBE设备为利用分子束外延技术制备LED的设备,HVPE设备为利用氢化物气相外延技术制备LED的设备,在具体实施过程,可以根据实际情况和需要确定相应的设备。
本发明还提供一种LED,其按照上述任一方法制备得到。
本发明进一步提供一种芯片,包括:至少一个上述的LED。
本发明提供一种改进的LED制备方法,制备的LED具有高载流子迁移率***层,空穴在此层能够充分迁移和扩散,因此能够提高空穴的注入效率,从而有效降低工作电压,LED发光效率增强,而且提高了空穴在P型层的分布均匀性,使得发光更加均匀,电流在该层能够扩散充分,有效提高了器件的抗静电能力。
附图说明
图1为本发明实施例一提供的LED的结构示意图;
图2为本发明实施例二提供的LED的结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
实施例一
在本实施例中,通过下述LED制备方法制备而成的LED中***层为单层***层,量子阱结构为多量子阱结构,在制备过程中生成的各层可以参见图1,图1为本发明实施例一提供的LED的结构示意图,本实施例中选用的反应设备为MOCVD,选用的衬底为硅衬底。
1、控制MOCVD反应室温度为520℃,压力为600mbar,通入三甲基镓(150mL/min)和NH3(60L/min),设定生长时间为3分钟(本实施例中各物质的通入时间即为生长时间),在硅衬底(Si)101上发生反应,形成厚度为25nm的GaN缓冲层102。
2、控制温度为1050℃,压力为200mbar,通入三甲基镓(280mL/min)和氨气(65L/min),设定生长时间为30分钟,在GaN缓冲层102上生长一层厚度为1500nm的非掺杂的GaN层103。
3、温度维持在1050℃,压力维持在200mbar,通入三甲基镓(300mL/min)和氨气(65L/min),设定生长时间为40分钟,并掺入硅烷,生长一层厚度为1500nm的N-GaN层104,N-GaN层104中硅烷的掺杂浓度为1×1019cm-3
4、控制反应室温度为840℃,压力为300mbar,通入三乙基镓(360mL/min)和氨气(40L/min),掺入Si杂质,Si掺杂浓度为1×1018cm-3,设定生长时间为2分30秒,在N-GaN层104上生长一层掺杂的GaN量子垒层105,GaN量子垒层105的厚度为12nm。
5、控制反应室温度为760℃,压力为300mbar,通入三乙基镓(120mL/min)、三甲基铟(400mL/min)和氨气(40L/min),设定生长时间为1分30秒,在上述GaN量子垒层105上生长一层非掺杂的InGaN量子阱层106,InGaN量子阱层106的厚度为3nm,InGaN量子阱层106中In的摩尔含量约为10%。GaN量子垒层105和InGaN量子阱层106组成厚度为15nm的量子阱结构X。
6、重复第4步和第5步8个循环,形成包含9个GaN/InGaN量子阱的多量子阱结构Y。
7、控制反应室温度为840℃,压力为300mbar,通入三乙基镓(360mL/min)和氨气(40L/min),设定生长时间为1分钟,在生成的第9个GaN/InGaN量子阱结构的InGaN量子阱层106上生长一层非掺杂的GaN层107。
8、控制温度为900℃,压力为200mbar,通入三甲基镓(120mL/min)、三甲基铝(60mL/min)、三甲基铟(60mL/min)和氨气(20L/min),设定生长时间2分钟,在非掺杂的GaN层107上生长一层InAlGaN电子阻挡层108,,InAlGaN电子阻挡层108中Al的摩尔含量为15%,In摩尔含量为1%,InAlGaN电子阻挡层108的厚度为15nm。
9、在InAlGaN电子阻挡层的基础上生长P型GaN,控制温度为980℃,压力为200mbar,通入三甲基镓(120mL/min),二茂镁(400mL/min)和氨气(65L/min),设定生长时间为8min,在InAlGaN电子阻挡层108上生长P-GaN层109,P-GaN层109的厚度为80nm,Mg的掺杂浓度为2.3×1020cm-3
10、控制温度降为900℃,压力为200mbar,通入三乙基镓(340mL/min)、三甲基铝(20mL/min)、三甲基铟(200mL/min)、二茂镁(50mL/min)和氨气(20L/min),设定生长时间为1分钟,在P-GaN层109上生长InAlGaN层1010,InAlGaN层1010中In的摩尔含量为10%,Al的摩尔含量为15%,Mg的掺杂浓度为2×1019cm-3,InAlGaN层1010的厚度约为3nm,P-GaN层109和InAlGaN层1010组成单层高载流子迁移率***层M。
11、重复第9步,即,在InAlGaN层1010上再生长一层P-GaN层109,此单层高载流子迁移率***层的LED制备完成。
将实施例一制备而成的LED制作成350μm×350μm芯片,通入20mA的电流,测得工作电压为2.95V,发光亮度为32mW。
作为对比,采用按照现有的制备方法得到LED制作成350μm×350μm芯片,通入20mA的电流,测得工作电压约为3.1V,发光亮度约为29mW。
本实施例提供的LED制备方法,制备的LED具有高载流子迁移率***层,空穴在此层能够充分迁移和扩散,形成良好的空穴传导层,因此能够提高空穴的注入效率,当空穴注入效率提高时能够有效降低工作电压,同时高载流子迁移率***层能够提高空穴在P型层的分布均匀性,使得发光更加均匀,而传统的p型层易形成电流通道,限制了发光效率的提高,此高载流子迁移率层的存在能够很好地解决发光效率的问题,此外,电流在高载流子迁移率***层内能够扩散充分,有效提高了器件的抗静电能力。
实施例二
在本实施例中,通过下述LED制备方法制备而成的LED中***层为多层***层,即***层为超晶格插结构,制备过程中生成的各层可以参见图2,图1为本发明实施例二提供的LED的结构示意图,本实施例中选用的反应设备为MOCVD,选用的衬底为硅衬底。
1、控制MOCVD反应室温度为520℃,压力为600mbar,通入三甲基镓(150mL/min)和NH3(60L/min),设定生长时间为3分钟(本实施例中各物质的通入时间即为生长时间),在硅衬底(Si)201上发生反应,形成厚度为25nm的GaN缓冲层202。
2、控制温度为1050℃,通入三甲基镓(280mL/min)和氨气(65L/min),设定生长时间为30分钟,压力保持200mbar,在GaN缓冲层202生长一层厚度为1500nm的非掺杂的GaN层203。
3、温度维持在1050℃,压力维持在200mbar,通入三甲基镓(300mL/min)和氨气(65L/min),设定生长时间为40分钟,并掺入硅烷,生长一层厚度为1500nm的N-GaN层204,N-GaN层204中硅烷的掺杂浓度为1×1019cm-3
4、控制温度为840℃,压力为300mbar,通入三乙基镓(360mL/min)和氨气(40L/min),掺入Si杂质,Si掺杂浓度为1×1018cm-3,设定生长时间为2分30秒,在N-GaN层204上生长一层掺杂的GaN量子垒层205,GaN量子垒层205的厚度为12nm。
5、控制温度为760℃,压力维持在300mbar,通入三乙基镓(120mL/min)、三甲基铟(400mL/min)和氨气(40L/min),设定生长时间为1分30秒,在上述GaN量子垒层205上生长一层非掺杂的InGaN量子阱层206,InGaN量子阱层206的厚度为3nm,InGaN量子阱层206中In的摩尔含量约为10%。GaN量子垒层205和InGaN量子阱层206组成一个厚度为15nm的量子阱结构X。
6、重复第4步和第5步8个循环,形成包含9个GaN/InGaN量子阱的多量子阱结构Y。
7、控制反应室温度为840℃,压力为300mbar,通入三乙基镓(360mL/min)和氨气(40L/min),设定生长时间为1分钟,在生成的第9个GaN/InGaN量子阱结构的InGaN量子阱层206上生长一层非掺杂的GaN层207。
8、控制温度为900℃,压力为200mbar,通入三甲基镓(120mL/min)、三甲基铝(60mL/min)、三甲基铟(60mL/min)和氨气(20L/min),设定生长时间2分钟,在非掺杂的GaN层207上生长一层InAlGaN电子阻挡层208,InAlGaN电子阻挡层208中Al的摩尔含量为15%,In的摩尔含量为1%,InAlGaN电子阻挡层208的厚度为15nm。
9、在InAlGaN电子阻挡层的基础上生长P型GaN,将温度控制为980℃,压力为200mbar,通入三甲基镓(60mL/min),二茂镁(200mL/min)和氨气(65L/min),设定生长时间为4min,在InAlGaN电子阻挡层208上生长P-GaN层209,P-GaN层209的厚度为20nm,Mg的掺杂浓度为2.3×1020cm-3
10、将温度控制为900℃,压力为200mbar,通入三乙基镓(340mL/min)、三甲基铝(20mL/min)、三甲基铟(200mL/min)、二茂镁(50mL/min)和氨气(20L/min),设定生长时间为1分钟,在P-GaN层209上生长InAlGaN层2010,InAlGaN层2010中In的摩尔含量为10%,Al的摩尔含量为15%,Mg的掺杂浓度为2×1019cm-3,InAlGaN层2010的厚度约为3nm,P-GaN层209和InAlGaN层2010组成单层高载流子迁移率***层M。
11、重复第9-10步8个循环,形成包含9层GaN/InAlGaN的超晶格高载流子迁移率***层结构N。
12、继续重复第9步,在第9层GaN/InAlGaN***层的InAlGaN层2010上再生长一层P-GaN层209,此超晶格高载流子迁移率***层LED结构完成。
将实施二制备而成的LED制作成350μm×350μm芯片,通入20mA的电流,测得工作电压为2.90V,发光亮度为35mW。
作为对比,采用现有的制备方法得到的LED制作成350μm×350μm芯片,通入20mA的电流,测得工作电压为3.1V,发光亮度为29mW。
本实施例提供的LED制备方法,制备的LED具有高载流子迁移率***层,空穴在此层能够充分迁移和扩散,形成良好的空穴传导层,因此能够提高空穴的注入效率,当空穴注入效率提高时能够有效降低工作电压,同时高载流子迁移率***层能够提高空穴在P型层的分布均匀性,使得发光更加均匀,而传统的p型层易形成电流通道,限制了发光效率的提高,此高载流子迁移率层的存在能够很好地解决发光效率的问题,此外,电流在高载流子迁移率***层内能够扩散充分,有效提高了器件的抗静电能力。
最后应说明的是:以上各实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述各实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (9)

1.一种LED制备方法,其特征在于,包括:
在衬底上通过金属源和氨气反应生成缓冲层;
在所述缓冲层上依次生长非掺杂的氮化镓层和N型氮化镓层;
在所述N型氮化镓层上生长至少一个量子阱结构,其中,所述量子阱结构由量子垒层和量子阱层组成,所述量子阱层生长在所述量子垒层之上;
在生成的所述量子阱结构上生长电子阻挡层;
在所述电子阻挡层上生长至少一层***层,所述至少一层***层由铟铝镓氮层和P型氮化镓层组成,且使铟铝镓氮层生长在所述P型氮化镓层之上;
在生成的所述***层上生长P型氮化镓层;
所述在所述电子阻挡层上生长至少一层***层,包括:
步骤A、控制温度900-1100℃,压力为200-600mbar,通入镓源化合物、P型杂质和氨气,在所述电子阻挡层上生长所述P型氮化镓层;
步骤B、控制温度在900-1100℃,压力为200-600mbar,通入镓源化合物、铝源化合物、铟源化合物、P型杂质和氨气,在所述P型氮化镓层上生长所述铟铝镓氮层;
步骤C、根据确定的***层的层数重复步骤A和B,所述***层的层数为1-20层。
2.根据权利要求1所述的LED制备方法,其特征在于,所述在衬底上通过金属源和氨气反应生成缓冲层,包括:
控制反应环境的温度500-550℃,压力为200-600mbar,通入金属源和氨气,在所述衬底上形成厚度为5-100nm的缓冲层,其中,所述金属源为第ⅢA族金属的烷基化合物的一种或多种。
3.根据权利要求1或2所述的LED制备方法,其特征在于,所述在所述缓冲层上依次生长非掺杂的氮化镓层和N型氮化镓层,包括:
控制反应环境的温度800~1100℃,压力为200-600mbar,通入镓源化合物和NH3,在所述缓冲层上形成厚度为500~2000nm的非掺杂的氮化镓层;
控制温度1000~1100℃,压力为200-600mbar,维持通入镓源化合物和NH3,并掺入N型杂质,所述N型杂质的掺杂浓度为1x1017~5x1019cm-3,在所述非掺杂的氮化镓层上形成厚度为1000~3000nm的N型氮化镓层。
4.根据权利要求1所述的LED制备方法,其特征在于,所述在所述N型氮化镓层上生长至少一个量子阱结构,包括:
步骤1、控制温度800~900℃,压力为200-600mbar,通入镓源化合物和氨气,在所述N型氮化镓层上生长氮化镓量子垒层,且该氮化镓量子垒层的厚度为5-25nm;
步骤2、调节温度至700~800℃,压力为200-600mbar,通入镓源化合物、铟源化合物和氨气,在所述氮化镓量子垒层上生长氮化镓铟量子阱层,基于所述氮化镓铟量子阱层组成的化学计量关系,其中铟的摩尔含量为A,且0<A<1,所述氮化镓铟量子阱层厚度为1-5nm,所述氮化镓量子垒层和所述氮化镓铟量子阱层组成一个厚度为6-30nm的量子阱结构;
步骤3、根据确定的所述量子阱结构的数量重复上述步骤1和步骤2,所述量子阱结构的数量为1-50个。
5.根据权利要求1或4所述的LED制备方法,其特征在于,所述在生成的所述量子阱结构上生长电子阻挡层,包括:
控制温度800~900℃,压力为200-600mbar,通入镓源化合物和氨气,在最后生成的所述量子阱结构的所述量子阱层上再生长一层氮化镓层;然后
控制温度800-1000℃,压力为200-600mbar,通入镓源化合物、铝源化合物、铟源化合物和氨气,使所述氮化镓层上继续生长一层铟铝镓氮电子阻挡层,所述铟铝镓氮电子阻挡层厚度为10-100nm,所述铟铝镓氮电子阻挡层组成中铟的摩尔含量为M,铝的摩尔含量为N,镓的摩尔含量为1-M-N,其中,0<M<1,0<N<1。
6.根据权利要求1所述的LED制备方法,其特征在于,
形成***层的P型氮化镓层厚度为10-200nm,且其中P型杂质的掺杂浓度为1×1018cm-3~5×1020cm-3
7.根据权利要求1所述的LED制备方法,其特征在于,
***层的铟铝镓氮层厚度为1-5nm,其中P型杂质的掺杂浓度为1×1018cm-3~5×1020cm-3,且所述铟铝镓氮层组成中铟的摩尔含量为M,铝的摩尔含量为N,镓的摩尔含量为1-M-N,其中,0<M<1,0<N<1。
8.一种根据权利要求1~7任一项所述的LED制备方法制备的LED。
9.一种芯片,其特征在于,包括至少一个权利要求8所述的LED。
CN201410065734.8A 2014-02-25 2014-02-25 一种led制备方法、led和芯片 Active CN103824917B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410065734.8A CN103824917B (zh) 2014-02-25 2014-02-25 一种led制备方法、led和芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410065734.8A CN103824917B (zh) 2014-02-25 2014-02-25 一种led制备方法、led和芯片

Publications (2)

Publication Number Publication Date
CN103824917A CN103824917A (zh) 2014-05-28
CN103824917B true CN103824917B (zh) 2017-01-18

Family

ID=50759874

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410065734.8A Active CN103824917B (zh) 2014-02-25 2014-02-25 一种led制备方法、led和芯片

Country Status (1)

Country Link
CN (1) CN103824917B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105789392A (zh) * 2016-04-28 2016-07-20 聚灿光电科技股份有限公司 GaN基LED外延结构及其制造方法
CN105762248B (zh) * 2016-05-16 2018-05-08 安徽三安光电有限公司 一种发光二极管及其制备方法
CN106784179B (zh) * 2016-12-06 2019-05-14 圆融光电科技股份有限公司 一种led制备方法、led和芯片
CN108735864B (zh) * 2018-05-28 2019-08-23 华灿光电(浙江)有限公司 一种发光二极管外延片的制备方法
CN110635007A (zh) * 2019-09-12 2019-12-31 佛山市国星半导体技术有限公司 一种抗静电外延结构及其制备方法
CN111081836A (zh) * 2020-01-21 2020-04-28 福建兆元光电有限公司 发光二极管及其制造方法
CN115347097B (zh) * 2022-10-18 2023-03-14 江西兆驰半导体有限公司 发光二极管外延片及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6995403B2 (en) * 2003-09-03 2006-02-07 United Epitaxy Company, Ltd. Light emitting device
CN102544285A (zh) * 2012-01-16 2012-07-04 北京大学 利用电子阻挡层提高发光效率的氮化物发光器件
CN102969417A (zh) * 2012-11-01 2013-03-13 扬州中科半导体照明有限公司 一种绿光氮化物led外延片及其生长方法
CN103050592A (zh) * 2013-01-06 2013-04-17 湘能华磊光电股份有限公司 具有p型超晶格的led外延结构及其制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6995403B2 (en) * 2003-09-03 2006-02-07 United Epitaxy Company, Ltd. Light emitting device
CN102544285A (zh) * 2012-01-16 2012-07-04 北京大学 利用电子阻挡层提高发光效率的氮化物发光器件
CN102969417A (zh) * 2012-11-01 2013-03-13 扬州中科半导体照明有限公司 一种绿光氮化物led外延片及其生长方法
CN103050592A (zh) * 2013-01-06 2013-04-17 湘能华磊光电股份有限公司 具有p型超晶格的led外延结构及其制备方法

Also Published As

Publication number Publication date
CN103824917A (zh) 2014-05-28

Similar Documents

Publication Publication Date Title
CN103824917B (zh) 一种led制备方法、led和芯片
CN101488550B (zh) 高In组分多InGaN/GaN量子阱结构的LED的制造方法
CN102157657B (zh) 一种GaN基发光二极管以及制作方法
CN105633235B (zh) 一种n型GaN结构的GaN基LED外延结构及生长方法
CN104393124A (zh) 一种发光二极管外延片结构的制备方法
CN102754184A (zh) 具有调制掺杂的半导体装置结构及相关的方法
CN105990479A (zh) 一种氮化镓基发光二极管外延结构及其制备方法
CN105449051B (zh) 一种采用MOCVD技术在GaN衬底或GaN/Al2O3复合衬底上制备高亮度同质LED的方法
CN106601885A (zh) 一种发光二极管的外延结构及其生长方法
CN101488548A (zh) 一种高In组分多InGaN/GaN量子阱结构的LED
CN103730557A (zh) 一种具有新型的p型电子阻挡层结构的发光二极管及生长方法
CN106159048B (zh) 一种发光二极管外延片及其生长方法
CN105304781B (zh) 提升Mg空穴浓度的LED外延结构及其生长方法
CN105206726A (zh) 一种led结构及其生长方法
CN103887378A (zh) 一种高光效紫外led的外延生长方法
JP2017069299A (ja) Iii族窒化物半導体発光素子
CN104617487A (zh) 氮化镓同质衬底上激光器量子阱有源区的同温生长方法
CN106972085A (zh) 一种发光二极管外延片及其制造方法
CN104916748A (zh) 光半导体元件
CN108831974A (zh) 一种发光二极管外延片及其制造方法
CN103594579B (zh) 一种氮化物发光二极管的外延结构
CN103456852B (zh) 一种led外延片及制备方法
CN104319317B (zh) 一种可有效提高p‑GaN空穴注入层质量的外延生产方法
CN105304778B (zh) 提高GaN基LED抗静电性能的外延结构及其制备方法
CN205092260U (zh) GaN基LED外延结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP03 Change of name, title or address

Address after: 243000 Anhui Province Economic and Technological Development Zone Ma'anshan City Baoqing Road No. 399 Building 1

Patentee after: Epitop Photoelectric Technology Co., Ltd.

Address before: 243000 Anhui province Ma'anshan City West Road Economic Development Zone No. 259 South 1- layer

Patentee before: EpiTop Optoelectronic Co., Ltd.

CP03 Change of name, title or address