CN104022160B - 高价态过渡金属掺杂的氧化锌基半导体材料及薄膜晶体管 - Google Patents

高价态过渡金属掺杂的氧化锌基半导体材料及薄膜晶体管 Download PDF

Info

Publication number
CN104022160B
CN104022160B CN201410278159.XA CN201410278159A CN104022160B CN 104022160 B CN104022160 B CN 104022160B CN 201410278159 A CN201410278159 A CN 201410278159A CN 104022160 B CN104022160 B CN 104022160B
Authority
CN
China
Prior art keywords
zinc oxide
valence state
oxide based
film transistor
channel layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201410278159.XA
Other languages
English (en)
Other versions
CN104022160A (zh
Inventor
许磊
廖蕾
王艳艳
蔡洪涛
张天杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
North China University of Water Resources and Electric Power
Original Assignee
North China University of Water Resources and Electric Power
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by North China University of Water Resources and Electric Power filed Critical North China University of Water Resources and Electric Power
Priority to CN201410278159.XA priority Critical patent/CN104022160B/zh
Publication of CN104022160A publication Critical patent/CN104022160A/zh
Application granted granted Critical
Publication of CN104022160B publication Critical patent/CN104022160B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/22—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds
    • H01L29/227—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种高价态过渡金属掺杂的氧化锌基半导体材料，在氧化锌基材料中掺杂高价态过渡金属。本发明还公开了一种高价态过渡金属掺杂的氧化锌基薄膜晶体管，包括栅极、半导体沟道层、绝缘层、源极和漏极，其中，半导体沟道层材料为高价态过渡金属掺杂的氧化锌基半导体材料。本发明薄膜晶体管载流子迁移率、偏压稳定性高，制备方法简单，可控程度高，成本低廉，可大面积批量生产，可重复性高，环境友好。

Description

高价态过渡金属掺杂的氧化锌基半导体材料及薄膜晶体管
技术领域
本发明涉及一种高价态过渡金属掺杂的氧化锌基半导体材料，以及以该材料作为沟道层的薄膜晶体管，属于半导体技术领域。
背景技术
薄膜晶体管是一种场效应半导体器件，包括栅极、半导体沟道层、绝缘层和源漏电极组成部分，其中半导体沟道层对器件性能至关重要。目前，对于商用的薄膜晶体管，其中的半导体沟道层主要采用非晶硅和多晶硅薄膜晶体管。非晶硅的特点是均匀性好，适用于大面积制备，但是其迁移率很低，一般小于1 cm2/Vs, 严重阻碍了薄膜晶体管性能的进一步提升。多晶硅薄膜晶体管的迁移率有所提高，但其制备温度高，大面积制备的均匀性差。此外，非晶硅和多晶硅薄膜晶体管都对光敏感，光照条件下器件性能会发生很大变化。因此，在平板显示中需要引入黑矩阵，显著降低了显示器件的开口率，增加了制备工艺的复杂度和成本。
透明氧化物半导体作为薄膜晶体管材料之一，受到研究者和显示屏生产厂商的瞩目，有望发展成一个效率更高、价格更便宜的新兴电子行业，它的应用范围相当广泛，包括平板显示器、手机显示屏、柔性电子纸等多方面领域。透明氧化物材料一般是宽禁带材料，禁带宽度大于3 eV，在可见光范围内是透明的半导体材料。在当前研究的金属氧化物半导体中，以铟镓锌氧化物为代表的多元金属氧化物得以广泛研究。但由于铟、镓在地球上含量稀缺，反而带来资源的战略抢夺问题。因此寻找替代铟、镓元素氧化锌基半导体材料有非常重要的科学意义和商业价值。
发明内容
为了解决上述问题，本发明的目的在于提供一种高价态过渡金属掺杂的氧化锌基半导体材料。
本发明的另一目的还在于提供一种以高价态过渡金属掺杂的氧化锌基薄膜晶体管，以上述高价态过渡金属掺杂的氧化锌基半导体材料为沟道层，本发明薄膜晶体管载流子迁移率高，稳定性好。
为实现上述目的，本发明采用如下技术方案：
一种高价态过渡金属掺杂的氧化锌基半导体材料，在氧化锌基材料中掺杂高价态过渡金属，其成分为MxZn1-xO，其中，M为Ti或者Mo，x=0.002～0.035。
一种高价态过渡金属掺杂的氧化锌基薄膜晶体管，包括基底、栅极、半导体沟道层、绝缘层、源极和漏极，绝缘层位于栅极和半导体沟道层之间，源极和漏极分别接在半导体沟道层的两端；所述的半导体沟道层材料为上述高价态过渡金属掺杂的氧化锌基半导体材料，在氧化锌基材料中掺杂高价态过渡金属，其成分为MxZn1-xO，其中，M为Ti或者Mo，x=0.002～0.035。
根据所述的高价态过渡金属掺杂的氧化锌基薄膜晶体管，所述的半导体沟道层的制备方法为：在真空度≤2×10-4Pa的真空室中，将高纯高价态金属箔片放置在高纯氧化锌靶面上作为复合陶瓷靶材，利用高价态过渡金属的箔片的面积来控制掺杂浓度，高纯氩气气体氛围下，气压为0.1～0.6 Pa条件下，磁控溅射镀膜，溅射功率为50～120瓦，溅射生长温度为100～200℃，溅射厚度为10～50 nm，即可获得半导体沟道层，利用掩膜板将溅射薄膜分隔沉积成（500~550）μm×（500~550）μm小块。
根据所述的高价态过渡金属掺杂的氧化锌基薄膜晶体管，所述的栅极材料为重掺杂的P型硅，电阻率≤0.05 Ω·cm，兼做基底。
根据所述的高价态过渡金属掺杂的氧化锌基薄膜晶体管，所述的绝缘层为二氧化硅，厚度为90～120 nm；通过热氧化方法制备。
根据所述的高价态过渡金属掺杂的氧化锌基薄膜晶体管，所述的源极和漏极材料为Cr和Au；通过真空热蒸镀方法依次镀Cr和Au，掩模方法成形。
本发明积极有益效果
本发明以氧化锌薄膜为基础材料，在薄膜里面掺杂少量的高价态过渡金属元素（钛或者钼），利用高价态过渡金属元素价电子数多的特点及其热稳定高的特点，提高氧化锌基薄膜晶体管的迁移率和稳定性。
本发明薄膜晶体管载流子迁移率提升至15.8 cm2/Vs （0.5%钛掺杂）、13.8 cm2/Vs（0.2%钼掺杂），开关电流比高于105，偏压稳定性得以提升，其中，0.2%的钼掺杂的氧化锌的稳定性大幅提升。
本发明直接采用高价态过渡金属与氧化锌复合靶射频磁控溅射，制备方法简单，可控程度高，成本低廉，可大面积批量生产，可重复性高，环境友好。
附图说明
图1为高价态过渡金属掺杂的氧化锌基薄膜晶体管截面示意图；
图2分别为掺杂钛0%（对比实施例）、0.5%（实施例1）、2%（实施例2）和3.5%（实施例3）的氧化锌薄膜晶体管的转移特性曲线；
图3为掺杂钛0%（对比实施例）、0.5%（实施例1）、2%（实施例2）和3.5%（实施例3）的氧化锌薄膜晶体管的迁移率和阈值演化曲线；
图4为掺杂钼0%（对比实施例）、0.2%（实施例4）、0.4%（实施例5）和0.6%（实施例6）的氧化锌薄膜晶体管的转移特性曲线；
图5为掺杂钼0%（对比实施例）、0.2%（实施例4）、0.4%（实施例5）和0.6%（实施例6）的氧化锌薄膜晶体管迁移率和阈值演化曲线；
图6为实施例1掺杂钛0.5%的氧化锌薄膜晶体管的输出特性曲线；
图7为实施例4掺杂钼0.2%的氧化锌薄膜晶体管的输出特性曲线；
图8为实施例1掺杂0.5%钛的氧化锌基薄膜晶体管薄膜的原子力显微镜照片；
图9为实施例4掺杂0.2%钼的氧化锌基薄膜晶体管薄膜的原子力显微镜照片；
图10为对比实施例原始氧化锌基薄膜晶体管薄膜的原子力显微镜照片；
图11为实施例1掺杂0.5%钛的氧化锌基薄膜晶体管、实施例4掺杂0.2%钼的氧化锌基薄膜晶体管、对比实施例原始氧化锌基薄膜晶体在-20V电压下的阈值电压漂移随时间的变化曲线；
图12为实施例1掺杂0.5%钛的氧化锌基薄膜晶体管、实施例4掺杂0.2%钼的氧化锌基薄膜晶体管、对比实施例原始氧化锌基薄膜晶体管在40V电压下的阈值电压漂移随时间的变化曲线；
图13为实施例4掺杂0.2%的钼的氧化锌薄膜晶体管的负偏压应力测试（Vg=-20V）转移特性随时间的演化曲线图；
图14为实施例4掺杂0.2%的钼的氧化锌薄膜晶体管的正偏压应力测试（Vg=40V）转移特性随时间的演化曲线图。
具体实施方式
下面结合一些具体实施例对本发明进一步说明。
实施例1：
参见图2、3、6、8、11和12。
一种高价态过渡金属掺杂的氧化锌基薄膜晶体管，包括栅极、半导体沟道层、绝缘层、源极和漏极，所述的半导体沟道层材料为高价态过渡金属掺杂的氧化锌基半导体材料，所述的半导体材料成分为MxZn1-xO，其中，M为Ti，x=0.005。
所述的栅极材料为重掺杂的P型硅，电阻率≤0.05 Ω·cm，兼做基底。
所述的绝缘层为二氧化硅，厚度为90～120 nm；通过热氧化方法制备。
所述的源极和漏极材料为Cr和Au；通过真空热蒸镀方法依次镀Cr和Au，掩模方法成形。
所述的半导体沟道层的制备方法为：在真空度≤2×10-4Pa的真空室中，将高纯高价态金属箔片放置在高纯氧化锌靶面上作为复合陶瓷靶材，利用高价态过渡金属的箔片的面积来控制掺杂浓度，高纯氩气气体氛围下，气压为0.1～0.6 Pa条件下，磁控溅射镀膜，溅射功率为50～120瓦，溅射生长温度为100～200℃，溅射厚度为10～50 nm，即可获得半导体沟道层，利用掩膜板将溅射薄膜分隔沉积成（500~550）μm×（500~550）μm小块。
实施例2
参见图参见图2和3。
本实施例与实施例1的基本原理相同，有些不同的是：所述的半导体沟道层材料为高价态过渡金属掺杂的氧化锌基半导体材料，所述的半导体材料成分为MxZn1-xO，其中，M为Ti，x=0.02。
实施例3
参见图参见图2和3。
本实施例与实施例1的基本原理相同，有些不同的是：所述的半导体沟道层材料为高价态过渡金属掺杂的氧化锌基半导体材料，所述的半导体材料成分为MxZn1-xO，其中，M为Ti，x=0.035。
实施例4：
参见图4、5、7、9、11、12、13和14。
本实施例与实施例1的基本原理相同，有些不同的是：所述的半导体沟道层材料为高价态过渡金属掺杂的氧化锌基半导体材料，所述的半导体材料成分为MxZn1-xO，其中，M为Mo，x=0.002。
实施例5
参见图参见图4和5。
本实施例与实施例1的基本原理相同，有些不同的是：所述的半导体沟道层材料为高价态过渡金属掺杂的氧化锌基半导体材料，所述的半导体材料成分为MxZn1-xO，其中，M为Mo，x=0.004。
实施例6
参见图参见图4和5。
本实施例与实施例1的基本原理相同，有些不同的是：所述的半导体沟道层材料为高价态过渡金属掺杂的氧化锌基半导体材料，所述的半导体材料成分为MxZn1-xO，其中，M为Mo，x=0.006。
对比实施例
参见图2、3、4、5、10、11和12。
本实施例与实施例1的基本原理相同，有些不同的是：所述的半导体沟道层材料为不掺杂任何金属的氧化锌基半导体材料。
结果分析
图1中各标号代表的意义：1-栅极，2-绝缘层，3-沟道层，4-源极/漏极，5-漏极/源极。
由图2和3可知，随着Ti的掺杂浓度增大，氧化锌基薄膜晶体管的阈值向负的方向偏移，表明氧化锌基半导体材料向导体转变；同时器件的场效应迁移率在0.5%的Ti的掺杂浓度下达到极值，随后掺杂浓度增大意味着载流子增多，迁移率下降。
由图4和5可知，随着Mo的掺杂浓度增大，氧化锌基薄膜晶体管的阈值向正的方向偏移，表明氧化锌基半导体材料向绝缘体转变；同时器件的场效应迁移率在0.2%的Mo的掺杂浓度下达到极值，随后掺杂浓度增大，迁移率下降。
由图6和7可知，0.5%的Ti和0.2%的Mo掺杂的氧化锌基薄膜晶体管呈现n型沟道增强模式工作，在高的漏极电压下电流呈饱和状态，意味着整个沟道层的载流子完全耗尽。
由图8～10可知，通过合适的掺杂浓度，即掺杂0.5%钛或者0.2%钼的氧化锌基薄膜晶体管的薄膜表面较为平整，呈晶粒状，掺杂后的晶粒变大，晶态较对比实施例原始氧化锌基薄膜得到改善。
由图11和12可知，偏压应力作用5 h后，阈值漂移量接近饱和，掺杂0.2%钼的氧化锌基薄膜晶体管呈现出良好的偏压稳定性。
由图13和14可知，偏压应力作用下掺杂0.2%钼的氧化锌基薄膜晶体管转移曲线呈现出沿栅压轴简单的移动而没有明显的变形，归因于在沟道层内或界面处电荷被暂时的捕获。
因此，通过合适浓度高价态过渡金属（0.5%钛或者0.2%钼）掺杂的氧化锌薄膜后，提高了原始薄膜的电学性能，而且其偏压稳定性得到大幅提升，其中，掺杂0.2%的钼的氧化锌薄膜稳定性提升效果最为明显。

Claims (4)

1.一种高价态过渡金属掺杂的氧化锌基薄膜晶体管，其特征在于，包括栅极、半导体沟道层、绝缘层、源极和漏极，绝缘层位于栅极和半导体沟道层之间，源极和漏极分别接在半导体沟道层的两端；所述的半导体沟道层材料为一种高价态过渡金属掺杂的氧化锌基半导体材料，是在氧化锌基材料中掺杂高价态过渡金属，其成分为MxZn1-xO，其中，M为Ti或者Mo，x=0.002~0.035；所述的半导体沟道层的制备方法为：在真空度≤2×10-4Pa的真空室中，将高纯高价态金属箔片放置在高纯氧化锌靶面上作为复合陶瓷靶材，利用高价态过渡金属的箔片的面积来控制掺杂浓度，高纯氩气气体氛围下，气压为0.1～0.6 Pa条件下，磁控溅射镀膜，溅射功率为50～120瓦，溅射生长温度为100～200℃，溅射厚度为10～50 nm，即可获得半导体沟道层，利用掩膜板将溅射薄膜分隔沉积成（500~550）μm×（500~550）μm小块。
2.根据权利要求1所述的高价态过渡金属掺杂的氧化锌基薄膜晶体管，其特征在于，所述的栅极材料为重掺杂的P型硅。
3.根据权利要求1所述的高价态过渡金属掺杂的氧化锌基薄膜晶体管，其特征在于，所述的绝缘层为二氧化硅，厚度为90～120 nm。
4.根据权利要求1所述的高价态过渡金属掺杂的氧化锌基薄膜晶体管，其特征在于，所述的源极和漏极材料为Cr和Au；通过真空热蒸镀方法依次镀Cr和Au，掩模方法成形。
CN201410278159.XA 2014-06-20 2014-06-20 高价态过渡金属掺杂的氧化锌基半导体材料及薄膜晶体管 Expired - Fee Related CN104022160B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410278159.XA CN104022160B (zh) 2014-06-20 2014-06-20 高价态过渡金属掺杂的氧化锌基半导体材料及薄膜晶体管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410278159.XA CN104022160B (zh) 2014-06-20 2014-06-20 高价态过渡金属掺杂的氧化锌基半导体材料及薄膜晶体管

Publications (2)

Publication Number Publication Date
CN104022160A CN104022160A (zh) 2014-09-03
CN104022160B true CN104022160B (zh) 2017-04-05

Family

ID=51438823

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410278159.XA Expired - Fee Related CN104022160B (zh) 2014-06-20 2014-06-20 高价态过渡金属掺杂的氧化锌基半导体材料及薄膜晶体管

Country Status (1)

Country Link
CN (1) CN104022160B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104716195A (zh) * 2015-03-13 2015-06-17 北京大学 一种掺钼氧化锌薄膜晶体管及其制备方法
CN105742189B (zh) * 2016-01-27 2019-07-23 青岛中微创芯电子有限公司 一种氧化物半导体薄膜晶体管的制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103258743A (zh) * 2012-02-15 2013-08-21 乐金显示有限公司 薄膜晶体管、薄膜晶体管阵列基板及其制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101119913B1 (ko) * 2009-10-30 2012-03-05 삼성전자주식회사 그래핀 박막을 포함하는 전자 소자 및 그 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103258743A (zh) * 2012-02-15 2013-08-21 乐金显示有限公司 薄膜晶体管、薄膜晶体管阵列基板及其制造方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Ti-doped ZnO thin films prepared at different ambient conditions: electronic structures and magnetic properties;Zhihua Yong 等;《materials》;20100609;第3卷(第6期);3642-3653 *
直流反应磁控溅射法制备新型透明导电ZnO:Mo薄膜的研究;王三波;《工程科技I辑》;20090415;B020-177 *

Also Published As

Publication number Publication date
CN104022160A (zh) 2014-09-03

Similar Documents

Publication Publication Date Title
JP5640478B2 (ja) 電界効果型トランジスタの製造方法及び電界効果型トランジスタ
JP4982619B1 (ja) 半導体素子の製造方法及び電界効果型トランジスタの製造方法
Zheng et al. All-sputtered, flexible, bottom-gate IGZO/Al 2 O 3 bi-layer thin film transistors on PEN fabricated by a fully room temperature process
Arreola-Jardón et al. Ammonia-free chemically deposited CdS films as active layers in thin film transistors
CN105390551B (zh) 薄膜晶体管及其制造方法、阵列基板、显示装置
CN101872787A (zh) 金属氧化物薄膜晶体管及其制备方法
CN102683423A (zh) 一种顶栅结构金属氧化物薄膜晶体管及其制作方法
CN102332404A (zh) 基于阳极氧化绝缘层的薄膜晶体管的制备方法
JP2012028481A (ja) 電界効果型トランジスタ及びその製造方法
Huo et al. Flexible ZnO thin-film transistors on thin copper substrate
Xu et al. Amorphous indium tin oxide thin-film transistors fabricated by cosputtering technique
Dhananjay et al. Low threshold voltage ZnO thin film transistor with a Zn0. 7Mg0. 3O gate dielectric for transparent electronics
Kim et al. The influence of hafnium doping on bias stability in zinc oxide thin film transistors
CN104022160B (zh) 高价态过渡金属掺杂的氧化锌基半导体材料及薄膜晶体管
WO2016132681A1 (ja) 積層体及び積層体の製造方法
CN107104151A (zh) 一种双栅电极金属氧化物薄膜晶体管及其制备方法
CN104766891A (zh) 一种薄膜晶体管的源漏电极及制备方法、薄膜晶体管及制备方法
Yang et al. Preparation and electrical characteristics of Li–N co-doped InZnAlO thin film transistors by radio frequency magnetron sputtering
CN109887991A (zh) 一种叠层硅掺杂氧化锡薄膜晶体管及其制备方法
JP2011258804A (ja) 電界効果型トランジスタ及びその製造方法
CN112002762B (zh) 一种梯度沟道掺氮氧化锌薄膜晶体管及其制备方法
Li et al. Effect of oxygen partial pressure on the performance of homojunction amorphous In-Ga-Zn-O thin-film transistors
CN102969364A (zh) 一种改善器件均匀性的顶栅结构金属氧化物薄膜晶体管及其制作方法
CN107768255A (zh) 低温薄膜晶体管的制备方法
CN107768519A (zh) 反相器及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170405

Termination date: 20190620