CN103996627A - 制造含有图形阵列通孔的基板的方法和金属线集成体 - Google Patents

制造含有图形阵列通孔的基板的方法和金属线集成体 Download PDF

Info

Publication number
CN103996627A
CN103996627A CN201310651705.5A CN201310651705A CN103996627A CN 103996627 A CN103996627 A CN 103996627A CN 201310651705 A CN201310651705 A CN 201310651705A CN 103996627 A CN103996627 A CN 103996627A
Authority
CN
China
Prior art keywords
line pattern
metal wire
pattern array
metal line
add ons
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310651705.5A
Other languages
English (en)
Inventor
申宇慈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to CN201310651705.5A priority Critical patent/CN103996627A/zh
Publication of CN103996627A publication Critical patent/CN103996627A/zh
Priority to PCT/CN2014/092392 priority patent/WO2015081807A1/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

本发明公开一种基于金属线图形阵列制造金属线集成体，并进一步制造含有图形阵列通孔的基板的方法。该方法包括如下关键步骤：制作一个金属线图形阵列；在金属线之间和周围的空间制作固态介电基体，从而形成一个包含金属线图形阵列的金属线集成体；把所述金属线集成体分割成片，从而形成多个含有图形阵列通孔的基板。本发明进一步包括制作一个金属线图形阵列的方法和在金属线图形阵列中添加其它元件到所需位置的方法。本发明公开的金属线集成体可以用来批量地制造含有图形阵列通孔和其它附加元件的基板。

Description

制造含有图形阵列通孔的基板的方法和金属线集成体
技术领域
本发明一般地涉及三维（3D）集成电路半导体封装技术，特别地涉及含有通孔的基板的制造技术，其中包括含有通孔的硅基板（对应的通孔称作TSV：THROUGH-SILICON-VIA），含有通孔的有机材料基板（对应的通孔称作TSV：THROUGH-SUBSTRATE-VIA）和含有通孔的玻璃基板（对应的通孔称作TGV：THROUGH-GLASS-VIA）。
背景技术
有通孔的基板通常用于集成电路半导体封装技术中，是整合电子产品功能的元件。其中的通孔可以把位于基板上表面的电子元件（如集成电路半导体）与基板下方的其它电子元件或印刷电路板相连接，也可以通过制作于基板上表面的再分布线路（RDL：Redistributed Line）使位于其上表面的电子元件先直接地进行通讯，然后再与基板下方的其它电子元件或印刷电路板相连接。含有通孔的硅基板可以有更加精细的导电线路和线间距，其可用于把具有微小特征的半导体芯片与外界相连接。含有通孔的有机材料基板比含有通孔的硅基板便宜很多，然而，在其上面的导电线路和线路间距及与外界相连的导电触点间距目前还是比含有通孔的硅基板大很多，从而限制了其在具有微小特征的半导体芯与外界相连接中的电子封装中应用。含有通孔的硅基板通常是由硅晶片加工技术制造的，而含有通孔的有机材料基板可以由通常的有机材料基板制造技术或集成电路半导体封装技术来生产。另外，含有通孔的玻璃基板也正在被引入和发展中。
目前，制造含有通孔的基板的方法可以分为两类：一类是基于基板的方法，另一类是基于通孔的方法。基于基板的方法基本上包括：1）在基板上先开一些所需的孔，2）然后用导电材料填充这些孔，从而形成一个含有导电通孔的基板。基于通孔的方法基本上包括：1）先在一个载体上制作一些点状的小金属柱，2）然后用一个基板材料覆盖这些点状的小金属柱，再去掉所述的载体并打磨上下表面以露出点状的小金属柱，从而形成一个含有导电通孔的基板。这种一片一片地制造含有导电通孔的基板的方法是非常耗时和昂贵的，特别是对于硅基板。
发明内容
本发明的灵感来自于对传统的单向纤维加强的复合材料内在结构的观察。单向纤维加强的复合材料的横截面粗略地看起来与含有通孔的基板相似。因此，把一个单向金属纤维加强的复合材料分割成片似乎是一个便宜和快捷的制造含有通孔的基板的方法。然而，直接采用单向纤维加强的复合材料的制作方法是不可行的。原因包括：单向纤维加强的复合材料的制作方法通常是用一个基体材料（如树脂材料）把一束单向排列的纤维粘接在一起并固化成一个固体，其中纤维间的间距和纤维的图形阵列并不受到关注；然而，含有通孔的基板对通孔的分布有非常严格的要求，这些要求包括：1）通孔间距是按需要规定的，而且通孔间距在不同的位置可能是不同的；2）因为一个含有通孔的基板通常要分割成许多基板单元，每一个基板单元用于一个集成电路半导体封装，所以含有通孔的基板中的通孔间会按需要留有一些纵向和横向的分割通道；3）在通孔的制作中，在一个规则的通孔阵列中的一些位置上可能按需要不制作通孔（Depopulated Vias）；4）可能需要在含有通孔的基板中嵌入一些其它的电子元件。所述的每一个要求对传统的单向纤维加强的复合材料的制作方法来说都是一个挑战或不可能完成的任务。可以满足这些要求的金属线排列在本发明中被称作金属线图形阵列。本发明提供了一个制作金属线图形阵列的方法，和一种基于金属线图形阵列制造金属线集成体，并进一步制造含有图形阵列通孔的基板的方法。另外，本发明进一步提供了在金属线图形阵列中添加其它元件到所需位置的方法。本发明公开的金属线集成体及其制造方法可以用来批量地制造含有图形阵列通孔和其它附加元件的基板。与现有的制造含有通孔的基板的技术相比，本发明公开的方法可以称作是一个三维的方法（3D方法），而现有的技术是一个二维的方法（2D方法）。例如，一个300毫米直径的含有通孔的硅片（TSV Silicon Wafer）大概可以分割成81个（9×9阵列的单元）30毫米大小的方形的含有通孔的硅片单元，而本发明的一个一米长的具有相同直径的金属线集成体大概可以分割成1000片，从而制造八万一千（1000x81=81000）个30毫米大小的方形的含有通孔的基板单元。
本发明的一个实施例提供了一个由金属线段制作金属线图形阵列的方法，其进一步包含添加其它柱体和其它附加元件到金属线图形阵列并定位于所需位置的方法。本发明的另一个实施例提供了一个由连续的金属线制作金属线图形阵列的方法，其进一步包含添加其它柱体和其它附加元件到金属线图形阵列并定位于所需位置的方法。
本发明的一个优选的实施例提供了一个由金属线开始到金属线集成体和含有通孔的基板的制作方法及其步骤，其进一步包括添加其它柱体和其它附加元件到金属线图形阵列并定位于所需位置的方法。
本发明的另一个优选的实施例提供了一个包含金属线图形阵列并用来制造含有通孔的基板的金属线集成体，其可以进一步包含其它柱体和其它附加元件，从而进一步制造包含其它柱体和其它附加元件的含有通孔的基板。
本发明的第一个优点是可以快速和便宜地制造含有通孔的基板；第二个优点是，可以在含有通孔的基板中简便地添加其它通片和嵌入式附加元件，而且嵌入式附加元件可以与它们相邻的金属通孔形成导电的连接，从而免去连接嵌入式附加元件与外部的电子元件的在基板上的开孔及其它的工艺过程。本发明的更多优点包括通孔的直径和间距可以更加细小和含有通孔的基板的厚度可以随意选择。
在本发明中，关键的发明构思是制作一个金属线图形阵列，并基于所述的金属线图形阵列制作金属线集成体，并进一步分割成片来制造含有通孔的基板。本发明中一些其它的特征和相关的发明性概念会参照下面的附图说明在本发明的具体实施方式中加以详述。
附图说明
图1为本发明一个实施例中一个金属线集成体1000的示意图；
图1A和图1B分别是金属线集成体1000中一个XY面内单元100和Z方向层状结构120的放大示意图；
图1C和图1D分别是金属线集成体1000中一个XY面内单元100的其它的两个示意性的例子；
图2，图2A和图2B是本发明一个实施例中把其它柱体和其它附加元件添加到一个金属线图形阵列的方法的示意图；
图3，图3A，图3B和图3C是本发明一个实施例中制作一个两端固定的并在所需位置含有其它附加元件串的金属线图形阵列的方法的示意图；
图4是本发明一个实施例中用金属线段制作金属线图形阵列的方法的示意图；
图5，图5A到图5G是本发明一个实施例中用连续的金属线制作两端固定的金属线图形阵列的方法的示意图；
图6，图6A，图6B和图6C是本发明一个实施例中从两端固定的金属线图形阵列开始到制作金属线集成体和进一步制作含有通孔的基板的过程的示意图；
图7和图7A示意一个可以由本发明公开的方法制造的含有通孔的基板和其中的一个基板单元。
具体实施方式
为清楚地通过参照附图说明本发明的具体实施方式，首先对一些使用的术语解释如下：1）金属线图形阵列，其代表一组单向排列的金属线并且在金属线间具有一些所需的分布特征（如所需的线间距，把这组金属线分割成一些金属线单元的分割通道等）；2）附加元件，其代表一些可以埋在基板中的机械或电子器件（电容器，电阻器和电感器等）；3）引导金属线：其代表一些安装在其它物体的两端，起到把所述物体引入一个金属线图形阵列并定位于所需位置作用的金属线段；4）基板，其代表一片材料（如硅片，玻璃片或有机材料片），在其中间可以制作一些贯通其上下表面的通孔，在其上下表面可以制作一些电路和焊盘，从而形成一个电路基板；5）基板单元，其代表由一个大的基板分割而成的一些小的基板；6）通孔，其代表贯通基板上下表面的导电材料（通常为小金属柱）。
图1为本发明一个实施例中一个金属线集成体1000的示意图，其含有在XY平面内和沿Z（或垂直）方向的由金属线和其它附加元件形成的内在结构，其中100，110和120分别表示XY平面内的单元，分割通道和Z方向的由其它附加元件形成的层状结构。为了方便，这里把金属线的方向定义为Z方向，与Z方向垂直的面定义为XY平面。一个XY平面内的剖面图可以显示金属线形成的图形阵列和其中添加的其它柱体和其它附加元件。从XY平面内的剖面图看，一个金属线集成体通常会由分割通道（如图1中的分割通道110）分割成许多小的单元（如图1中的单元100）。图1A和图1B分别是金属线集成体1000中一个XY面内单元100和Z方向层状结构120的放大示意图1100和1200，其中102，104，106和108分别表示基体材料，金属线，其它附加元件和分割通道的中线，而图1B中另外的110和126分别表示分割通道和预先用来连接其它附加元件106的连接材料。在这两个示意性的例子1100和1200中，所画金属线和附加元件的数量可能远远小于它们在一个实际应用中所需的数量。
图1所示的是一个圆柱形的金属线集成体1000，它也可以根据需要具有任何其它的形状。另外，金属线集成体也可以包含一些柱体或仅仅包含一个金属线图形阵列。图1C所示的金属线集成体中的单元1300是一个仅仅包含金属线图形阵列的例子，其中136表示没有金属线的空位，而图1D所示的单元1400是一个在单元中间分布一个大的方柱的例子，其中146表示在每一个单元中分布的一个大的方柱，其可以是一个硅柱。
一个金属线集成体可以分割成许多含有通孔的基片，以作进一步的使用，如通过在其上下表面制作电子线路和焊接盘进一步制作成含有通孔（也可包含通片，嵌入式附加元件）的电子基板。
图2，图2A和图2B是本发明一个实施例中把其它柱体和其它附加元件添加到一个金属线图形阵列的方法的示意图，其中图2示意通过引导金属线202添加一些其它附加元件串200到一个金属线图形阵列中的方法，图2A示意另一个制作附加元件串的方法，其所示的制作附加元件2200的方法是把许多附加元件220按照一定的间距粘接或焊接到两根或多根平行的金属线222的内侧。如果选用一个导电的焊接材料224，附加元件220就可与金属线222形成导电的连接，从而基于此附加元件串进一步制作的含有图形阵列通孔和嵌入式附加元件的基板就不需要进一步开孔以引出嵌入其中的附加元件。图2B示意一个在两端带有引导金属线242的柱体2400，给一个柱体245的两端添加引导金属线242是为了将其添加到一个金属线图形阵列中，其中的引导金属线242起到引导和定位这个柱体于金属线图形阵列中所需位置的作用。需要注意的是引导金属线的线间距需要与金属线图形阵列中相应位置处的线间距配合，以便其加入。
图3，图3A，图3B和图3C是本发明一个实施例中制作一个两端固定的并在所需位置含有其它附加元件串的金属线图形阵列的方法的示意图，其中图3示意的两端固定的金属线图形阵列3000包括：在两端对金属线图形阵列起固定作用的板条组合310，311和320，321，图3A示意沿着图3中A1到A1的横截面图3100，其中106示意分布在金属线图形阵列中的其它附加元件，图3B和图3C示意沿着图3中A2到A2和A3到A3的横截面图，其显示两个垂直方向的板条组合和夹在其中的金属线图形阵列，其中每一板条组合中的最外侧的板条310和320需要有一定的厚度以起到通过与其它配件配合对位于其中间的板条312，322和金属线图形阵列夹紧和固定的作用。需要指出的是图3B和图3C中所示的中间板条312和322可以根据需要具有不同的厚度，比如金属线间距要求为200微米，分割通道的宽度要求为800微米，那么在分割通道处选用800微米厚的板条，而在其它位置选用200微米厚的板条。
图4示意性地说明可以通过选择板条的厚度来定义各种线间距，其中TX和TY表示两个方向最外侧板条的厚度，它们应该厚一些以以起到夹紧和固定的作用，PX1和PX2表示在X方向两个不同厚度的中间板条的厚度，PY1和PY2表示在Y方向两个不同厚度的中间板条的厚度，这些中间板条的厚度可以根据要求来选择。另外，一些金属线可以在金属线图形阵列被夹紧和固定之前从这个金属线图形阵列中取出，从而根据要求形成一些空位。
图5，图5A到图5G是本发明一个实施例中用连续的金属线制作两端固定的金属线图形阵列的方法的示意图，其制作过程包括：
1）如图5所示，准备一个制作台3500，其包含一个含有窗口359的基台350，两排（上排351和下排351）由板条或圆柱组成的凸轴351和352，在上排351和下排352的内侧并固定在工作台上的可拆装的一个或两个具有一定厚度的板条353，354和355，356，和用来引导连续的金属线的导线柱357和358，其中需要注意的是每一排凸轴中的各个凸轴按照需要可以具有不同的尺寸，从而定义不同的线间距；
2）如图5A所示的排线过程3600，把准备好的连续的金属线从所述的下排到上排（或上排到下排）一个一个地跨过所述的凸轴来缠绕（其中箭头369所示为连续的金属线的供线端），从而形成一层单向排列的金属线360，其中的线间距由组成这些凸轴的板条的厚度或圆柱的直径所确定，其中需要注意的是，如图5A的侧视图所示，这时金属线360还没有紧紧地贴在板条353，354和355，356的表面（这里称这个过程为“排线过程”）；
3）如图5B所示的铺板过程3700，在上一次形成的金属线层360的两端和所述两排凸轴的内侧用一组相同厚度的板条371，372和373，374压紧并固定这层排列的金属线，其中板条的厚度将确定这层金属线与下一层将要制作的金属线间的线间距，其中需要注意的是，如图5B的侧视图所示，这时这层金属线360被板条371，372和373，374压住并紧紧地贴在前一层板条353，354和355，356的表面上（这里称这个过程为铺设板条过程或“铺板过程”）；
4）如图5C所示的下一层金属线的排线过程3800，其重复所述的从下排到上排跨过所述的凸轴来缠绕这个连续的金属线的排线过程，从而又形成下一层具有所述线间距的金属线380；其中需要注意的是在这个排线过程中，金属线在需要的位置可以跨过多个凸轴，从而留出一些空位以便适时地加入其它柱体或附加元件，如图5D所示的加入其它柱体或附加元件的过程3820，其中金属线在361所示的位置跨过两个凸轴从而留出空位362以便其它柱体或附加元件363加入，另外需要注意的是，363所示的柱体或附加元件通过其两端的引导金属线定位于正在制作的金属线阵列中的所需位置，其中引导金属线可以固定在相应的板条或凸轴上；
5）如图5E所示的下一层板条的铺板过程3900，其重复在上一次形成的金属线层380的两端和所述两排凸轴的内侧用一组相同厚度的板条391，392和393，394压紧并固定这层排列的金属线380的铺板过程，其中板条的厚度将确定这层金属线与再下一层金属线间的线间距；
6）重复以上所述的排线过程和铺板过程，从而形成所需层数的金属线图形阵列，其中所述的凸轴确定了金属线间一个方向的线间距，而所述的板条确定了金属线间另一个垂直方向的线间距，其中需要注意的是可以根据需要来选择凸轴的尺寸和板条的厚度，从而定义各种不同的线间距；
7）把所述的金属线图形阵列和板条组一同从制作台上拆下，从而制成由所述的板条组在两端固定的金属线图形阵列，其中需要注意的是板条组中最外侧的厚板条和一些其它的组件配合可以形成起固定作用的夹具；另外，如图5F和图5G所示，为了不占用板条组件，也可以在所述的金属线图形阵列的两端添加另外的材料并形成固体端，从而制成两端固定的金属线图形阵列，其中在图5F所示的过程3920中，先拆下外侧板条组件，从而露出金属线图形阵列的两端391和392，而这时里侧板条组件353和356起临时的固定作用（如图5F中沿C1到C1的剖面图所示），在图5G所示的过程3940中，在露出的金属线图形阵列的两端391和392用另外的材料形成固体端396和397并拆下里侧板条组件，从而制成两端固定的金属线图形阵列，其中图5G中沿C2到C2的剖面图显示一个如此制作的金属线图形阵列的例子，即金属线图形阵列390。
这里需要说明的是，图3和图4所示的用板条组合来制作金属线图形阵列的方法更适用于较粗的金属线，如大于0.1毫米，而图5，图5A到图5G图所示的用板条和凸轴组合制作金属线图形阵列的方法更适用于较细的金属线，如小于0.1毫米；另外需要说明的是，图3和图4所示的用板条组合来制作的金属线图形阵列，其两端也可以用另外的材料形成固体端，为此，在制作金属线图形阵列时需要有一段金属线露在板条组合的外端，以便用另外的材料将其固定。
图6，图6A，图6B和图6C是本发明一个实施例中从两端固定的金属线图形阵列开始到制作金属线集成体和进一步制作含有通孔的基板的过程的示意图：其中图6显示把所述两端固定的金属线图形阵列3000放置并定位于一个模具400中，然后在模具内填充一种液态的或粉状的介电基体材料450，并且充满金属线之间和周围的空间，并进一步固化这种液态的或粉状的介电基体材料450，从而形成一个包含金属线图形阵列的铸体的制作过程4000；其中图6A显示把所述铸体从模具中脱出，从而形成一个初始的包含金属线图形阵列的金属线集成体4100；图6B显示把所述初始的金属线集成体4100通过去掉无用的端部而制成金属线集成体5000；图6C显示把所述的金属线集成体5000进一步分割而制成许多含有图形阵列通孔和嵌入式附加元件的基板。
在图6，图6A，图6B和图6C中的数字符号代表的意义为：图6中，模具400，标识条410（其安装在模具400的内侧，用来标识金属线集成体的分割位置；如果介电基体材料是透明的玻璃，则不需要这个标识条；另外也可以用其它的办法找到金属线集成体的分割位置，而免去用这个标识条），保护材料420（其用来覆盖和保护下端的板条夹具，以免被介电基体材料450固化，以便再次使用；如果金属线图形阵列的端部是一次性的固体材料端，则可免去使用这个保护材料），介电基体材料450（其可以是聚合物，玻璃或硅材料），一个拉力460（其用来拉紧金属线图形阵列，以保持金属线的垂直），两端固定的金属线图形阵列3000；图6A中另外的数字符号，初始的金属线集成体4100；图6B中，介电基体510，嵌入在介电基体510中的金属线图形阵列514，嵌入在介电基体510中的其它附加元件506，形成附加元件串的连接材料526（其可以是导电材料，从而把附加元件直接连出）；图6C中，含有图形阵列通孔和嵌入式附加元件的基板6000，基板中的介电基体626，图形阵列通孔614，嵌入式附加元件606，连接材料626（其可以是导电材料，从而把附加元件直接连出），残留的标识条640。
这里需要说明的是，图6，图6A，图6B和图6C所述的是本发明一个实施例中从两端固定的金属线图形阵列开始利用一个模具制作金属线集成体和进一步制作含有通孔的基板的过程的示意性的例子，其中也可以基于本发明的精神进行修改而得到等效实施例。
图7示意一个可以由本发明公开的方法制造的含有通孔和其它附加体的基板和其中的基板单元，其中数字符号7000表示一个含有许多基板单元700的基板，710和711表示在基板单元间的纵横分割通道，726表示形成基板的介电基体材料，740表示残留的标识条；图7A示意一个基板单元700除金属通孔外还可以包含的具有一定结构的通片或附加元件。
然而需注意的是，以上参照实施例和附图说明对本发明的描述仅为举例说明，而不是限定本发明的精神和范围，熟悉此技术者当可据此进行修改而得到等效实施例。

Claims (19)

1.一种通过制造金属线集成体来进一步制造含有图形阵列通孔的基板的方法，该方法包含：
提供金属线；
制作一个两端固定的金属线图形阵列；
在金属线之间和周围的空间制作固态介电基体，从而形成一个包含金属线图形阵列的金属线集成体；
把所述金属线集成体分割成片，从而形成多个含有图形阵列通孔的基板。
2.如权利要求1所述的方法，其特征在于，还包含在制作所述的金属线图形阵列的过程中加入其它柱体或其它附加元件或同时加入其它柱体和其它附加元件的制作步骤，从而制造含有其它柱体或其它附加元件或同时含有其它柱体和其它附加元件的金属线集成体，并进一步制造含有图形阵列通孔的基板，其进一步包含通片或嵌入式附加元件或同时包含通片或嵌入式附加元件。
3.如权利要求1所述的方法，其特征在于，制作所述的金属线图形阵列包含以下步骤：
提供金属线段；
在一个方向用一组或多组相互平行的板条制定金属线段在这个方向的线间距；
在另一个垂直的方向用另外一组或多组相互平行的板条制定金属线段在这个垂直方向的线间距；
用所述的板条和一些其它的组件把这些确定了线间距的金属线段的两端固定，或用另外的材料在这些所述的金属线段的两端形成固体端，从而制成一个两端固定的金属线图形阵列。
4.如权利要求1所述的方法，其特征在于，制作所述的金属线图形阵列包含以下步骤：
提供连续的金属线；
准备一个制作台，其上包含两排由板条或圆柱组成的相互平行的具有所需间距的凸轴；
准备一套具有所需厚度的板条；
排线步骤：从所述的一排凸轴到另一排凸轴并跨过每一个凸轴来缠绕这个连续的金属线，从而形成一层单向排列的金属线，其中的线间距由组成这些凸轴的板条的厚度或圆柱的直径所确定；
铺板步骤：在刚刚形成的这层金属线的两端和所述两排凸轴的内侧用相同厚度的板条压紧并固定这层排列的金属线，其中板条的厚度将确定这层金属线与下一层金属线间的线间距；
重复以上所述的排线步骤和铺板步骤，从而形成所需层数的金属线图形阵列，其中所述的凸轴确定了金属线间一个方向的线间距，而所述的板条确定了金属线间另一个垂直方向的线间距；
把所述的金属线图形阵列和板条组件一同从制作台上拆下，从而制成由所述的板条组件固定两端的金属线图形阵列，或用另外的材料在所述的金属线图形阵列的两端形成固体端，从而制成两端固定的金属线图形阵列。
5.如权利要求4所述的方法，其特征在于，利用连续的金属线制造两端固定的金属线图形阵列的装置包括以下部件：一个工作台，安装在所述工作台上的两排由板条或圆柱组成的相互平行的具有所需间距的凸轴，一套具有所需厚度的板条。
6.如权利要求3所述的方法，其特征在于，在制作所述的金属线图形阵列的过程中，为了制造包含其它柱体的金属线集成体，并进一步制造含有图形阵列通孔和通片的基板，包含加入其它柱体的步骤：
提供柱体；
在每一个柱体的两端制作两个或多个引导金属线；
在金属线图形阵列的制作过程中留出柱体所需的空间，并适时地把引导金属线加入到金属线图形阵列中，从而由所述的引导金属线把相应的柱体引入到金属线图形阵列中并定位于所需的位置。
7.如权利要求4所述的方法，其特征在于，在制作所述的金属线图形阵列的过程中，为了制造包含其它柱体的金属线集成体，并进一步制造含有图形阵列通孔和和通片的基板，包含加入其它柱体的步骤：
提供柱体；
在每一个柱体的两端制作两个或多个引导金属线；
在金属线图形阵列的制作过程中留出柱体所需的空间，并适时地把引导金属线加入到金属线图形阵列中，从而由所述的引导金属线把相应的柱体引入到金属线图形阵列中并定位于所需的位置。
8.如权利要求3所述的方法，其特征在于，在制作所述的金属线图形阵列的过程中，为了制造包含其它附加元件的金属线集成体，并进一步制造含有图形阵列通孔和嵌入式附加元件的基板，包含加入其它附加元件的步骤：
提供附加元件；
制作在两端带有两个或多个引导金属线的附加元件串；
在金属线图形阵列的制作过程中留出附加元件串所需的空间，并适时地把引导金属线加入到金属线图形阵列中，从而由所述的引导金属线把相应的附加元件串引入到金属线图形阵列中并定位于所需的位置。
9.如权利要求4所述的方法，其特征在于，在制作所述的金属线图形阵列的过程中，为了制造包含其它附加元件的金属线集成体，并进一步制造含有图形阵列通孔和嵌入式附加元件的基板，包含加入其它附加元件的步骤：
提供附加元件；
制作在两端带有两个或多个引导金属线的附加元件串；
在金属线图形阵列的制作过程中留出附加元件串所需的空间，并适时地把引导金属线加入到金属线图形阵列中，从而由所述的引导金属线把相应的附加元件串引入到金属线图形阵列中并定位于所需的位置。
10.如权利要求3所述的方法，其特征在于，在制作所述的金属线图形阵列的过程中，为了制造同时包含其它柱体和其它附加元件的金属线集成体，并进一步制造含有图形阵列通孔，通片和嵌入式附加元件的基板，包含加入其它柱体和其它附加元件的步骤：
提供柱体；
在每一个柱体的两端制作两个或多个引导金属线；
提供附加元件；
制作在两端带有两个或多个引导金属线的附加元件串；
在金属线图形阵列的制作过程中留出柱体和附加元件串所需的空间，并适时地把引导金属线加入到金属线图形阵列中，从而由所述的引导金属线把相应的柱体和附加元件串引入到金属线图形阵列中并定位于所需的位置。
11.如权利要求4所述的方法，其特征在于，在制作所述的金属线图形阵列的过程中，为了制造同时包含其它柱体和其它附加元件的金属线集成体，并进一步制造含有图形阵列通孔，通片和嵌入式附加元件的基板，包含加入其它柱体和其它附加元件的步骤：
提供柱体；
在每一个柱体的两端制作两个或多个引导金属线；
提供附加元件；
制作在两端带有两个或多个引导金属线的附加元件串；
在金属线图形阵列的制作过程中留出柱体和附加元件串所需的空间，并适时地把引导金属线加入到金属线图形阵列中，从而由所述的引导金属线把相应的柱体和附加元件串引入到金属线图形阵列中并定位于所需的位置。
12.一种在如权利要求1所述的方法中使用的金属线集成体，包括：
介电基体材料；
嵌入在介电基体材料中的金属线图形阵列，其特征在于所述的金属线图形阵列至少包含所需的线间距和一些分割通道图案，这些分割通道图案把所述的金属线图形阵列分割成多个金属线单元，其中每个单元将对应于一个含有图形阵列通孔的基板单元。
13.如权利要求12所述的金属线集成体，其特征在于，还包括：
嵌入在介电基体材料中，并位于金属线图形阵列中所需位置的其它柱体或其它附加元件或所述两者。
14.如权利要求12所述的金属线集成体，其特征在于，所述的金属线是钨线或具有高熔点材料外层的铜或铝线，并且介电基体材料是玻璃，陶瓷或硅材料。
15.如权利要求12所述的金属线集成体，其特征在于，所述的金属线是铜或铝线或者是具有其它材料外层的铜或铝线，并且介电基体材料是聚合物材料，颗粒或纤维增强的聚合物材料，或模塑材料。
16.如权利要求13所述的金属线集成体，其特征在于，其包含的各个柱体在材料，尺寸和横截面形状上是不同的。
17.如权利要求13所述的金属线集成体，其特征在于，其包含的各个附加元件是不同的。
18.如权利要求13所述的金属线集成体，其特征在于，其包含的各个附加元件与它们相邻的金属线形成电连接。
19.如权利要求13所述的金属线集成体，其特征在于，每一个金属线单元包含一个方形或长方形的单晶硅柱。
CN201310651705.5A 2013-12-05 2013-12-05 制造含有图形阵列通孔的基板的方法和金属线集成体 Pending CN103996627A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201310651705.5A CN103996627A (zh) 2013-12-05 2013-12-05 制造含有图形阵列通孔的基板的方法和金属线集成体
PCT/CN2014/092392 WO2015081807A1 (zh) 2013-12-05 2014-11-27 制造含有图形阵列通孔的基板的方法和金属线集成体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310651705.5A CN103996627A (zh) 2013-12-05 2013-12-05 制造含有图形阵列通孔的基板的方法和金属线集成体

Publications (1)

Publication Number Publication Date
CN103996627A true CN103996627A (zh) 2014-08-20

Family

ID=51310746

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310651705.5A Pending CN103996627A (zh) 2013-12-05 2013-12-05 制造含有图形阵列通孔的基板的方法和金属线集成体

Country Status (2)

Country Link
CN (1) CN103996627A (zh)
WO (1) WO2015081807A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015081807A1 (zh) * 2013-12-05 2015-06-11 申宇慈 制造含有图形阵列通孔的基板的方法和金属线集成体
WO2016058543A1 (zh) * 2014-10-15 2016-04-21 申宇慈 制造功能性基板的方法和功能性基板
CN108281379A (zh) * 2017-12-29 2018-07-13 申宇慈 一种用于制造包含导电通孔的基板的方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1182283A (zh) * 1996-07-09 1998-05-20 松下电器产业株式会社 半导体元件安装板及其制造方法、半导体器件及其制造方法
CN1321410A (zh) * 1999-09-02 2001-11-07 伊比登株式会社 印刷布线板及其制造方法
CN101039549A (zh) * 2006-03-17 2007-09-19 日本特殊陶业株式会社 配线基板的制造方法和印刷用掩模

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5389352B2 (ja) * 2007-12-06 2014-01-15 ローム株式会社 半導体装置
US7968975B2 (en) * 2008-08-08 2011-06-28 International Business Machines Corporation Metal wiring structure for integration with through substrate vias
CN101778531B (zh) * 2010-02-23 2012-04-04 华为技术有限公司 集成印刷电路板
CN103996627A (zh) * 2013-12-05 2014-08-20 申宇慈 制造含有图形阵列通孔的基板的方法和金属线集成体

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1182283A (zh) * 1996-07-09 1998-05-20 松下电器产业株式会社 半导体元件安装板及其制造方法、半导体器件及其制造方法
CN1321410A (zh) * 1999-09-02 2001-11-07 伊比登株式会社 印刷布线板及其制造方法
CN101039549A (zh) * 2006-03-17 2007-09-19 日本特殊陶业株式会社 配线基板的制造方法和印刷用掩模

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015081807A1 (zh) * 2013-12-05 2015-06-11 申宇慈 制造含有图形阵列通孔的基板的方法和金属线集成体
WO2016058543A1 (zh) * 2014-10-15 2016-04-21 申宇慈 制造功能性基板的方法和功能性基板
CN107689332A (zh) * 2014-10-15 2018-02-13 申宇慈 导线柱体集成体、功能性柱体及其集成体、以及功能性基板
CN107689332B (zh) * 2014-10-15 2019-07-26 申宇慈 导线柱体集成体、功能性柱体及其集成体、以及功能性基板
CN108281379A (zh) * 2017-12-29 2018-07-13 申宇慈 一种用于制造包含导电通孔的基板的方法

Also Published As

Publication number Publication date
WO2015081807A1 (zh) 2015-06-11

Similar Documents

Publication Publication Date Title
KR101648365B1 (ko) 내장형 칩 제조 방법
CN104037161B (zh) 高密度有机桥器件和方法
KR101679619B1 (ko) 일체식 구조적 요소를 갖는 다층 전자 구조체의 제조방법
KR101198061B1 (ko) 프린트 배선판 및 그 제조 방법
CN106158774B (zh) 半导体封装结构及其制造方法
CN103187327B (zh) 用于集体制造仅包括经验证的pcb的3d电子模块的方法
US8058098B2 (en) Method and apparatus for fabricating a plurality of semiconductor devices
KR101680593B1 (ko) 내장형 칩 패키지 구조물
CN106847786B (zh) 具有两种贯通连接部的连接器块以及包括连接器块的电子装置
US8502367B2 (en) Wafer-level packaging method using composite material as a base
US10403599B2 (en) Embedded organic interposers for high bandwidth
US9743523B2 (en) Printed circuit board package structure and manufacturing method thereof
CN108231609A (zh) 通过部件固定结构将部件嵌入部件承载件中
CN108899307B (zh) 一种基板堆叠***集成模块侧向互连结构的制备方法
CN105122956B (zh) 用于生产印制电路板的半成品和用于生产其的方法
WO2016058543A1 (zh) 制造功能性基板的方法和功能性基板
CN103996627A (zh) 制造含有图形阵列通孔的基板的方法和金属线集成体
US9397035B2 (en) Integrated ingot for TSV substrates and method for making the same
CN103745972A (zh) 一种单向导电板及其制造方法
CN203327375U (zh) 一种基于3d打印的封装基板
KR100972431B1 (ko) 임베디드 인쇄회로기판 및 그 제조방법
JP2007311476A (ja) 電子部品内蔵基板の製造方法
CN105742192A (zh) 包括两步包封的制造电子器件的方法和相关器件
KR101770148B1 (ko) 폴리머 매트릭스를 가진 인터포저 프레임
US20210375770A1 (en) Semiconductor package structure comprising rigid-flexible substrate and manufacturing method thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140820

WD01 Invention patent application deemed withdrawn after publication