CN103972155A - 一种在硅基底刻蚀通孔的方法 - Google Patents

一种在硅基底刻蚀通孔的方法 Download PDF

Info

Publication number
CN103972155A
CN103972155A CN201310046733.4A CN201310046733A CN103972155A CN 103972155 A CN103972155 A CN 103972155A CN 201310046733 A CN201310046733 A CN 201310046733A CN 103972155 A CN103972155 A CN 103972155A
Authority
CN
China
Prior art keywords
gas
etching
photoresist
plasma etching
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310046733.4A
Other languages
English (en)
Inventor
许颂临
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Fabrication Equipment Inc Shanghai
Advanced Micro Fabrication Equipment Inc
Original Assignee
Advanced Micro Fabrication Equipment Inc Shanghai
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Fabrication Equipment Inc Shanghai filed Critical Advanced Micro Fabrication Equipment Inc Shanghai
Priority to CN201310046733.4A priority Critical patent/CN103972155A/zh
Priority to TW103103185A priority patent/TW201442110A/zh
Publication of CN103972155A publication Critical patent/CN103972155A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明公开了一种在硅基底刻蚀通孔的方法,所述方法利用光刻胶作为掩膜替代了现有技术中的硬掩膜,避免了多个掩膜层间的图形转移可能会造成关键尺寸的变化,简化了刻蚀工艺,节省了成本,同时为了保证采用光刻胶作为掩膜与硅基底有足够的选择比,本发明采用CO和/或CO2代替易与光刻胶发生反应的氧气为沉积保护层的反应提供氧自由基。维持等离子体刻蚀室内的O2低于5%,以提高了光刻胶掩膜层和硅基底的选择比,同时CO和/或CO2解离出的C自由基等粒子在光刻胶表面形成一层保护层,防止氧自由基与光刻胶发生反应。

Description

一种在硅基底刻蚀通孔的方法
技术领域
本发明涉及半导体基片处理技术领域,尤其涉及一种刻蚀硅基底基片的技术领域。
背景技术
半导体制造技术领域中,经常需要在硅衬底或者其它硅材料上构图刻蚀形成孔洞,现有技术中,通常都是采用干法的RIE刻蚀技术、通过含F元素的气体产生F等离子体(Plasma)来刻蚀硅材料,例如,在MEMS((Micro-Electro-Mechanical Systems,微机电***)和3D封装技术等领域,通常需要进行体硅刻蚀形成深度达到几百微米的深硅通孔(Through-Silicon-Via,TSV),深硅通孔的刻蚀采用能产生氟离子的刻蚀气体和能提供侧壁保护的沉积气体配合进行。
半导体基片刻蚀前首先要在基片表面涂覆光刻胶,利用光刻胶的准确曝光将所需的刻蚀图形转移到半导体基片的刻蚀基底上,光刻胶可以作为掩膜覆盖在刻蚀区以外的区域,保护刻蚀区以外的半导体基底不被刻蚀。在对以硅材料为基底的基片进行深孔刻蚀时,通常需要采用能产生氟离子的气体作为硅基底的刻蚀气体,由于化学反应不具有方向性,深孔刻蚀的过程中侧壁形貌很难保证光滑。为了满足深孔刻蚀的要求,通常需要在侧壁沉积保护层,以防止化学反应在通孔侧壁的各个方向进行。
为了在硅深孔侧壁形成沉积保护层,现有技术中常采用硅的卤化物如SiF4或SiCl4等与O2反应生成氧化硅沉积在硅深孔侧壁及底部,作为钝化层,由于离子对侧壁的轰击强度较弱,F离子对硅深孔侧壁钝化层的刻蚀速率很慢,因此,在整个刻蚀过程中,横向刻蚀速率慢,具有良好的各向异性的特点。由于氧气极易与作为掩膜层的光刻胶发生反应,会降低光刻胶与目标刻蚀层的选择比,不能顺利的完成刻蚀工艺,为此,常在光刻胶与硅基底之间设置一层硬掩膜,如氧化硅层,先将待刻蚀图形转移到硬掩膜上,再将所述硬掩膜作为刻蚀硅基底的掩膜层。硬掩膜的制备需要较为复杂的步骤,首先在硅基底表面通过化学气相沉积等方法制备一定厚度的硬掩膜,再在硬掩膜上方制备光刻胶涂层;在光刻胶表面准确曝光得到所要刻蚀的图形后,需要将所述图形先转移到所述硬掩膜上并对光刻胶进行移除,然后以所述硬掩膜作为掩膜对硅基底进行刻蚀,刻蚀完成后还需要将所述硬掩膜移除。上述工艺复杂且费用高昂,不利于成本控制,而且多个掩膜层间的图形转移可能会造成关键尺寸的变化,影响基片刻蚀的准确性。
发明内容
为了解决上述问题,本发明提供了一种在硅基底刻蚀通孔的方法,所述硅基底表面涂覆有光刻胶掩膜层,所述的刻蚀方法在等离子体刻蚀室内进行,所述方法包括下列步骤:提供含氟的第一气体到等离子体刻蚀室内,所述第一气体用于对硅基底进行刻蚀;提供含硅的第二气体到等离子体刻蚀室内,所述的第二气体还包括碳氧化合物,所述第二气体中O2含量小于5%。
进一步的,所述的碳氧化合物为CO、CO2中的一种或两种的混合气体,所述CO或/和CO2流量为50sccm-300sccm。
进一步的,所述含氟的第一气体包括SF6或NF3中的一种或两种的混合气体,所述SF6或/和NF3的气体流量范围为100sccm-500sccm。
进一步的,所述第二气体包括SiF4、SiCl4中的一种或两种的混合气体,所述SiF4和/或SiCl4的气体流量范围为50sccm-300sccm。
进一步的,所述第二气体中所述碳氧化合物气体的比例和所述含硅气体的比例为4:1-1:1。
进一步的,所述第二气体包括NO、NO2中的一种或两种的混合气体。
进一步的,所述第一气体还包括Cl2、HBr中的一种或两种的混合气体,所述Cl2和/或HBr的气体流量范围为50sccm-200sccm。
进一步的,所述的等离子体刻蚀室为电感耦合等离子体刻蚀室或电子回旋共振刻蚀室。
进一步的,所述的等离子体刻蚀室内的高频功率源的功率范围为500w-1000w,低频功率源的功率范围为50w-100w,所述等离子体刻蚀室内的压力范围为20mT-100mT。
进一步的,所述第一气体和第二气体同时注入等离子体刻蚀室内。
进一步的,所述第一气体和第二气体交替注入等离子体刻蚀室内。
本发明的优点在于:本发明利用光刻胶作为掩膜替代了现有技术中的硬掩膜,避免了多个掩膜层间的图形转移可能会造成关键尺寸的变化,简化了刻蚀工艺,节省了成本,同时为了保证采用光刻胶作为掩膜与硅基底有足够大的选择比,本发明采用CO和/或CO2代替易与光刻胶发生反应的O2为沉积保护层的反应提供氧自由基。维持等离子体刻蚀室内的O2低于5%,以提高了光刻胶掩膜层和硅基底的选择比,同时CO和/或CO2解离出的C自由基等粒子在光刻胶表面形成一层保护层,防止氧自由基与光刻胶发生反应。
附图说明
图1示出本发明所述ICP反应室结构示意图;
图2示出一种硅基底基片的结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
本发明提供一种在硅基底刻蚀通孔的方法,本发明所述的方法在等离子体刻蚀腔室内进行,特别的,由于该刻蚀反应需要的速率较快,需要在高浓度的等离子体刻蚀室内进行,如电感耦合等离子体反应室(ICP)或者电子回旋共振反应室(ECR)中进行。图1示出本实施例所述的一种电感耦合等离子体反应室的结构示意图。ICP反应腔100包括基本呈圆筒状的金属侧壁105和绝缘顶板107,构成可被抽真空器125抽真空的气密空间。基座110支撑夹盘115,所述夹盘115支撑待处理的基片120。来自射频功率源145的射频功率被施加到呈线圈状的天线140。来自气源150的处理气体被供应到反应腔内,以点燃并维持等离子,并由此对基片120进行加工。在标准电感耦合反应腔中,反应气体通过在反应腔周围的注入器/喷头130和中间的喷头135之一或者两者一同注入来供应到真空容器内。反应气体进入等离子反应腔后在射频功率源145的作用下进行解离,并在解离区155处解离生成反应所需的离子和自由基
图2示出一种硅基底基片的结构示意图,硅基底104上方制备一层光刻胶掩膜层102,光刻胶掩膜层102通过准确曝光得到所要刻蚀的图形。刻蚀过程中,提供含氟的第一气体到等离子体刻蚀室100内,所述第一气体主要包括SF6或NF3中的一种或两种的混合气体,用于对硅基底进行刻蚀,本实施例选用的刻蚀气体为SF6;提供含硅的第二气体到等离子体刻蚀室内,所述含硅的气体包括SiF4、SiCl4中的一种或两种的混合气体,本实施例选用SiF4。所述的第二气体还包括碳氧化合物,所述的碳氧化合物为CO、CO2中的一种或两种的混合气体。特别的,所述的第二气体中O2含量低于5%。
本实施例所述的刻蚀气体SF6气体在等离子体刻蚀室100内解离生成包括但不限于下述粒子:F自由基,F+离子,SFX +及其他粒子。F自由基能够与硅基底104进行化学反应,生成气体的SiF4,F F+离子能够在电场的作用下对硅基底104进行轰击,从而按照光刻胶掩膜层102的图形对硅基底104进行刻蚀。为了在等离子刻蚀硅的过程中有良好的各项异性特性,所述第二气体中的气体能在硅通孔侧壁产生保护作用的钝化层,本实施例选用的第二气体包括含硅的气体和碳氧化合物气体。所述含硅的气体可以为SiF4、SiCl4中的一种或两种的混合。在等离子体反应室100内能够解离生成SiFX +、F+离子、F自由基等粒子;所述碳氧化合物气体包括CO和CO2中的一种或两种的混合,其能够解离生成C+离子、C自由基、O+离子、O自由基等粒子,O自由基与SiFX +反应生成SiO2和F自由基、F+离子,SiO2沉积在硅通孔的侧壁表面作为钝化层保护侧壁不被F自由基侵蚀,同时产生的F+离子和SF6解离产生的F+离子在大功率条件下垂直轰击底部的钝化层和硅基底,从而实现对硅深孔底部的快速刻蚀,而在孔洞的侧壁,F+离子对侧壁的轰击强度较弱,F等离子对硅深孔侧壁钝化层的刻蚀速率很慢,因此,在整个刻蚀过程中,横向刻蚀速率慢,具有良好的各向异性的特点。
由于氧气极易与光刻胶掩膜层102发生化学反应,而本发明又需要利用氧自由基与硅的卤化物发生反应生成保护硅通孔侧壁的保护层,故本发明用CO和CO2中的氧代替O2中的氧。CO或CO2在ICP或ECR中解离生成C自由基和O自由基,C自由基在光刻胶掩膜层102表面聚集生成一层保护膜,保护光刻胶掩膜层102不与O自由基发生反应,从而提高光刻胶掩膜层102和硅基底104的选择比。
硅基底刻蚀技术中,在利用SiF4或SiCl4与氧气中解离出的的氧自由基反应生成硅深孔侧壁保护层的反应中,由于氧气易于光刻胶掩膜层反应,通常采用氧化硅或者氮化硅支撑的硬掩膜作为刻蚀硅基底的掩膜层。硬掩膜的制备需要较为复杂的步骤,首先在硅基底表面通过化学气相沉积等方法制备一定厚度的硬掩膜,再在硬掩膜上方制备光刻胶涂层;在光刻胶表面准确曝光得到所要刻蚀的图形后,需要将所述图形先转移到所述硬掩膜上并移除所述光刻胶层,然后以所述硬掩膜作为掩膜对硅基底进行刻蚀,刻蚀完成后还需要将所述硬掩膜移除。上述工艺复杂且费用高昂,不利于成本控制,而且多个掩膜层间的图形转移可能会造成关键尺寸的变化,影响基片刻蚀的准确性。本发明采用光刻胶作为掩膜层,替换了现有的硬掩膜,简化了基片的刻蚀工艺,节约了成本,同时为了保证采用光刻胶作为掩膜与硅基底有足够大的选择比,本发明采用CO和/或CO2代替易与光刻胶发生反应的O2为沉积保护层的反应提供氧自由基。提高了光刻胶掩膜层和硅基底的选择比。通过采用本发明所述的方法,硅基底层104和光刻胶掩膜层102的选择比大于20。
在本实施例中参与反应的刻蚀气体主要为SF6,其流量可以为100sccm-500sccm,还可以有一定量的Cl2或HBr,流量可以为50sccm-200sccm;生成保护层的第二气体包括SiF4或SiCl4中的一种或两种的混合物,流量可以为50sccm-300sccm;生成保护层的气体还包括CO或CO2中的一种或两种的混合物,流量可以为50sccm-300sccm。所述生成保护层的第二气体中所述碳氧化合物气体的比例和所述含硅气体的比例为4:1-1:1,为了提高硅基底层104和光刻胶掩膜层102的选择比,反应腔内O2的含量应小于5%。
该实施方式中,以反应离子刻蚀形成TSV为例,TSV深度达到50-200μm,通过定态深硅刻蚀工艺(Steady-state deep silicon etch process)的方法完成,该发明的反应离子刻蚀方法集中在刻蚀的气体流量的控制,因此,反应离子刻蚀方法的其它参数设置,例如,射频(RF)功率、气压、真空度等等不受本发明限制。在该实施例方式中,刻蚀过程中,气压的范围为20毫托(mTorr)到100毫托(mTorr),射频功率范围为500W-1000W,射频频率为60MHz,偏置功率源的功率范围为50W-100W。
本发明所述的含氟的刻蚀气体和生成侧壁保护层的第二气体可以同时注入ICP反应腔内,刻蚀反应和保护层沉积反应同时进行;也可以通过一气体流量控制装置(图中未示出)控制两组气体分别交替进入,刻蚀反应和保护层沉积反应交替进行。
尽管本发明的内容已经通过上述优选实施例作了详细介绍,但应当认识到上述的描述不应被认为是对本发明的限制。在本领域技术人员阅读了上述内容后,对于本发明的多种修改和替代都将是显而易见的。因此,本发明的保护范围应由所附的权利要求来限定。

Claims (11)

1.一种在硅基底刻蚀通孔的方法,所述硅基底表面涂覆有光刻胶掩膜层,所述的刻蚀方法在等离子体刻蚀室内进行,其特征在于:所述方法包括下列步骤:提供含氟的第一气体到等离子体刻蚀室内,所述第一气体用于对硅基底进行刻蚀;提供含硅的第二气体到等离子体刻蚀室内,所述的第二气体还包括碳氧化合物,所述第二气体中O2含量小于5%。
2.根据权利要求1所述的方法,其特征在于:所述的碳氧化合物为CO、CO2中的一种或两种的混合气体,所述CO或/和CO2流量为50sccm-300sccm。
3.根据权利要求1所述的方法,其特征在于:所述含氟的第一气体包括SF6或NF3中的一种或两种的混合气体,所述SF6或/和NF3的气体流量范围为100sccm-500sccm。
4.根据权利要求1所述的方法,其特征在于:所述第二气体包括SiF4、SiCl4中的一种或两种的混合气体,所述SiF4和/或SiCl4的气体流量范围为50sccm-300sccm。
5.根据权利要求1所述的方法,其特征在于:所述第二气体中所述碳氧化合物气体的比例和所述含硅气体的比例为4:1—1:1。
6.根据权利要求1所述的方法,其特征在于:所述第二气体包括NO、NO2中的一种或两种的混合气体。
7.根据权利要求1所述的方法,其特征在于:所述第一气体包括Cl2、HBr中的一种或两种的混合气体,所述Cl2和/或HBr的气体流量范围为50sccm-200sccm。
8.根据权利要求1所述的方法,其特征在于:所述的等离子体刻蚀室为电感耦合等离子体刻蚀室或电子回旋共振刻蚀室。
9.根据权利要求7所述的方法,其特征在于:所述的等离子体刻蚀室内的高频功率源的功率范围为500w-1000w,低频功率源的功率范围为50w-100w,所述等离子体刻蚀室内的压力范围为20mT-100mT。
10.根据权利要求1所述的方法,其特征在于:所述第一气体和第二气体同时注入等离子体刻蚀室内。
11.根据权利要求1所述的方法,其特征在于:所述第一气体和第二气体交替注入等离子体刻蚀室内。
CN201310046733.4A 2013-02-05 2013-02-05 一种在硅基底刻蚀通孔的方法 Pending CN103972155A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201310046733.4A CN103972155A (zh) 2013-02-05 2013-02-05 一种在硅基底刻蚀通孔的方法
TW103103185A TW201442110A (zh) 2013-02-05 2014-01-28 一種在矽基底刻蝕通孔的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310046733.4A CN103972155A (zh) 2013-02-05 2013-02-05 一种在硅基底刻蚀通孔的方法

Publications (1)

Publication Number Publication Date
CN103972155A true CN103972155A (zh) 2014-08-06

Family

ID=51241506

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310046733.4A Pending CN103972155A (zh) 2013-02-05 2013-02-05 一种在硅基底刻蚀通孔的方法

Country Status (2)

Country Link
CN (1) CN103972155A (zh)
TW (1) TW201442110A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113035694A (zh) * 2019-12-25 2021-06-25 中微半导体设备(上海)股份有限公司 刻蚀方法
CN114477077A (zh) * 2022-02-11 2022-05-13 丹东华顺电子有限公司 一种硅的深槽刻蚀方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6303512B1 (en) * 1997-02-20 2001-10-16 Robert Bosch Gmbh Anisotropic, fluorine-based plasma etching method for silicon
CN101800175A (zh) * 2010-02-11 2010-08-11 中微半导体设备(上海)有限公司 一种含硅绝缘层的等离子刻蚀方法
CN102031525A (zh) * 2009-09-29 2011-04-27 中微半导体设备(上海)有限公司 一种深硅通孔的刻蚀方法
CN102187437A (zh) * 2008-10-23 2011-09-14 朗姆研究公司 使用化学气相沉积钝化的硅蚀刻

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6303512B1 (en) * 1997-02-20 2001-10-16 Robert Bosch Gmbh Anisotropic, fluorine-based plasma etching method for silicon
CN102187437A (zh) * 2008-10-23 2011-09-14 朗姆研究公司 使用化学气相沉积钝化的硅蚀刻
CN102031525A (zh) * 2009-09-29 2011-04-27 中微半导体设备(上海)有限公司 一种深硅通孔的刻蚀方法
CN101800175A (zh) * 2010-02-11 2010-08-11 中微半导体设备(上海)有限公司 一种含硅绝缘层的等离子刻蚀方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113035694A (zh) * 2019-12-25 2021-06-25 中微半导体设备(上海)股份有限公司 刻蚀方法
CN114477077A (zh) * 2022-02-11 2022-05-13 丹东华顺电子有限公司 一种硅的深槽刻蚀方法

Also Published As

Publication number Publication date
TW201442110A (zh) 2014-11-01
TWI541892B (zh) 2016-07-11

Similar Documents

Publication Publication Date Title
JP7344867B2 (ja) 水平表面上におけるSiNの選択的堆積
CN102031525B (zh) 一种深硅通孔的刻蚀方法
US9378975B2 (en) Etching method to form spacers having multiple film layers
US9378978B2 (en) Integrated oxide recess and floating gate fin trimming
US6372655B2 (en) Two etchant etch method
KR20190049482A (ko) 스택 내에 피처들을 에칭하기 위한 방법
CN100405551C (zh) 在双掺杂栅应用中改进轮廓控制和提高n/p负载的方法
US20150371861A1 (en) Protective silicon oxide patterning
CN105762073A (zh) 用于各向异性钨蚀刻的方法和装置
KR102082803B1 (ko) 실리콘 다이옥사이드 기판의 식각 방법 및 식각 장치
EP1259979A2 (en) Method of etching a shaped cavity
US20120083128A1 (en) Method for etching high-aspect-ratio features
US20150097276A1 (en) Etching oxide-nitride stacks using c4f6h2
CN103871956A (zh) 一种深孔硅刻蚀方法
CN103972155A (zh) 一种在硅基底刻蚀通孔的方法
CN104925739B (zh) 二氧化硅的刻蚀方法
US20070232070A1 (en) Method and device for depositing a protective layer during an etching procedure
Lin et al. Deep dry etching of fused silica using C 4 F 8/Ar inductively coupled plasmas
CN103035508B (zh) 特征尺寸收缩方法
US10991595B1 (en) Dry etching process for manufacturing trench structure of semiconductor apparatus
CN101928941B (zh) 一种用于刻蚀硅的反应离子刻蚀方法
CN105097440A (zh) 一种深硅刻蚀方法
KR101207447B1 (ko) 저진공 축전 결합형 플라즈마를 이용한 건식 식각 공정
CN108133888B (zh) 一种深硅刻蚀方法
CN104752191A (zh) Icp等离子体处理腔室及其气体注入装置,硅通孔刻蚀方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20140806

RJ01 Rejection of invention patent application after publication