CN103972082B - 一种防止图案缺失的方法及其晶圆制造方法 - Google Patents

一种防止图案缺失的方法及其晶圆制造方法 Download PDF

Info

Publication number
CN103972082B
CN103972082B CN201310036476.6A CN201310036476A CN103972082B CN 103972082 B CN103972082 B CN 103972082B CN 201310036476 A CN201310036476 A CN 201310036476A CN 103972082 B CN103972082 B CN 103972082B
Authority
CN
China
Prior art keywords
layer
wafer
mask layer
angstroms
remove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310036476.6A
Other languages
English (en)
Other versions
CN103972082A (zh
Inventor
李健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CSMC Technologies Corp
Original Assignee
CSMC Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CSMC Technologies Corp filed Critical CSMC Technologies Corp
Priority to CN201310036476.6A priority Critical patent/CN103972082B/zh
Publication of CN103972082A publication Critical patent/CN103972082A/zh
Application granted granted Critical
Publication of CN103972082B publication Critical patent/CN103972082B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Vapour Deposition (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Weting (AREA)

Abstract

本发明公开了一种防止图案缺失的方法，尤其是防止掩膜层图案缺失的方法，依次包括：在晶圆的一个表面上生长多晶硅层；在多晶硅层表面形成掩膜层；在多晶硅层表面形成的掩膜层上形成厚度在4000埃以上的保护层；去除多余掩膜层；去除保护层。本发明还提供了一种防止图案缺失的晶圆制造方法，依次包括：在晶圆上的一个表面上生长多晶硅层；在多晶硅层上形成掩膜层；在掩膜层上形成厚度在4000埃以上的保护层；去除晶圆背面的掩膜层；去除保护层；刻蚀晶圆形成电路图案。本发明提供的方法科学有效的避免了图案缺失的问题，尤其是避免了掩膜层图案缺失，而且不会增加工艺时间和生产成本。

Description

一种防止图案缺失的方法及其晶圆制造方法
技术领域
本发明涉及半导体制造方法，尤其涉及一种防止图案缺失的方法。
背景技术
多晶硅步骤是芯片制造过程的重要环节，如图1所示，在现有技术中，这个过程包括在晶圆101一表面上生长多晶硅层102，然后扩散形成掩膜层103、103’，再生长保护层104，去除晶圆背面所不需要的掩膜层103’，再去除保护层104，最后进行掩膜层和多晶硅层的刻蚀/光刻，形成电路图案。如图1所示，其中的掩膜层103、103’以氮化硅（SiN）为例，保护层104以氧化硅（SiO2）为例进行说明。
在步骤S1中，在晶圆101的一个表面上形成多晶硅层102，相对于多晶硅层的另一侧成为晶圆101的背面。
步骤S2中，采用炉管扩散（Diffusion）的方法生成氮化硅掩膜层103、103’，这里，形成的氮化硅的厚度为1400-1600埃。氮化硅掩膜层的作用是为多晶硅层的光刻提供防反射层，使得其覆盖住的部分不被刻蚀，而刻蚀其没有覆盖的部分，从而形成所需的电路图案。由于炉管生长的特点是在晶圆101的正面和背面都生成氮化硅，而背面的氮化硅是不需要的，会产生不必要的应力，所以需要去除。因此，需要在所需要保留的正面氮化硅层103的表面形成保护层，再将背面不需要的氮化硅层103’去除。
在步骤S3中，通过CVD气相沉积法在正面氮化硅层103的表面形成二氧化硅保护层104。由于CVD方法能够只在晶圆101的一个表面上形成保护层，因而，在该步骤中，不会在晶圆101的背面形成保护层，而暴露出需要去除的氮化硅层103’。
在接下来的步骤S4中，将晶圆101进行酸洗，去除氮化硅103’。通常采用不与氧化硅反应而只与氮化硅反应的磷酸作为清洗液，将晶圆放入磷酸溶液中浸泡，即可去除所不需要的氮化硅层103’。如上所述的，如果晶圆101正面的氮化硅103没有氧化硅104的保护，会在酸洗步骤一同被去除，这正是氧化硅的作用。在步骤S5中，再去除保护层104。在步骤S6中对晶圆进曝光和刻蚀，形成电路图案。
如图2A和2B所示，在现有技术中，由于CVD生长方法非常容易产生膜层内颗粒(in-filmparticle)1100，现有工艺中所产生的SiO2厚度通常只有2000埃，而比较大的膜层内颗粒会纵向贯穿SiO2，并且和SiN层接触，图2A示出了在步骤S3和S4中形成膜层内颗粒的晶圆截面结构示意图。因此，在下一步进行磷酸酸洗去除SiO2层的时候，磷酸会腐蚀掉膜层内颗粒,然后与SiN接触并腐蚀SiN，形成图案缺失（pattern missing），图2B示出了该膜层内颗粒导致图案缺失的照片，该膜层内颗粒最终导致SiN的腐蚀，甚至晶圆的报废。
因此提供一种防止膜层内颗粒导致图案缺失的方法具有非常重要的意义。
发明内容
本发明的目的在于提出一种防止图案缺失的方法，能够有效地避免图案缺失（pattern missing）。
为达此目的，本发明采用以下技术方案：
一种防止图案缺失的方法，依次包括：在晶圆的一个表面上生长多晶硅层；在多晶硅层表面形成掩膜层；在多晶硅层表面形成的掩膜层上形成厚度为4000埃以上的保护层；去除多余掩膜层；去除保护层。其中，掩膜层的厚度在4000埃至6000埃之间，例如，可以是4000埃、4500埃、5000埃、5500埃或6000埃。掩膜层为氮化硅（SiN）层，也可以是氮氧化硅（SiON）层；并且保护层为SiO2层。采用炉管扩散方法在多晶硅层表面和晶圆的背面均生成掩膜层。采用CVD气相沉积方法生成保护层。采用化学机械抛光法去除保护层。
本发明还提供了一种防止图案缺失的晶圆制造方法，依次包括：在晶圆上的一个表面上生长多晶硅层；在多晶硅层上形成掩膜层；在掩膜层上形成大于4000埃的保护层；去除晶圆背面的掩膜层；去除保护层；刻蚀晶圆形成电路图案。其中，保护层的厚度在4000埃至6000埃之间，例如，可以是4000埃、4500埃、5000埃、5500埃或6000埃。掩膜层为氮化硅或氮氧化硅，并且所述保护层为氧化硅。采用炉管扩散方法生成所述掩膜层。采用CVD气相沉积法生成保护层。将晶圆浸入酸性溶液清洗晶圆的保护层。采用化学机械抛光法去除所述保护层。
本发明提供的方法，科学有效的避免了图案缺失的问题，尤其是掩膜层图案缺失的问题，而且不会增加工艺时间和生产成本。
附图说明
图1是现有技术中晶圆加工过程的示意图。
图2A是现有技术加工晶圆过程中步骤S3、S4产生膜层内颗粒的示意图。
图2B是现有技术中产生图案缺失的晶圆照片。
图3是本发明提供的防止图案缺失方法的工艺流程图。
图4是采用图3的工艺每步骤所得到的晶圆截面结构示意图。
图5是本发明提供的防止图案缺失的晶圆制造方法流程图。
图中的附图标记所分别指代的技术特征为：
101、晶圆；102、多晶硅层；103、晶圆正面掩膜层；103’、晶圆背面掩膜层；104、保护层；1100、膜层内颗粒；
201、晶圆；202、多晶硅层；203、晶圆正面掩膜层；203’、晶圆背面掩膜层；204、保护层。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
本发明提供了一种防止图案缺失的方法，如图3所示，该方法依次包括以下步骤：
S101：在晶圆的一表面上生长多晶硅层；
S102：在多晶硅层表面形成掩膜层；
S103：在多晶硅层表面形成的所述掩膜层上形成厚度为4000埃以上的保护层；
S104：去除多余掩膜层；
S105：去除保护层。
其中，所形成的保护层在4000埃至6000埃之间，例如，可以是4000埃、4500埃、5000埃、5500埃或6000埃，这样使得保护膜的厚度大于形成的膜层内颗粒尺寸，达到防止在酸洗过程中酸液接触掩膜层而丢失图案的效果。可以理解的是，该保护层的厚度可以在上述范围之外，只要能够达到其厚度大于所形成的膜层内颗粒尺寸，以防止酸洗过程中酸液接触掩膜层而丢失图案的效果，就都属于本发明的发明精神。
下面结合图4对该防止图案缺失的方法进行详细描述。
具体来说，在步骤S101中，在晶圆201的一个表面上形成多晶硅层202，该表面为晶圆201的正面，相对于多晶硅层的另一侧成为晶圆201的背面。
步骤S102中，生成晶圆正面氮化硅掩膜层203和晶圆背面氮化硅掩膜层203’。这里以采用炉管扩散（Diffusion）的方法为例，在晶圆201的正面和背面均形成氮化硅层，其厚度为1400-1600埃。也可以采用其他材料，例如氮氧化硅。其厚度也可以为1400-1600埃之间的任意厚度，如1500埃。
在步骤S103中，通过CVD气相沉积法在正面氮化硅层203的表面形成二氧化硅保护层204。二氧化硅保护层204的厚度增加至4000-6000埃,这样使SiO2厚度远远超过膜层内颗粒的尺寸，在后续的磷酸酸洗步骤中，磷酸没有机会接触到膜层内颗粒,更无法接触到氮化硅层，因此不会腐蚀氮化硅，避免了SiN层图案缺失。为了达到这样的效果，二氧化硅保护层的厚度还可以选择其他数值，例如4000埃、4500埃、5000埃、5500埃或6000埃等。
在接下来的步骤S104中，将晶圆201进行酸洗，去除晶圆背面的氮化硅203’。这里采用磷酸作为清洗液，将晶圆放入磷酸溶液中浸泡，即可去除所不需要的氮化硅层203’。如上所述，掩膜层可以采用其他材料制成，例如氮氧化硅，当使用氮氧化硅作为掩膜层材料时，同样也用磷酸作为清洗液。
步骤S105中，去除晶圆201表面的氧化硅层，也就是保护层204。通常可以采用酸洗的方式进行清洗。对于保护层的清洗过程和所用溶液，属于本领域技术人员常用技术手段，因此不再赘述。然而，由于氧化硅层被增厚，因此如果采用这种酸洗的方式需要更长的加工时间。作为优选，这里还可以采用化学机械抛光（CMP）的方式来去除SiO2，也就是保护层204。利用SiO2保护层204和SiN掩膜层203的研磨应力和对光的放射率不同，CMP设备可以识别出膜层的变化，当氧化硅磨光的时候，机台会自动停止研磨，从而CMP可以通过by-endpoint的方式，在磨掉SiO2后，通过所探测到的信号的变化，自动停止在SiN掩膜层203表面。从而大大减少工艺时间。这样消除了增厚保护层SiO2层所引起的增加了酸洗工艺时间的缺陷。
如图5所示，本发明还提供了一种采用上述方法加工晶圆的方法。依次包括以下步骤：
S201：在晶圆上的一表面上生长多晶硅层；
S202：在多晶硅层上形成掩膜层；
S203：在所述掩膜层上形成厚度为4000埃以上的保护层；
S204：去除所述晶圆背面的掩膜层；
S205：去除所述保护层；
S206：刻蚀晶圆形成电路图案。
其中所形成的保护层的厚度在4000埃至6000埃之间，可以是4000埃、4500埃、5000埃、5500埃或6000埃。
具体来说，在S203生成氧化硅保护层204时，使其厚度增厚至大于有可能形成的膜层内颗粒的尺寸，达到防止在酸洗过程中酸液接触颗粒，并进而接触SiN的效果。而后，在去除保护层的步骤中，同样采用酸式清洗或者CMP化学机械抛光的方式对SiO2层进行清洗。在完成上述过程后，对晶圆进行之后的光影、刻蚀等步骤，来形成所需要的电路图案，最终完成晶圆的制作过程。其中掩膜层还可以是氮氧化硅层。
本发明所述的技术方案能够有效的避免在图案缺失（pattern missing）的发生，尤其是防止掩膜层图案缺失的发生，由于保护层SiO2膜层内颗粒是一种非常普遍的缺陷，经常造成SiN的腐蚀和晶圆的报废，因而本发明所提供的方法科学有效地避免了掩膜层图案缺失的问题，而且不会增加工艺时间和生产成本。
如上所述，本领域技术人员应当能够理解，在实施例中仅仅以氮化硅、当氧化硅和氧化硅分别作为掩膜层和保护层为例进行说明，其他材料同样可以被用在晶圆制作的过程中，并且其形成方式也不仅仅限于上述的CVD、炉管扩散等方式。在上述实施例中，对晶圆的清洗方法也仅仅以酸式清洗、CMP光学机械抛光方式清洗为例进行说明，不排除其他方式的清洗。在不背离本发明实质精神和保护范围的情况下，可以对上述方法和过程进行多种改善。

Claims (10)

1.一种防止图案缺失的方法，其特征在于，该方法依次包括以下步骤：
在晶圆的一表面上生长多晶硅层；
在所述多晶硅层表面和晶圆背面形成掩膜层；
在所述多晶硅层表面形成的所述掩膜层上形成厚度为4000埃以上的保护层；
去除所述晶圆背面的掩膜层；
去除保护层。
2.根据权利要求1所述的方法，其特征在于，所述保护层厚度为4000至6000埃之间。
3.根据权利要求1或2所述的方法，其特征在于，所述掩膜层为SiN层或SiON层，并且所述保护层为SiO2层。
4.根据权利要求1所述的方法，其特征在于，将所述晶圆浸入酸性溶液去除所述掩膜层。
5.根据权利要求1所述的方法，其特征在于，采用化学机械抛光法去除所述保护层。
6.一种防止图案缺失的晶圆制造方法，其特征在于，所述方法依次包括以下步骤：
在晶圆上的一表面上生长多晶硅层；
在多晶硅层表面和晶圆背面形成掩膜层；
在所述多晶硅层表面形成的所述掩膜层上形成厚度为4000埃以上的保护层；
去除所述晶圆背面的掩膜层；
去除所述保护层；
刻蚀晶圆形成电路图案。
7.根据权利要求6所述的方法，其特征在于，所述保护层厚度为4000埃至6000埃之间。
8.根据权利要求6或7所述的方法，其特征在于，所述掩膜层为氮化硅或氮氧化硅，并且所述保护层为氧化硅。
9.根据权利要求6或7所述的方法，其特征在于，采用浸入酸式清洗法去除所述掩膜层。
10.根据权利要求6或7所述的方法，其特征在于，采用化学机械抛光法去除所述保护层。
CN201310036476.6A 2013-01-30 2013-01-30 一种防止图案缺失的方法及其晶圆制造方法 Active CN103972082B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310036476.6A CN103972082B (zh) 2013-01-30 2013-01-30 一种防止图案缺失的方法及其晶圆制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310036476.6A CN103972082B (zh) 2013-01-30 2013-01-30 一种防止图案缺失的方法及其晶圆制造方法

Publications (2)

Publication Number Publication Date
CN103972082A CN103972082A (zh) 2014-08-06
CN103972082B true CN103972082B (zh) 2017-02-08

Family

ID=51241446

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310036476.6A Active CN103972082B (zh) 2013-01-30 2013-01-30 一种防止图案缺失的方法及其晶圆制造方法

Country Status (1)

Country Link
CN (1) CN103972082B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106558486B (zh) * 2015-09-30 2019-12-10 无锡华润上华科技有限公司 去除半导体基片掩膜层的方法
CN108091608B (zh) * 2017-11-30 2020-08-28 上海华力微电子有限公司 浅沟槽隔离的制造方法
CN108110043A (zh) * 2017-12-15 2018-06-01 德淮半导体有限公司 晶圆弯曲度的优化方法
CN111367003A (zh) * 2018-12-26 2020-07-03 中芯集成电路（宁波）有限公司 光学器件制作方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1862777A (zh) * 2005-05-09 2006-11-15 联华电子股份有限公司 沟槽绝缘方法
CN1964000A (zh) * 2005-11-10 2007-05-16 上海华虹Nec电子有限公司 一种去除硅片背面氮化硅的方法
CN101090072A (zh) * 2006-06-12 2007-12-19 中芯国际集成电路制造(上海)有限公司 晶片背面缺陷的移除方法
CN101118855A (zh) * 2006-08-01 2008-02-06 上海华虹Nec电子有限公司 去除硅片背面氮化硅膜的方法
CN101329991A (zh) * 2007-06-18 2008-12-24 茂德科技股份有限公司 一种二阶段背式刻蚀的方法
CN102254943A (zh) * 2011-08-06 2011-11-23 深圳市稳先微电子有限公司 一种栅源侧台保护的晶体管功率器件及其制造方法
CN102437020A (zh) * 2011-11-24 2012-05-02 上海宏力半导体制造有限公司 晶圆控片及其形成方法
CN102468171A (zh) * 2010-11-05 2012-05-23 中芯国际集成电路制造(上海)有限公司 一种改善应力层应力作用的方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005340734A (ja) * 2004-05-31 2005-12-08 Seiko Epson Corp 半導体素子の製造方法及び半導体素子

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1862777A (zh) * 2005-05-09 2006-11-15 联华电子股份有限公司 沟槽绝缘方法
CN1964000A (zh) * 2005-11-10 2007-05-16 上海华虹Nec电子有限公司 一种去除硅片背面氮化硅的方法
CN101090072A (zh) * 2006-06-12 2007-12-19 中芯国际集成电路制造(上海)有限公司 晶片背面缺陷的移除方法
CN101118855A (zh) * 2006-08-01 2008-02-06 上海华虹Nec电子有限公司 去除硅片背面氮化硅膜的方法
CN101329991A (zh) * 2007-06-18 2008-12-24 茂德科技股份有限公司 一种二阶段背式刻蚀的方法
CN102468171A (zh) * 2010-11-05 2012-05-23 中芯国际集成电路制造(上海)有限公司 一种改善应力层应力作用的方法
CN102254943A (zh) * 2011-08-06 2011-11-23 深圳市稳先微电子有限公司 一种栅源侧台保护的晶体管功率器件及其制造方法
CN102437020A (zh) * 2011-11-24 2012-05-02 上海宏力半导体制造有限公司 晶圆控片及其形成方法

Also Published As

Publication number Publication date
CN103972082A (zh) 2014-08-06

Similar Documents

Publication Publication Date Title
CN106229288B (zh) 有源区制备方法
CN103972082B (zh) 一种防止图案缺失的方法及其晶圆制造方法
KR100506107B1 (ko) 반도체 제조 장치의 드라이클리닝 시기 판정 시스템,반도체 제조 장치의 드라이클리닝 방법, 반도체 제조장치의 드라이클리닝 시스템 및 반도체 장치의 제조 방법
JP2013544028A (ja) シリコンウェハの表面テクスチャリング加工のドライエッチング方法優先権本出願は、”ｄｒｙｅｔｃｈｉｎｇｍｅｔｈｏｄｏｆｓｕｒｆａｃｅｔｅｘｔｕｒｅｆｏｒｍａｔｉｏｎｏｎｓｉｌｉｃｏｎｗａｆｅｒ”なるタイトルの２０１０年１１月１日出願の米国仮特許出願第６１／４０９，０６４号明細書の利益を請求し、そのすべての内容がここに参考文献として援用される。
CN102074453B (zh) 晶圆清洗方法
CN100483675C (zh) 双镶嵌结构的形成方法
CN100539035C (zh) 半导体集成电路硅单晶片衬底背面氮化硅层的新腐蚀方法
CN102103992B (zh) 栅氧化层制作方法
CN102085518A (zh) 晶圆的清洗方法及去除氮化硅层和氮氧化硅层的方法
CN107910248A (zh) 一种改善键合晶圆晶背缺陷的方法
CN104465367B (zh) 一种对场氧化层进行处理的方法及应用
CN102361018B (zh) 一种改善浅沟槽隔离衬底制程中小球状缺陷的方法
KR100902586B1 (ko) 폴리 실리콘의 제거방법
CN112259455B (zh) 一种改善带钝化层结构的Ag面产品金属残留的方法
CN103972074A (zh) 一种去除晶圆背面掩膜层的方法
US7055532B2 (en) Method to remove fluorine residue from bond pads
CN111933570A (zh) 浅沟槽隔离结构的制造方法及其形成的浅沟槽隔离结构
TW460965B (en) Cleaning method and device for silicon substrate
US20030181048A1 (en) STI method for semiconductor processes
CN111825055B (zh) 金的刻蚀方法
CN101314852B (zh) 蚀刻溶液、基板的表面处理方法及形成浅沟槽隔离的方法
US11205575B2 (en) Method for stripping one or more layers from a semiconductor wafer
KR100613573B1 (ko) 반도체 소자의 제조방법
KR100814259B1 (ko) 반도체 소자의 제조 방법
CN112071742A (zh) 半导体器件的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant