CN103971730A - 静态随机存取存储器单元电路 - Google Patents

静态随机存取存储器单元电路 Download PDF

Info

Publication number
CN103971730A
CN103971730A CN201310039841.9A CN201310039841A CN103971730A CN 103971730 A CN103971730 A CN 103971730A CN 201310039841 A CN201310039841 A CN 201310039841A CN 103971730 A CN103971730 A CN 103971730A
Authority
CN
China
Prior art keywords
phase inverter
nmos pipe
output terminal
pipe
connects
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310039841.9A
Other languages
English (en)
Inventor
朱红卫
赵郁炜
刘国军
唐敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201310039841.9A priority Critical patent/CN103971730A/zh
Publication of CN103971730A publication Critical patent/CN103971730A/zh
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种静态随机存取存储器单元电路，在双稳结构的两个信号输出端和对应的传输管之间增加分别增加一个反相器，通过增加的反相器能够实现对输出信号进行进一步的整形，从而能够大大降低噪声对输出信号的影响，提高存储单元电路的抗噪声性能，使信号输出具有较高的稳定性，这样使得本发明能应用于低电源电压的工作条件下，符合CMOS特征尺寸和工作电压的不断减小的要求。

Description

静态随机存取存储器单元电路
技术领域
本发明涉及一种半导体集成电路，特别是涉及一种静态随机存取存储器单元电路。
背景技术
静态随机存取存储器（SRAM）是一种具有静止存取功能的内存，不需要刷新电路就能保存其内部存储的数据，速度快，功耗低使用广泛。在电子***中应用广泛，同时对性能的要求也越来越高，现在的静态随机存取存储器朝着更快速度、更高集成度、更低功耗方向发展。
如图1所示，是现有静态随机存取存储器单元电路的电路图；现有静态随机存取存储器单元电路为一六管存储单元，由四个NMOS管N101、N102、N103和N104，二个PMOS管P101和P102组成；PMOS管P101和NMOS管N101连接组成第一反相器，PMOS管P101和NMOS管N101的栅极相连并作为第一反相器的输入端，PMOS管P101和NMOS管N101的漏极相连并作为第一反相器的输出端，PMOS管P101的源极接工作电压VDD，NMOS管N101的源极接地；PMOS管P102和NMOS管N102连接组成第二反相器，PMOS管P102和NMOS管N102的栅极相连并作为第二反相器的输入端，PMOS管P102和NMOS管N102的漏极相连并作为第二反相器的输出端，PMOS管P102的源极接工作电压VDD，NMOS管N102的源极接地；第一反相器的输入端接第二反相器的输出端，第二反相器的输入端接第一反相器的输出端，第一反相器和第二反相器组成一个双稳结构，这种双稳结构有利于提高存储单元的稳定性。第一反相器的输出端为输出节点Q1，第二反相器的输出端为输出节点Q2，输出节点Q1和Q2输出一对反相的信号。NMOS管N103和NMOS管N104为传输管，NMOS管N103的源极接第一反相器的输出端，NMOS管N104源极接第二反相器的输出端；NMOS管N103的漏极接位线BL，NMOS管N104的漏极接位线BLB，位线BL和BLB组成一对位线；NMOS管N103和NMOS管N104的栅极都接字线WL。
现有静态随机存取存储器的写操作过程为：假设写入信号为“1”，则在写入前将位线BL设置为“1”，位线BLB设置为“0”；进行写操作后，字线WL由低电平转换为高电平，这时NMOS管N103和N104都导通，数据“1”写入到输出节点Q1中，数据“0”写入到输出节点Q2中。
现有静态随机存取存储器的读操作过程为：读操作开始前，位线BL和BLB都被预充电到高电平；当进入读操作后，字线WL由低电平转换为高电平，这时NMOS管N103和N104都导通，假设当前输出节点Q1为“1”、输出节点Q2为“0”，这时，位线BLB通过NMOS管N104和N102放电，位线BL的电位高于位线BLB的电位，数据读出。
现有静态随机存取存储器的六管存储单元使用了两个交叉连接的反相器，在中、高工作电压下稳定性较高。但是随着CMOS特征尺寸和工作电压的不断减小，存储单元的高低电平之间的差距也会不断缩小，噪声对信号输出的影响变的明显，存储单元的稳定性降低，现有静态随机存取存储器单元电路无法克服这种影响。
发明内容
本发明所要解决的技术问题是提供一种静态随机存取存储器单元电路，能提高存储单元电路的抗噪声性能，使信号输出具有较高的稳定性，能应用于低电源电压的工作条件下。
为解决上述技术问题，本发明提供的静态随机存取存储器单元电路包括：
由第一反相器和第二反相器组成的双稳结构，所述第一反相器的输入端连接所述第二反相器的输出端、所述第二反相器的输入端连接所述第一反相器的输出端，所述第一反相器的输出端和所述第二反相器的输出端存储一对反相的信号；所述第一反相器由第一PMOS管和第一NMOS管连接形成，所述第二反相器由第二PMOS管和第二NMOS管连接形成。
由第三PMOS管和第三NMOS管连接形成的第三反相器，所述第三反相器的输入端连接所述第一反相器的输出端。
由第四PMOS管和第四NMOS管连接形成的第四反相器，所述第四反相器的输入端连接所述第二反相器的输出端。
用作传输管的第五NMOS管和第六NMOS管，所述第五NMOS管的源极连接所述第三反相器的输出端、所述第五NMOS管的漏极连接位线一，所述第六NMOS管的源极连接所述第四反相器的输出端、所述第六NMOS管的漏极连接位线二，所述第五NMOS管的栅极和所述第六NMOS管的栅极都接字线。
本发明静态随机存取存储器单元电路通过在双稳结构的两个信号输出端和对应的传输管之间增加分别增加一个反相器，通过增加的反相器能够实现对输出信号进行进一步的整形，从而能够大大降低噪声对输出信号的影响，提高存储单元电路的抗噪声性能，使信号输出具有较高的稳定性，这样使得本发明能应用于低电源电压的工作条件下，符合CMOS特征尺寸和工作电压的不断减小的要求。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有静态随机存取存储器单元电路的电路图；
图2是本发明实施例静态随机存取存储器单元电路的电路图。
具体实施方式
如图2所示，是本发明实施例静态随机存取存储器单元电路的电路图。本发明实施例静态随机存取存储器单元电路包括：
由第一反相器和第二反相器组成的双稳结构，所述第一反相器的输入端连接所述第二反相器的输出端、所述第二反相器的输入端连接所述第一反相器的输出端，所述第一反相器的输出端为输出节点Q1，所述第二反相器的输出端为输出节点Q2，输出节点Q1和输出节点Q2存储一对反相的信号。
所述第一反相器由第一PMOS管P1和第一NMOS管N1连接形成，具体连接为：所述第一PMOS管P1和所述第一NMOS管N1的栅极相连并作为所述第一反相器的输入端，所述第一PMOS管P1和所述第一NMOS管N1的漏极相连并作为所述第一反相器的输出端，所述第一PMOS管P1的源极接工作电压VDD，所述第一NMOS管N1的源极接地。
所述第二反相器由第二PMOS管P2和第二NMOS管N2连接形成，具体连接为：所述第二PMOS管P2和所述第二NMOS管N2的栅极相连并作为所述第二反相器的输入端，所述第二PMOS管P2和所述第二NMOS管N2的漏极相连并作为所述第二反相器的输出端，所述第二PMOS管P2的源极接工作电压VDD，所述第二NMOS管N2的源极接地。
由第三PMOS管P3和第三NMOS管N3连接形成的第三反相器，具体连接为：所述第三PMOS管P3和所述第三NMOS管N3的栅极相连并作为所述第三反相器的输入端，所述第三PMOS管P3和所述第三NMOS管N3的漏极相连并作为所述第三反相器的输出端，所述第三PMOS管P3的源极接工作电压VDD，所述第三NMOS管N3的源极接地。所述第三反相器的输入端连接所述第一反相器的输出端。
由第四PMOS管P4和第四NMOS管N4连接形成的第四反相器，具体连接为：所述第四PMOS管P4和所述第四NMOS管N4的栅极相连并作为所述第四反相器的输入端，所述第四PMOS管P4和所述第四NMOS管N4的漏极相连并作为所述第四反相器的输出端，所述第四PMOS管P4的源极接工作电压VDD，所述第四NMOS管N4的源极接地。所述第四反相器的输入端连接所述第二反相器的输出端。
用作传输管的第五NMOS管N5和第六NMOS管N6，所述第五NMOS管N5的源极连接所述第三反相器的输出端、所述第五NMOS管N5的漏极连接位线一BL，所述第六NMOS管N6的源极连接所述第四反相器的输出端、所述第六NMOS管N6的漏极连接位线二BLB，所述第五NMOS管N5的栅极和所述第六NMOS管N6的栅极都接字线WL。
本发明实施例中所述第三反相器和所述第四反相器能够分别对输出节点Q1和Q2输出的信息进行进一步的整形，从而能够大大降低噪声对输出信号的影响，提高存储单元电路的抗噪声性能，使信号输出具有较高的稳定性，这样使得本发明实施例能应用于低电源电压的工作条件下，符合CMOS特征尺寸和工作电压的不断减小的要求。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (1)

1.一种静态随机存取存储器单元电路，其特征在于，包括：
由第一反相器和第二反相器组成的双稳结构，所述第一反相器的输入端连接所述第二反相器的输出端、所述第二反相器的输入端连接所述第一反相器的输出端，所述第一反相器的输出端和所述第二反相器的输出端存储一对反相的信号；所述第一反相器由第一PMOS管和第一NMOS管连接形成，所述第二反相器由第二PMOS管和第二NMOS管连接形成；
由第三PMOS管和第三NMOS管连接形成的第三反相器，所述第三反相器的输入端连接所述第一反相器的输出端；
由第四PMOS管和第四NMOS管连接形成的第四反相器，所述第四反相器的输入端连接所述第二反相器的输出端；
用作传输管的第五NMOS管和第六NMOS管，所述第五NMOS管的源极连接所述第三反相器的输出端、所述第五NMOS管的漏极连接位线一，所述第六NMOS管的源极连接所述第四反相器的输出端、所述第六NMOS管的漏极连接位线二，所述第五NMOS管的栅极和所述第六NMOS管的栅极都接字线。
CN201310039841.9A 2013-02-01 2013-02-01 静态随机存取存储器单元电路 Pending CN103971730A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310039841.9A CN103971730A (zh) 2013-02-01 2013-02-01 静态随机存取存储器单元电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310039841.9A CN103971730A (zh) 2013-02-01 2013-02-01 静态随机存取存储器单元电路

Publications (1)

Publication Number Publication Date
CN103971730A true CN103971730A (zh) 2014-08-06

Family

ID=51241131

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310039841.9A Pending CN103971730A (zh) 2013-02-01 2013-02-01 静态随机存取存储器单元电路

Country Status (1)

Country Link
CN (1) CN103971730A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106782644A (zh) * 2016-12-06 2017-05-31 凯芯有限公司 SiDNA序列生成及识别方法和装置
CN110364193A (zh) * 2018-04-11 2019-10-22 中芯国际集成电路制造（天津）有限公司 静态随机存取存储单元、静态随机存取存储器及电子装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1477642A (zh) * 2002-08-22 2004-02-25 ������������ʽ���� 存储3值数据信号的半导体存储装置
US20060164881A1 (en) * 2005-01-26 2006-07-27 Nec Electronics Corporation Static semiconductor memory device
US20100142258A1 (en) * 2008-12-05 2010-06-10 Tsai Tsung-Heng Ten-transistor static random access memory architecture
US20120057399A1 (en) * 2010-09-07 2012-03-08 Shyh-Jye Jou Asymmetric virtual-ground single-ended sram and system thereof
CN102903386A (zh) * 2012-09-19 2013-01-30 上海集成电路研发中心有限公司 一种静态随机存储单元

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1477642A (zh) * 2002-08-22 2004-02-25 ������������ʽ���� 存储3值数据信号的半导体存储装置
US20060164881A1 (en) * 2005-01-26 2006-07-27 Nec Electronics Corporation Static semiconductor memory device
US20100142258A1 (en) * 2008-12-05 2010-06-10 Tsai Tsung-Heng Ten-transistor static random access memory architecture
US20120057399A1 (en) * 2010-09-07 2012-03-08 Shyh-Jye Jou Asymmetric virtual-ground single-ended sram and system thereof
CN102903386A (zh) * 2012-09-19 2013-01-30 上海集成电路研发中心有限公司 一种静态随机存储单元

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106782644A (zh) * 2016-12-06 2017-05-31 凯芯有限公司 SiDNA序列生成及识别方法和装置
CN110364193A (zh) * 2018-04-11 2019-10-22 中芯国际集成电路制造（天津）有限公司 静态随机存取存储单元、静态随机存取存储器及电子装置

Similar Documents

Publication Publication Date Title
CN107240416B (zh) 一种亚阈值sram存储单元电路
CN102385916B (zh) 一种具有读写分离的双端口sram单元6t结构
CN102097123A (zh) 一种抗单粒子效应的静态随机存储器单元
CN104157303A (zh) 静态随机存储器单元的抗干扰电路和存储元件
CN102290097B (zh) 一种sram存储器
CN103871461A (zh) 一种适用于静态随机存储器的写复制电路
Gavaskar et al. Design of efficient low power stable 4-bit memory cell
CN203276858U (zh) 一种sram存储器
CN102592660B (zh) 一种单端操作的亚阈值存储单元电路
CN103903645A (zh) 一种辐射加固设计的静态随机存储单元
CN101840728B (zh) 一种双端sram单元
CN109920459B (zh) 一种完全非对称的亚阈值单端9管存储单元
CN103971730A (zh) 静态随机存取存储器单元电路
CN104795099B (zh) 一种sram灵敏放大器电路
CN108269599B (zh) 一种平衡位线漏电流的静态存储单元
CN104637531A (zh) Sram存储模块及其灵敏放大器电路
CN104409094A (zh) 亚阈值6管存储单元
CN104318953B (zh) 静态随机存取存储器单元
Duari et al. A 4× 4 8T-SRAM array with single-ended read and differential write scheme for low voltage applications
CN104575588A (zh) 双胞胎存储单元
CN103093809A (zh) 一种抗单粒子翻转的静态随机存储单元
US9013940B2 (en) Sense amplifier
Kumar et al. DESIGN OF HIGH SPEEDAND LOW POWER 4T SRAM CELL
CN107393584B (zh) 一种基于FinFET器件的全摆幅单端读存储单元
CN104795090A (zh) 一种sram灵敏放大器电路设计

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20140806