CN103970699A - 一种调试fpga预加重均衡的方法 - Google Patents

一种调试fpga预加重均衡的方法 Download PDF

Info

Publication number
CN103970699A
CN103970699A CN201410225340.4A CN201410225340A CN103970699A CN 103970699 A CN103970699 A CN 103970699A CN 201410225340 A CN201410225340 A CN 201410225340A CN 103970699 A CN103970699 A CN 103970699A
Authority
CN
China
Prior art keywords
fpga
emphasis
parameter
equilibrium
design
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410225340.4A
Other languages
English (en)
Inventor
王素华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Inspur Electronic Information Industry Co Ltd
Original Assignee
Inspur Electronic Information Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inspur Electronic Information Industry Co Ltd filed Critical Inspur Electronic Information Industry Co Ltd
Priority to CN201410225340.4A priority Critical patent/CN103970699A/zh
Publication of CN103970699A publication Critical patent/CN103970699A/zh
Pending legal-status Critical Current

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

本发明公开了一种调试FPGA预加重均衡的方法，在研发设计FPGA阶段，设计FPGA验证板，板内处理器到FPGA之间，采用新型高速互联总线，处理器板同FPGA板采用正交方式连接，板边设置互联传输通道的S参数测试接口，获得真实的互联参数，通过网络分析仪测得通道的S参数，通过误码率分析仪对此通道S参数进行预加重的预测，遍历出针对此参数的最佳预加重值，固定一端的预加重，再确定接收端的CTLE值。本发明的方法是设计FPGA验证板，调试预加重均衡值很好的方法，是基于实际链路测试方法。这样通道的预加重均衡设置都在基于真实测试的情况下得出。

Description

一种调试FPGA预加重均衡的方法
技术领域
本发明涉及本发明涉及电子领域，芯片设计及仿真测试领域，具体涉及一种调试FPGA预加重均衡的方法。
技术背景
随着信号速率的提高，信号质量在信号有效传输中所占的位置越来越重要。对于信号传输过程中无法避免的反射以及随着频率增高而增大的介质损耗，传输线损耗带来的信号失真问题，成为高速串行链路以及芯片设计所必须面对的棘手问题。
随着信号的传输速度越来越快，***设计已经向25G方向发展。而高速串行链路传输最大的障碍是互联通道损耗的频率依赖性，随着频率增高，损耗也增加，信号正确传输到接收端成为一种挑战。所以需要通过均衡机制来增强信号传输能力。
现在一般常用的高速串行总线有PCIE,QPI,SATA,SAS,QDR,FDR等，信号速率高达14Ghz以上。芯片通过PCB传输线互连，传输路径上有反射和随着频率而增大的导体损耗，介质损耗带来的上升边退化和幅值降低，如果这样的信号到达接收端，接收机不能正确恢复，必然造成信号失真。所以需要发送接收端对信号进行一定处理，来增强信号传输能力。目前的高速串行总线都会在发送端做预加重，接收端做均衡机制，来提高信号传输能力。
在设计芯片时需要在芯片的IO部分设计发送端预加重，接收端均衡机制，尽量给板级设计中无法避免的损耗留有尽可能多的余量。所以需要通过初期研发FPGA阶段进行仿真测试，来了解芯片实际工作中的均衡能力，以便后期流片时给予芯片应用厂家PCB设计的规则，让其了解芯片的驱动能力，给予板级设计留有多大的设计余量。
发明内容
本发明要解决的技术问题是：提供一种调试FPGA预加重均衡的方法。
本发明所采用的技术方案为：
一种调试FPGA预加重均衡的方法，在研发设计FPGA阶段，设计FPGA验证板，板内处理器到FPGA之间，采用新型高速互联总线，处理器板同FPGA板采用正交方式连接，板边需设置互联传输通道的S参数测试接口，获得真实的互联参数，通过网络分析仪测得通道的S参数，通过误码率分析仪对此通道S参数进行预加重的预测，遍历出针对此参数的最佳预加重值，固定一端的预加重，再确定接收端的CTLE值。
这样通道的预加重均衡设置都在基于真实测试的情况下得出。
所述互联总线是一种新型的高速串行总线，总线传输速率为8Gbps。
处理器同FPGA之间通过跨板互联，PCB传输长度为15inch,路径经过一个高速正交连接器以及两个BGA下的过孔，总传输损耗约为8.5dB。
在设计FPGA板时仿照互联之间真实的走线情况在板边设计测试链路。
注：　FPGA（Field－Programmable Gate Array），即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。
本发明的有益效果为：
本发明是一种基于实测的预加重均衡参数的调试方法。随着信号速率的提高，信号质量在信号有效传输中所占的位置越来越重要。对于信号传输过程中无法避免的反射以及随着频率增高而增大的介质损耗，传输线损耗带来的信号失真问题，成为高速串行链路以及芯片设计所必须面对的棘手问题。在设计芯片时需要在芯片的IO部分设计发送端预加重，接收端均衡机制，尽量给板级设计中无法避免的损耗留有尽可能多的余量。所以需要通过初期研发FPGA阶段进行仿真测试，来了解芯片实际工作中的均衡能力，以便后期流片时给予芯片应用厂家PCB设计的规则，让其了解芯片的驱动能力，给予板级设计留有多大的设计余量。
本发明的方法是设计FPGA验证板，调试预加重均衡值很好的方法，是基于实际链路测试方法。这样通道的预加重均衡设置都在基于真实测试的情况下得出。
附图说明
图1为本发明总线拓扑结构图；
图2为本发明预加重均衡之间相互关系；
图3为误码仪基于实际链路S参数进行遍历，补偿通道损耗。
具体实施方式
下面参照附图，通过具体实施方式对本发明进一步说明：
在研发设计FPGA阶段，需设计FPGA验证板。总线拓扑为处理器与FPGA之间互联，互联总线是一种新型的高速串行总线，总线传输速率为8Gbps.处理器同FPGA之间通过跨板互联，PCB传输长度为15inch,路径经过一个高速正交连接器以及两个BGA下的过孔，总传输损耗约为8.5dB，链路拓扑如图1所示。
以FPGA为发送端，处理器为接收端为例。FPGA端TXLE,处理器端CTLE,DFE与通道之间拓扑关系如图2所示。
FPGA发送是端是三阶预加重，调节PRE-COURE和POST-COURE值有上千个组合，无法手动尝试调节，通过软件仿真做参数遍历毕竟同实际链路有差异。所以发明一种针对FPGA链路预加重均衡调试较为简易准确的方法。
在设计FPGA板时仿照互联之间真实的走线情况在板边设计测试链路，使用网络分析仪测试互联***的S参数。将此测试得到的S参数导入误码率分析仪中，误码率分析仪会基于此通道S参数，进行FPGA预加重的遍历，这样得出一个更为客观的预加重值，如附图3所示，将互联的频率依赖性进行有效的补偿。
确定了发送端的预加重，再调整接收端的CTLE的值。通过接收端连接示波器，调整CTLE的值，因为此值选择范围小，可以通过经验来判断哪个值更为合适，当示波器出现较为理想的眼图时，就可以确定此组TXLE,CTLE同自适应的DFE是基于此链路下的最佳组合，获得通道最佳接收眼图。
联通路径相近通道可以设置统一TXLE,CTLE值，对于差距较大的路径，继续按照此方法寻找预加重，均衡值。
此种方法是设计FPGA验证板，调试预加重均衡值很好的方法，是基于实际链路测试方法。

Claims (4)

1.一种调试FPGA预加重均衡的方法，其特征在于：在研发设计FPGA阶段，设计FPGA验证板，板内处理器到FPGA之间，采用新型高速互联总线，处理器板同FPGA板采用正交方式连接，板边设置互联传输通道的S参数测试接口，获得真实的互联参数，通过网络分析仪测得通道的S参数，通过误码率分析仪对此通道S参数进行预加重的预测，遍历出针对此参数的最佳预加重值，固定一端的预加重，再确定接收端的CTLE值。
2.根据权利要求1所述的一种调试FPGA预加重均衡的方法，其特征在于：所述互联总线是一种新型的高速串行总线，总线传输速率为8Gbps。
3.根据权利要求1所述的一种调试FPGA预加重均衡的方法，其特征在于：处理器同FPGA之间通过跨板互联，PCB传输长度为15inch,路径经过一个高速正交连接器以及两个BGA下的过孔，总传输损耗约为8.5dB。
4.根据权利要求1所述的一种调试FPGA预加重均衡的方法，其特征在于：在设计FPGA板时仿照互联之间真实的走线情况在板边设计测试链路。
CN201410225340.4A 2014-05-23 2014-05-23 一种调试fpga预加重均衡的方法 Pending CN103970699A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410225340.4A CN103970699A (zh) 2014-05-23 2014-05-23 一种调试fpga预加重均衡的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410225340.4A CN103970699A (zh) 2014-05-23 2014-05-23 一种调试fpga预加重均衡的方法

Publications (1)

Publication Number Publication Date
CN103970699A true CN103970699A (zh) 2014-08-06

Family

ID=51240221

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410225340.4A Pending CN103970699A (zh) 2014-05-23 2014-05-23 一种调试fpga预加重均衡的方法

Country Status (1)

Country Link
CN (1) CN103970699A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105787178A (zh) * 2016-02-26 2016-07-20 浪潮(北京)电子信息产业有限公司 一种测试通讯接口规范的方法及装置
WO2016140743A1 (en) * 2015-03-03 2016-09-09 Intel Corporation Low power high speed receiver with reduced decision feedback equalizer samplers
CN109257094A (zh) * 2018-11-01 2019-01-22 郑州云海信息技术有限公司 一种串行解串发送器的预加重值取值方法与装置
CN112187695A (zh) * 2020-09-30 2021-01-05 中国科学技术大学 基于ofdm高速测井遥传***的fpga信道预加重与均衡方法及***

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1921576A (zh) * 2006-06-17 2007-02-28 成都新光微波工程有限责任公司 数模兼容电视发射机激励器
US20070124321A1 (en) * 2005-11-02 2007-05-31 Rsa Security Inc. Storing digital secrets in a vault
CN1996975A (zh) * 2006-12-28 2007-07-11 华为技术有限公司 一种信号测量设备、***及方法
CN102255773A (zh) * 2011-06-27 2011-11-23 中兴通讯股份有限公司 一种通信设备背板信号测试方法和测试板
CN102307118A (zh) * 2011-08-10 2012-01-04 福建星网锐捷网络有限公司 背板的测试方法、装置和***
CN102664837A (zh) * 2012-04-05 2012-09-12 烽火通信科技股份有限公司 一种自动检测完成高速数字信号收发方向设置匹配的方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070124321A1 (en) * 2005-11-02 2007-05-31 Rsa Security Inc. Storing digital secrets in a vault
CN1921576A (zh) * 2006-06-17 2007-02-28 成都新光微波工程有限责任公司 数模兼容电视发射机激励器
CN1996975A (zh) * 2006-12-28 2007-07-11 华为技术有限公司 一种信号测量设备、***及方法
CN102255773A (zh) * 2011-06-27 2011-11-23 中兴通讯股份有限公司 一种通信设备背板信号测试方法和测试板
CN102307118A (zh) * 2011-08-10 2012-01-04 福建星网锐捷网络有限公司 背板的测试方法、装置和***
CN102664837A (zh) * 2012-04-05 2012-09-12 烽火通信科技股份有限公司 一种自动检测完成高速数字信号收发方向设置匹配的方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
胡为冬: "信号完整性问题与S参数的关系", 《电子产品世界》 *

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016140743A1 (en) * 2015-03-03 2016-09-09 Intel Corporation Low power high speed receiver with reduced decision feedback equalizer samplers
US10341145B2 (en) 2015-03-03 2019-07-02 Intel Corporation Low power high speed receiver with reduced decision feedback equalizer samplers
US10756931B2 (en) 2015-03-03 2020-08-25 Intel Corporation Low power high speed receiver with reduced decision feedback equalizer samplers
CN105787178A (zh) * 2016-02-26 2016-07-20 浪潮(北京)电子信息产业有限公司 一种测试通讯接口规范的方法及装置
CN105787178B (zh) * 2016-02-26 2019-01-08 浪潮(北京)电子信息产业有限公司 一种测试通讯接口规范的方法及装置
CN109257094A (zh) * 2018-11-01 2019-01-22 郑州云海信息技术有限公司 一种串行解串发送器的预加重值取值方法与装置
CN112187695A (zh) * 2020-09-30 2021-01-05 中国科学技术大学 基于ofdm高速测井遥传***的fpga信道预加重与均衡方法及***
CN112187695B (zh) * 2020-09-30 2021-12-14 中国科学技术大学 基于ofdm高速测井遥传***的fpga信道预加重与均衡方法及***

Similar Documents

Publication Publication Date Title
US8793541B2 (en) Link equalization tester
US8422567B2 (en) Signal transmission apparatus and method
US8963573B2 (en) Universal test system for testing electrical and optical hosts
WO2016150077A1 (zh) 参数处理方法及装置
CN109766232B (zh) 一种PCIe压力眼图测试校准方法
CN110417463B (zh) 一致性测试方法、装置和存储介质
KR101208164B1 (ko) 전자기적으로 커플링된 데이터를 복구하고 리타이밍하는 집적 회로, 방법 및 시스템
CN103970699A (zh) 一种调试fpga预加重均衡的方法
US20190044760A1 (en) Technologies for optimizing transmitter equalization with high-speed retimer
US9568530B2 (en) Active cable testing
CN105703840A (zh) 一种快速选取高速serdes预加重参数的方法
CN107423179A (zh) 一种基于板间互连实现高速总线连通性测试的方法及装置
EP2991234A1 (en) Method, apparatus, and system for configuring high-speed serial bus parameter
CN107807867A (zh) 测试通信链路稳定性的方法及装置
CN106443086A (zh) 一种测试基板
CN101793937A (zh) 电气控制柜线路自动控制***及其检测方法
WO2020108589A1 (zh) 高速链路***的测试装置及方法
US11074384B1 (en) Method for simulating signal integrity of hybrid model
US20120159007A1 (en) Apparatus and method for analyzing bidirectional data exchanged between two electronic devices
CN107506540B (zh) 一种混合模型信号完整性仿真方法
CN112350785A (zh) 一种检验serdes通信链路性能的方法及***
Moreira et al. Beyond 10 Gbps? Challenges of characterizing future I/O interfaces with automated test equipment
CN114460434A (zh) 用于高速输入/输出容限测试的***、方法和设备
Ye et al. Full link impedance optimization for serial IOs
Pandey Ensuring high signal quality in PCIe Gen3 channels

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20140806