CN103928313B - 一种小尺寸图形的制作方法 - Google Patents
一种小尺寸图形的制作方法 Download PDFInfo
- Publication number
- CN103928313B CN103928313B CN201410161247.1A CN201410161247A CN103928313B CN 103928313 B CN103928313 B CN 103928313B CN 201410161247 A CN201410161247 A CN 201410161247A CN 103928313 B CN103928313 B CN 103928313B
- Authority
- CN
- China
- Prior art keywords
- small size
- layer
- silicon nitride
- preparation
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 24
- 238000000034 method Methods 0.000 claims abstract description 45
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 37
- 238000005530 etching Methods 0.000 claims abstract description 27
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 16
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 16
- 239000013078 crystal Substances 0.000 claims abstract description 9
- 238000001039 wet etching Methods 0.000 claims abstract description 9
- 238000001020 plasma etching Methods 0.000 claims abstract description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 35
- 229920005591 polysilicon Polymers 0.000 claims description 32
- 239000007789 gas Substances 0.000 claims description 24
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 17
- 229920002120 photoresistant polymer Polymers 0.000 claims description 16
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 13
- 238000001259 photo etching Methods 0.000 claims description 7
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 6
- 238000006243 chemical reaction Methods 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 230000008021 deposition Effects 0.000 claims description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims 1
- 229910052731 fluorine Inorganic materials 0.000 claims 1
- 239000011737 fluorine Substances 0.000 claims 1
- 230000003647 oxidation Effects 0.000 claims 1
- 238000007254 oxidation reaction Methods 0.000 claims 1
- 238000000427 thin-film deposition Methods 0.000 abstract description 5
- 230000010354 integration Effects 0.000 abstract description 2
- 238000001312 dry etching Methods 0.000 description 4
- 238000000231 atomic layer deposition Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 230000003667 anti-reflective effect Effects 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000000101 transmission high energy electron diffraction Methods 0.000 description 2
- 229910003978 SiClx Inorganic materials 0.000 description 1
- 208000027418 Wounds and injury Diseases 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 208000014674 injury Diseases 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000053 physical method Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Inorganic Chemistry (AREA)
- Physics & Mathematics (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本发明提供一种小尺寸图形的制作方法,包括:首先,采用薄膜沉积工艺和刻蚀工艺形成大尺寸图形和第一小尺寸图形;然后,在第一小尺寸图形的基础上,再次采用薄膜沉积工艺和刻蚀工艺形成第二小尺寸图形,形成第二小尺寸图形包括:在晶圆表面沉积一层氧化硅层;采用等离子体刻蚀工艺,刻蚀去除掉氮化硅侧墙顶部和底部的氧化硅层,在氮化硅侧墙的侧壁形成氧化硅侧墙;采用湿法刻蚀工艺,去除氮化硅侧墙,从而形成第二小尺寸图形。这样,由于采用了两次自对准工艺,从而实现了相比于传统小尺寸图形的尺寸更小的图形,提高了器件集成度,并且扩大了工艺窗口,降低了工艺难度。
Description
技术领域
本发明涉及半导体技术领域,特别涉及一种小尺寸图形的制作方法。
背景技术
随着工艺尺寸不断缩小,特别是20nm及其以下,由于栅极宽度进一步减小,对光刻机的能力以及光刻工艺的要求越来越高。依据摩尔定律,为了进一步降低器件关键尺寸,提高其集成度,业界出现各种用于制作小尺寸图形的方法。
通常情况下,请参阅图1,图1为传统的小尺寸图形的制作方法的流程示意图,其包括以下步骤:
步骤L01:依次在晶圆表面沉积硬介质层、多晶硅层、底部抗反射层和光刻胶;
步骤L02:采用光刻和等离子体刻蚀工艺,依次刻蚀光刻胶、底部抗反射层和多晶硅层,在多晶硅层中形成大尺寸图形;
步骤L03:在多晶硅层表面和硬介质层表面沉积一层氮化硅层;
步骤L04:采用等离子体刻蚀工艺,刻蚀掉多晶硅层顶部和底部的氮化硅层,形成氮化硅侧墙;
步骤L05:去除多晶硅层,从而形成小尺寸图形。
上述为当前最流行的自对准双层图形(SADP)工艺。根据最初100纳米间距(pitch),经过一次SADP可在50纳米pitch里面形成25纳米线宽图形。
然而,在实际刻蚀工艺中,20nm及其以下技术中出现光刻能力不足以及工艺窗口较小的问题,因此,急需研究一种提高光刻工艺窗口、降低关键尺寸的方法,从而大幅度提高器件的集成度。
发明内容
为了克服上述问题,本发明旨在提供一种小尺寸图形的制作方法,从而实现10nm以下的线宽尺寸。
本发明提供一种小尺寸图形的制作方法,其包括:
步骤S01:依次在晶圆表面沉积硬介质层、多晶硅层、底部抗反射层和光刻胶;
步骤S02:采用光刻和等离子体刻蚀工艺,依次刻蚀所述光刻胶、所述底部抗反射层和所述多晶硅层,在所述多晶硅层中形成大尺寸图形;
步骤S03:在所述多晶硅层表面和所述硬介质层表面沉积一层氮化硅层;
步骤S04:采用等离子体刻蚀工艺,刻蚀掉所述多晶硅层顶部和底部的所述氮化硅层,形成氮化硅侧墙;
步骤S05:去除所述多晶硅层,从而形成第一小尺寸图形;
步骤S06:在所述晶圆表面沉积一层氧化硅层;
步骤S07:采用等离子体刻蚀工艺,刻蚀去除掉所述氮化硅侧墙顶部和底部的所述氧化硅层,在所述氮化硅侧墙的侧壁形成氧化硅侧墙;
步骤S08:采用湿法刻蚀工艺,去除所述氮化硅侧墙,从而形成第二小尺寸图形。
优选地,所述步骤S06中,采用原子层沉积方法沉积所述氧化硅层。
优选地,所述氧化硅层的厚度小于10nm。
优选地,所述步骤S07中,所采用的反应压强为10-150mTorr,所采用的反应温度为30-80℃,所采用的刻蚀时间为10-30秒,所采用的上电极射频功率为100-400瓦特。
优选地,所采用的刻蚀气体为含氟气体和氧气的混合气体。
优选地,所述刻蚀气体包含CF4和/或C4F8、以及O2。
优选地,所述含氟气体中,所述C4F8的流量为30-100sccm,所述CF4的流量为20-40sccm,所述O2的流量为10-15sccm。
优选地,所述步骤S08中,所采用的湿法刻蚀药液为热磷酸溶液。
优选地,所述步骤S08中,所述热磷酸溶液中,H3PO4与H2O的质量比为70%-90%,所采用的温度范围为150-170℃。
本发明的一种小尺寸图形的制作方法,通过采用两次自对准工艺形成双层图形来实现小尺寸图形结构,包括:综合采用薄膜沉积和干法刻蚀技术,首先形成大尺寸图形;然后,在大尺寸图形的基础上,采用薄膜沉积和干法刻蚀技术,形成第一小尺寸图形;最后,沉积小于10nm的氧化硅薄膜,再经刻蚀形成氧化硅侧墙,接着采用湿法刻蚀技术,去除氮化硅侧墙,从而形成第二小尺寸图形,也即是本发明中所要制作的小尺寸图形,所制作的小尺寸图形的尺寸小于10nm,从而增大了工艺窗口,有效减小了传统工艺中的小尺寸图形的线宽,提高了器件集成度。
附图说明
图1为传统的小尺寸图形的制作方法的流程示意图
图2为本发明的一个较佳实施例的小尺寸图形的制作方法的流程示意图
具体实施方式
为使本发明的内容更加清楚易懂,以下结合说明书附图,对本发明的内容作进一步说明。当然本发明并不局限于该具体实施例,本领域内的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。
以下将结合具体实施例和附图2对本发明的小尺寸图形的制作方法作进一步详细说明。图2为本发明的一个较佳实施例的小尺寸图形的制作方法的流程示意图。
请参阅图2,本发明的本实施例的小尺寸图形的制作方法,包括以下步骤:
步骤S01:依次在晶圆表面沉积硬介质层、多晶硅层、底部抗反射层和光刻胶;
这里,硬介质层的作用是为了在后续的干法刻蚀中保护晶圆表面不受损伤,这是因为在后续的干法刻蚀中,多晶硅和晶圆衬底的刻蚀选择比较低,比如单晶硅衬底。
这里,本实施例中,可以但不限于采用化学气相沉积法来沉积硬介质层和多晶硅层,底部抗反射层和光刻胶的沉积可以但不限于采用物理方法,比如旋涂等工艺,本发明对此不作任何限制。本实施例中,硬介质层的材料可以但不限于为SiOC材料。
步骤S02:采用光刻和等离子体刻蚀工艺,依次刻蚀光刻胶、底部抗反射层和多晶硅层,在多晶硅层中形成大尺寸图形;
具体的,本实施例中,该步骤可以包括以下过程:
第一过程:采用光刻工艺,对光刻胶进行曝光,从而图案化该光刻胶;
第二过程:以图案化的光刻胶为掩膜,采用等离子体干法刻蚀工艺,刻蚀底部抗反射层;这里,可以采用Cl2、HBr、O2、CF4等刻蚀气体对底部抗反射层进行刻蚀,该刻蚀过程停止在多晶硅层上;
第三过程:采用等离子体干法刻蚀工艺刻蚀多晶硅层;这里,所采用的刻蚀气体可以但不限于为Cl2、HBr、O2的混合气体,该刻蚀过程停止在硬介质层上;需要说明的是,在刻蚀多晶硅层的过程中,光刻胶或底部抗反射层也同时受到刻蚀,在刻蚀多晶硅层的过程停止后,光刻胶或底部抗反射层可能会被刻蚀掉;如果光刻胶或底部抗反射层未被全部刻蚀掉,应对其进行去除;去除光刻胶和底部抗反射层所采用的气体为含有O2的刻蚀气体。
步骤S03:在多晶硅层表面和硬介质层表面沉积一层氮化硅层;
具体的,本实施例中,可以采用原子层沉积方法形成氮化硅层,氮化硅层的厚度可以小于20nm。沉积过程中所采用的具体工艺参数可以根据实际工艺要求来设定,本发明对此不作限制。
步骤S04:采用等离子体刻蚀工艺,刻蚀掉多晶硅层顶部和底部的氮化硅层,形成氮化硅侧墙;
具体的,本实施例中,可以但不限于采用包含CF4、CHF3和CH2F2的混合气体作为刻蚀气体刻蚀掉多晶硅层顶部和底部的氮化硅层,从而在多晶硅层的侧壁形成氮化硅侧墙。该刻蚀过程中所采用的具体工艺参数可以根据实际工艺要求来设定,本发明对此不作限制。
步骤S05:去除多晶硅层,从而形成第一小尺寸图形;
具体的,本实施例中,可以采用含有Cl2、HBr、O2的混合气体作为刻蚀气体刻蚀去除掉多晶硅层;此处,所选择的刻蚀气体对多晶硅层和氮化硅,以及对多晶硅层和硬介质层的选择比应该较高,从而在刻蚀多晶硅层的时候,氮化硅侧墙不被刻蚀掉。该刻蚀过程中所采用的具体工艺参数可以根据实际工艺要求来设定,本发明对此不作限制。
需要说明的是,这里的第一小尺寸图形的尺寸大于第二小尺寸图形的尺寸,例如,氮化硅层的厚度为20nm,则第一小尺寸图形的尺寸为20nm,而第二小尺寸图形的尺寸则小于20nm,例如可以为10nm。
步骤S06:在晶圆表面沉积一层氧化硅层;
具体的,本实施例中,为了实现更小的线宽和图形尺寸,可以采用原子层沉积方法形成氧化硅层,本实施例中,氧化硅层的厚度小于10nm。沉积过程中所采用的具体工艺参数可以根据实际工艺要求来设定,本发明对此不作限制。
步骤S07:采用等离子体刻蚀工艺,刻蚀氮化硅侧墙顶部和底部的氧化硅层,在氮化硅侧墙的侧壁形成氧化硅侧墙;
具体的,本实施例中,所采用的刻蚀气体为含氟气体和氧气的混合气体,可以为包含CF4和/或C4F8、以及O2的混合气体,其中,C4F8的流量为30-100sccm,CF4的流量为20-40sccm,O2的流量为10-15sccm,但这不用于限制本发明的范围。
本实施例中,所采用的刻蚀工艺参数可以但不限于如下范围:所采用的反应压强为10-150mTorr,所采用的反应温度为30-80℃,所采用的刻蚀时间为10-30秒,所采用的上电极射频功率为100-400瓦特。
步骤S08:采用湿法刻蚀工艺,去除氮化硅侧墙,从而形成第二小尺寸图形。
这里,本发明中,应当采用对氮化硅和多晶硅、以及对氮化硅和硬介质层的刻蚀选择比高的药液进行湿法刻蚀,这样,在去除氮化硅侧墙的同时保护氧化硅侧墙不被刻蚀掉。具体的,在本实施例中,所采用的湿法刻蚀药液为热磷酸溶液,较佳的,热磷酸溶液中,H3PO4与H2O的质量比70%-90%,所采用的温度范围为150-170℃。
这样,所形成的第二小尺寸图形的尺寸为氧化硅薄膜的厚度,该尺寸小于10nm,从而相对于传统方法制备的小尺寸图形的尺寸大大缩小;并且该方法在制备过程中,避免了直接进行小尺寸图形的刻蚀,扩大了工艺窗口。
综上所述,本发明的小尺寸图形的制作方法,通过采用两次自对准工艺,首先形成大尺寸图形,再形成第一小尺寸图形,在第一小尺寸图形的基础上,进一步采用薄膜沉积和刻蚀工艺,形成比第一小尺寸图形的尺寸更小的第二小尺寸图形,从而实现了比传统小尺寸图形尺寸更小的图形,缩小了线宽和关键尺寸结构,提高了器件的集成度;并扩大了工艺窗口,降低了工艺难度。
虽然本发明已以较佳实施例揭示如上,然所述实施例仅为了便于说明而举例而已,并非用以限定本发明,本领域的技术人员在不脱离本发明精神和范围的前提下可作若干的更动与润饰,本发明所主张的保护范围应以权利要求书所述为准。
Claims (9)
1.一种小尺寸图形的制作方法,其特征在于,包括:
步骤S01:依次在晶圆表面沉积硬介质层、多晶硅层、底部抗反射层和光刻胶;
步骤S02:采用光刻和等离子体刻蚀工艺,依次刻蚀所述光刻胶、所述底部抗反射层和所述多晶硅层,在所述多晶硅层中形成大尺寸图形;
步骤S03:在所述多晶硅层表面和所述硬介质层表面沉积一层氮化硅层;
步骤S04:采用等离子体刻蚀工艺,刻蚀掉所述多晶硅层顶部和底部的所述氮化硅层,形成氮化硅侧墙;
步骤S05:去除所述多晶硅层,从而形成第一小尺寸图形;
步骤S06:在所述晶圆表面沉积一层氧化硅层;位于氮化硅侧墙侧壁的氧化硅层的水平厚度小于氮化硅侧墙的厚度;
步骤S07:采用等离子体刻蚀工艺,刻蚀去除掉所述氮化硅侧墙顶部和底部的所述氧化硅层,在所述氮化硅侧墙的侧壁形成氧化硅侧墙;并且氧化硅侧墙的厚度小于氮化硅侧墙的厚度;
步骤S08:采用湿法刻蚀工艺,去除所述氮化硅侧墙,从而形成第二小尺寸图形。
2.根据权利要求1所述的小尺寸图形的制作方法,其特征在于,所述步骤S06中,采用原子层沉积方法沉积所述氧化硅层。
3.根据权利要求1所述的小尺寸图形的制作方法,其特征在于,所述氧化硅层的厚度小于10nm。
4.根据权利要求1所述的小尺寸图形的制作方法,其特征在于,所述步骤S07中,所采用的反应压强为10-150mTorr,所采用的反应温度为30-80℃,所采用的刻蚀时间为10-30秒,所采用的上电极射频功率为100-400瓦特。
5.根据权利要求1所述的小尺寸图形的制作方法,其特征在于,所采用的刻蚀气体为含氟气体和氧气的混合气体。
6.根据权利要求5所述的小尺寸图形的制作方法,其特征在于,所述刻蚀气体包含CF4和/或C4F8、以及O2。
7.根据权利要求6所述的小尺寸图形的制作方法,其特征在于,所述含氟气体中,所述C4F8的流量为30-100sccm,所述CF4的流量为20-40sccm,所述O2的流量为10-15sccm。
8.根据权利要求1所述的小尺寸图形的制作方法,其特征在于,所述步骤S08中,所采用的湿法刻蚀药液为热磷酸溶液。
9.根据权利要求8所述的小尺寸图形的制作方法,其特征在于,所述步骤S08中,所述热磷酸溶液中,H3PO4与H2O的质量比为70%-90%,所采用的温度范围为150-170℃。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410161247.1A CN103928313B (zh) | 2014-04-22 | 2014-04-22 | 一种小尺寸图形的制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410161247.1A CN103928313B (zh) | 2014-04-22 | 2014-04-22 | 一种小尺寸图形的制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103928313A CN103928313A (zh) | 2014-07-16 |
CN103928313B true CN103928313B (zh) | 2017-12-15 |
Family
ID=51146495
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410161247.1A Active CN103928313B (zh) | 2014-04-22 | 2014-04-22 | 一种小尺寸图形的制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103928313B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104347362A (zh) * | 2014-09-23 | 2015-02-11 | 上海华力微电子有限公司 | 小尺寸图形的制作方法 |
CN104201100A (zh) * | 2014-09-23 | 2014-12-10 | 上海华力微电子有限公司 | 小尺寸图形的制作方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102239541A (zh) * | 2008-12-04 | 2011-11-09 | 美光科技公司 | 制造衬底的方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100714305B1 (ko) * | 2005-12-26 | 2007-05-02 | 삼성전자주식회사 | 자기정렬 이중패턴의 형성방법 |
KR100741926B1 (ko) * | 2006-07-24 | 2007-07-23 | 동부일렉트로닉스 주식회사 | 폴리실리콘 패턴 형성 방법 |
JP4976977B2 (ja) * | 2007-10-17 | 2012-07-18 | 株式会社東芝 | 半導体装置の製造方法 |
-
2014
- 2014-04-22 CN CN201410161247.1A patent/CN103928313B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102239541A (zh) * | 2008-12-04 | 2011-11-09 | 美光科技公司 | 制造衬底的方法 |
Also Published As
Publication number | Publication date |
---|---|
CN103928313A (zh) | 2014-07-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI579892B (zh) | 用以形成具有多膜層的間隔壁之蝕刻方法 | |
TWI352387B (en) | Etch methods to form anisotropic features for high | |
JP3490408B2 (ja) | 半導体デバイス中に高アスペクト比のトレンチをエッチングする方法 | |
CN104658892B (zh) | 用于集成电路图案化的方法 | |
CN104701158B (zh) | 自对准双重图形的形成方法 | |
CN104900495B (zh) | 自对准双重图形化方法及鳍式场效应晶体管的制作方法 | |
CN105336571B (zh) | 自对准多重图形掩膜的形成方法 | |
CN103839783B (zh) | 自对准双重图形的形成方法 | |
WO2011102140A1 (ja) | 半導体装置の製造方法 | |
TW432506B (en) | Method for fabricating a gate electrode of a semiconductor device | |
TW201101370A (en) | Selective self-aligned double patterning of regions in an integrated circuit device | |
TWI400752B (zh) | 在基板中形成深溝槽之方法 | |
WO2018064984A1 (zh) | 去除晶片上的二氧化硅的方法及集成电路制造工艺 | |
CN103928313B (zh) | 一种小尺寸图形的制作方法 | |
CN103972076A (zh) | 一种自对准双层图形的形成方法 | |
CN103928304B (zh) | 一种多晶硅上小尺寸图形结构的制备方法 | |
CN109860030B (zh) | 自对准双重图形化的方法 | |
CN103972058A (zh) | 自对准双层图形半导体结构的制作方法 | |
TW200924108A (en) | Method for fabricating a deep trench in a substrate | |
JP2005302897A (ja) | ハードエッチングマスクの除去方法および半導体装置の製造方法 | |
CN106960816B (zh) | 双重图形化的方法 | |
CN103996603A (zh) | 自对准双层图形半导体结构的制作方法 | |
CN103903972A (zh) | 一种小尺寸图形的制作方法 | |
JP2004530301A (ja) | 非有機物反射防止層をウエットエッチングする方法 | |
CN103928314B (zh) | 一种底部无负载的自对准双层图形的制作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |