CN103916117A

CN103916117A - 一种磁耦合隔离驱动电路

Info

Publication number: CN103916117A
Application number: CN201410122833.5A
Authority: CN
Inventors: 洪峰; 辛张楠; 刘周成
Original assignee: Nanjing University of Aeronautics and Astronautics
Current assignee: Nanjing University of Aeronautics and Astronautics
Priority date: 2014-03-28
Filing date: 2014-03-28
Publication date: 2014-07-09
Anticipated expiration: 2034-03-28
Also published as: CN103916117B

Abstract

本发明公开了一种磁耦合隔离驱动电路，包括占空比分频电路、变压器隔离电路、占空比合并电路；采用占空比分频的技术，保证驱动变压器能够磁恢复，且幅值稳定，驱动能力强。本发明磁耦合隔离驱动电路不需要用外加器件和电路对驱动变压器进行磁恢复、驱动波形更精准稳定、电路拓扑简单、有源功率器件少、体积小、损耗少、易于实现、电路器件简单、成本低、体积小、稳定性和驱动能力强等。

Description

一种磁耦合隔离驱动电路

技术领域：

本发明涉及一种磁耦合隔离驱动电路，属电力电子技术中的驱动电路。

背景技术：

随着电力电子技术的发展，变压器隔离驱动电路得到了广泛的研究和应用，同时某些特定的场合也对变压器隔离驱动电路提出了更高的要求：在占空比大于0.5时，如何解决驱动变压器驱动能力不足等问题。磁耦合隔离驱动电路（Magnetic coupling isolatingdrive circuit，以下简称MCIDC）是一种能够很好解决上述问题的拓扑结构，相对于传统的变压器驱动电路，该驱动电路具有很好的占空比幅值稳定性，且结构简单、损耗较小、易于实现。同时占空比分离部分由数字电路实现，控制精准、波形稳定、损耗较小，是一种很具有研究价值和发展前景的拓扑结构。

发明内容：

本发明提供一种磁耦合隔离驱动电路，其采用新型磁耦合技术解决磁耦合隔离驱动电路在占空比大于0.5时，驱动能力不足的问题。

本发明采用如下技术方案：一种磁耦合隔离驱动电路，其包括占空比分频电路、变压器隔离电路、占空比合并电路，所述占空比分频电路包括第一触发器D1、第二触发器D2、第一与门A1、第二与门A2、第一三极管S1、第二三极管S2、第三三极管S3、第四三极管S4；变压器隔离电路包括第一隔直电容C1、第一驱动变压器T1、第二隔直电容C2、第二驱动变压器T2、第一电阻R1、第二电阻R2；占空比合并电路包括第一或门O1、第五三极管S5、第六三极管S6；其中PWM波的占空比输入PWM1和第一触发器D1、第二触发器D2的时钟端相连；PWM波的占空比输入PWM1分别和第一与门A1、第二与门A2的输入端的一端相连；第二触发器D2的Q非端与第二触发器D2的D端相连；第二触发器D2的Q端与第一触发器D1的D端相连；第二触发器D2的Q端和第二与门A2的输入端的另一端相连；第一触发器D1的Q端和第一与门A1的输入端的另一端相连；第一与门A1输出端和第一三极管S1、第二三极管S2的基极相连；第二与门A2输出端和第三三极管S3、第四三极管S4的基极相连；第一三极管S1、第三三极管S3的集电极和第一外接电源Vcc相连；第一三极管S1，第二三极管S2的发射极连接后和第一隔直电容C1的一端相连；第三三极管S3、第四三极管S4的发射极连接后和第二隔直电容C2的一端相连；第二三极管S2、第四三极管S4的集电极和第一外接电源地GND相连；第一隔直电容C1的另一端连接第一驱动变压器T1的原边上侧；第二隔直电容C2的令一端连接驱动变压器T2的原边上侧；第一驱动变压器T1、第二驱动变压器T2的下侧和第一外接电源地GND相连；第一驱动变压器T1的副边上侧连接第一电阻R1的一端；第二驱动变压器T2的副边上侧连接第二电阻R2的一端；第一驱动变压器T1的副边下侧连接第二外接电源地Vc-；第二驱动变压器T2的副边下侧连接第二外接电源地Vc-；第一驱动变压器T1的副边下侧连接第一电阻R1的另一端；第二驱动变压器T2的副边下侧连接第二电阻R2的另一端；第一驱动变压器T1的副边上侧连接第一或门O1的输入端；第二驱动变压器T2的副边上侧连接第一或门O1的输入端的另一端；第一或门O1的输出端和第五三极管S5、第六三极管S6的基极相连；第五三极管S5的集电极和第二外接电源Vc+相连；第五三极管S5的发射极和第六三极管S6的发射极相连后和占空比输出端Qg的一端相连；第六三极管S6的集电极和第二外接电源地Vc-相连。

本发明是实现用变压器隔离驱动，占空比可大于0.5的驱动电路，具有如下优点：

（1）不需要用外加器件和电路对驱动变压器进行磁恢复；

（2）随着数字器件的引入，驱动波形更精准、稳定；

（3）电路拓扑简单，有源功率器件少，体积小，损耗少，易于实现；

（4）电路器件简单，成本低，体积小，稳定性好，驱动能力强。

附图说明：

图1为本发明的可实现用磁耦合隔离驱动，占空比可大于0.5的驱动电路示意图。

图2为本发明的可实现用磁耦合隔离驱动，占空比可大于0.5的驱动电路各工作模态示意图。

其中：

1-占空比分频电路；2-变压器隔离电路；3-占空比合并电路；D1、D2--第一、第二D触发器；A1、A2--第一、第二与门；S1～S6--第一～第六三极管；C1、C2--第一、第二隔直电容；T1、T2--第一、第二驱动变压器；R1～R2--第一～第二电阻；O1--第一或门；PWM1--占空比输入；Qg--占空比输出端；Vcc--第一外接电源；Vc+--第二外接电源；GND--第一外接电源地；Vc---第二外接电源地。

具体实施方式：

请参照图1所示，本发明实现用变压器隔离驱动，占空比可大于0.5的驱动电路，包括占空比分频电路1、变压器隔离电路2、占空比合并电路3，其中占空比分频电路1包括第一触发器D1、第二触发器D2、第一与门A1、第二与门A2、第一三极管S1、第二三极管S2、第三三极管S3、第四三极管S4；变压器隔离电路2包括第一隔直电容C1、第一驱动变压器T1、第二隔直电容C2、第二驱动变压器T2、第一电阻R1、第二电阻R2；占空比合并电路3包括第一或门O1、第五三极管S5、第六三极管S6。其中PWM波的占空比输入PWM1和第一触发器D1、第二触发器D2的时钟端相连；PWM波的占空比输入PWM1分别和第一与门A1、第二与门A2的输入端的一端相连；第二触发器D2的Q非端与第二触发器D2的D端相连；第二触发器D2的Q端与第一触发器D1的D端相连；第二触发器D2的Q端和第二与门A2的输入端的另一端相连；第一触发器D1的Q端和第一与门A1的输入端的另一端相连；第一与门A1输出端和第一三极管S1、第二三极管S2的基极相连；第二与门A2输出端和第三三极管S3、第四三极管S4的基极相连；第一三极管S1、第三三极管S3的集电极和第一外接电源Vcc相连；第一三极管S1，第二三极管S2的发射极连接后和第一隔直电容C1的一端相连；第三三极管S3、第四三极管S4的发射极连接后和第二隔直电容C2的一端相连；第二三极管S2、第四三极管S4的集电极和第一外接电源地GND相连；第一隔直电容C1的另一端连接第一驱动变压器T1的原边上侧；第二隔直电容C2的令一端连接驱动变压器T2的原边上侧；第一驱动变压器T1、第二驱动变压器T2的下侧和第一外接电源地GND相连；第一驱动变压器T1的副边上侧连接第一电阻R1的一端；第二驱动变压器T2的副边上侧连接第二电阻R2的一端；第一驱动变压器T1的副边下侧连接第二外接电源地Vc-；第二驱动变压器T2的副边下侧连接第二外接电源地Vc-；第一驱动变压器T1的副边下侧连接第一电阻R1的另一端；第二驱动变压器T2的副边下侧连接第二电阻R2的另一端；第一驱动变压器T1的副边上侧连接第一或门O1的输入端；第二驱动变压器T2的副边上侧连接第一或门O1的输入端的另一端；第一或门O1的输出端和第五三极管S5、第六三极管S6的基极相连；第五三极管S5的集电极和第二外接电源Vc+相连；第五三极管S5的发射极和第六三极管S6的发射极相连后和占空比输出端Qg的一端相连；第六三极管S6的集电极和第二外接电源地Vc-相连。

本发明实现用变压器隔离驱动，占空比可大于0.5的驱动电路大致可分为两个工作区间：1、第一触发器D1的Q端输出高电平时，第二触发器D2的Q端输出低电平，第一触发器D1的Q端输出经第一与门A1和占空比输入PWM1相与后将高电平输出给第一三极管S1、第二三极管S2的基极，第一三极管S1、第二三极管S2的发射极再将高电平传递给第一隔直电容C1，第一隔直电容C1将高电平传递给第一驱动变压器T1，第一驱动变压器T1经第一或门O1输入端输入并与O1另一输入端相或后将高电平输出给第五三极管S5、第六三极管S6的基极，第五三极管S5、第六三极管S6的的发射极再将第二外接电源Vc+的高电平传递到Qg端；2、第二触发器D2的Q端输出高电平时，第一触发器D1的Q端输出低电平，第二触发器D2的Q端输出经第二与门A2和占空比输入PWM1相与后将高电平输出给第三三极管S3、第四三极管S4的基极，第三三极管S3、第四三极管S4的发射极再将高电平传递给第二隔直电容C2，第二隔直电容C2将高电平传递给第二驱动变压器T2，第二驱动变压器T2经第一或门O1输入端输入并与O1另一输入端相或后将高电平输出给第五三极管S5、第六三极管S6的基极，第五三极管S5、第六三极管S6的发射极再将第二外接电源的高电平传递到Qg端。

下面以图1所示为主电路结构，结合图2叙述本发明的磁耦合隔离驱动电路的工作原理和工作模态。

1.工作模态1：第一触发器D1的Q端输出高电平时，第二触发器D2的Q端输出低电平，第一触发器D1的Q端输出经第一与门A1和占空比输入PWM1相与后将高电平输出给第一三极管S1、第二三极管S2的基极，第一三极管S1、第二三极管S2的发射极再将高电平传递给第一隔直电容C1，第一隔直电容C1将高电平传递给第一驱动变压器T1，第一驱动变压器T1经第一或门O1将占空比的高电平输出给第五三极管S5和第六三极管S6的基极，第五三极管S5和第六三极管S6的发射极再将第二外接电源Vc+的高电平传递给Qg端。

2、工作模态2：第二触发器D2的Q端输出高电平时，第一触发器D1的Q端输出低电平，第二触发器D2的Q端输出经第二与门A2和占空比输入PWM1相与后将高电平输出给第三三极管S3、第四三极管S4的基极，第三三极管S3、第四三极管S4的发射极再将高电平传递给第二隔直电容C2，第二隔直电容C2将高电平传递给第二驱动变压器T2，第二驱动变压器T2经经第一或门O1将占空比的高电平输出给第五三极管S5和第六三极管S6的基极，第五三极管S5和第六三极管S6的发射极再将第二外接电源Vc+的高电平传递给Qg端。

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下还可以作出若干改进，这些改进也应视为本发明的保护范围。

Claims

1.一种磁耦合隔离驱动电路，其包括占空比分频电路（1）、变压器隔离电路（2）、占空比合并电路（3），其特征在于：所述占空比分频电路（1）包括第一触发器（D1）、第二触发器（D2）、第一与门（A1）、第二与门（A2）、第一三极管（S1）、第二三极管（S2）、第三三极管（S3）、第四三极管（S4）；变压器隔离电路（2）包括第一隔直电容（C1）、第一驱动变压器（T1）、第二隔直电容（C2）、第二驱动变压器（T2）、第一电阻（R1）、第二电阻（R2）；占空比合并电路（3）包括第一或门（O1）、第五三极管（S5）、第六三极管（S6）；其中PWM波的占空比输入（PWM1）和第一触发器（D1）、第二触发器（D2）的时钟端相连；PWM波的占空比输入（PWM1）分别和第一与门（A1）、第二与门（A2）的输入端的一端相连；第二触发器（D2）的Q非端与第二触发器（D2）的D端相连；第二触发器（D2）的Q端与第一触发器（D1）的D端相连；第二触发器（D2）的Q端和第二与门（A2）的输入端的另一端相连；第一触发器（D1）的Q端和第一与门（A1）的输入端的另一端相连；第一与门（A1）输出端和第一三极管（S1）、第二三极管（S2）的基极相连；第二与门（A2）输出端和第三三极管（S3）、第四三极管（S4）的基极相连；第一三极管（S1）、第三三极管（S3）的集电极和第一外接电源（Vcc）相连；第一三极管（S1），第二三极管（S2）的发射极连接后和第一隔直电容（C1）的一端相连；第三三极管（S3）、第四三极管（S4）的发射极连接后和第二隔直电容（C2）的一端相连；第二三极管（S2）、第四三极管（S4）的集电极和第一外接电源地（GND）相连；第一隔直电容（C1）的另一端连接第一驱动变压器（T1）的原边上侧；第二隔直电容（C2）的令一端连接驱动变压器（T2）的原边上侧；第一驱动变压器（T1）、第二驱动变压器（T2）的下侧和第一外接电源地（GND）相连；第一驱动变压器（T1）的副边上侧连接第一电阻（R1）的一端；第二驱动变压器（T2）的副边上侧连接第二电阻（R2）的一端；第一驱动变压器（T1）的副边下侧连接第二外接电源地（Vc-）；第二驱动变压器（T2）的副边下侧连接第二外接电源地（Vc-）；第一驱动变压器（T1）的副边下侧连接第一电阻（R1）的另一端；第二驱动变压器（T2）的副边下侧连接第二电阻（R2）的另一端；第一驱动变压器（T1）的副边上侧连接第一或门（O1）的输入端；第二驱动变压器（T2）的副边上侧连接第一或门（O1）的输入端的另一端；第一或门（O1）的输出端和第五三极管（S5）、第六三极管（S6）的基极相连；第五三极管（S5）的集电极和第二外接电源（Vc+）相连；第五三极管（S5）的发射极和第六三极管（S6）的发射极相连后和占空比输出端（Qg）的一端相连；第六三极管（S6）的集电极和第二外接电源地（Vc-）相连。