CN103337963A

CN103337963A - 一种占空比分合式变压器隔离驱动电路

Info

Publication number: CN103337963A
Application number: CN2013102969392A
Authority: CN
Inventors: 洪峰; 辛张楠
Original assignee: Nanjing University of Aeronautics and Astronautics
Current assignee: Nanjing University of Aeronautics and Astronautics
Priority date: 2013-07-16
Filing date: 2013-07-16
Publication date: 2013-10-02

Abstract

本发明公开了一种占空比分合式变压器隔离驱动电路，包括占空比分离电路1、图腾柱电路2、变压器隔离电路3、占空比合并电路4。采用占空比先分离后合并的技术，保证驱动变压器能够磁恢复，防止饱和。本发明的优点是：不需要用外加器件和电路对驱动变压器进行磁恢复、驱动波形更精准稳定、电路拓扑简单、有源功率器件少、体积小、损耗少、易于实现、电路器件简单、成本低、体积小、稳定性好等。

Description

一种占空比分合式变压器隔离驱动电路

一、技术领域

本发明涉及一种占空比分合式变压器隔离驱动电路，属电力电子技术中的驱动电路。

二、背景技术

随着电力电子技术的发展，变压器隔离驱动电路得到了广泛的研究和应用，同时某些特定的场合也对变压器隔离驱动电路提出了更高的要求：在占空比大于0.5时，如何解决驱动变压器无法去磁而饱和的问题。占空比分合式变压器隔离驱动电路(duty score jewelstransformer isolation drive circuit，以下简称DSJTIDC)是一种能够很好解决上述问题的拓扑结构，相对于传统的变压器驱动电路，该驱动电路具有很好的变压器去磁作用，且结构简单、损耗较小、易于实现。同时占空比分离部分由数字电路实现，控制精准、波形稳定、损耗较小，是一种很具有研究价值和发展前景的拓扑结构。

三、发明内容

1、发明目的：本发明的目的是提供一种采用占空比分合式技术解决变压器隔离驱动电路在占空比大于0.5时，无法进行磁恢复而饱和的隔离驱动电路。

2、技术方案：为了解决上述问题，本发明的占空比分合式变压器隔离驱动电路，包括占空比分离电路1、图腾柱电路2、变压器隔离电路3、占空比合并电路4。占空比分离电路1包括第一触发器D1、第二触发器D2、第一与门AND1、第二与门AND2；图腾柱电路2包括第一三极管S1、第二三极管S2、第三三极管S3、第四三极管S4；变压器隔离电路3包括第一隔直电容C1、第一驱动变压器T1、第二隔直电容C2、第二驱动变压器T2；占空比合并电路4包括第一二极管D1、第二二极管D2、第一电阻R1、第二电阻R2和第三电阻R3、第一三极管Q1、第二三极管Q2、第四电阻R4。本发明占空比分合式变压器隔离驱动电路特征在于PWM波和第一触发器D1、第二触发器D2的时钟端相连；PWM波和第一与门AND1、第二与门AND2输入端相连；第二触发器D2的Q非端与第二触发器D2的D端相连；第二触发器D2的Q端与第一触发器D1的D端相连；第二触发器D2的Q端和第二与门AND2的输入端相连；第一触发器D1的Q端和第一与门AND1的输入端相连；第一与门AND1输出端和第一三极管S1、第二三极管S2的基极相连；第二与门AND2输出端和第三三极管S3、第四三极管S4的基极相连；第一三极管S1、第二三极管S2的集电极和电源Vcc相连；第一三极管S1，第二三极管S2的发射极连接后和第一隔直电容C1的一端相连；第三三极管S3、第四三极管S4的发射极连接后和第二隔直电容C2的一端相连；第二三极管S2、第四三极管S4的集电极和地相连；第一隔直电容C1的一端连接第一驱动变压器T1的原边上侧；第二隔直电容C2的一端连接驱动变压器T2的原边上侧；第一驱动变压器T1、第二驱动变压器T2的下侧和地相连；第一驱动变压器T1的副边上侧连接第一二极管D1阳极；第二驱动变压器T2的副边上侧连接第二二极管D2阳极；第一二极管D1、第二二极管D2的阴极连接第一电阻R1的一端；第一二极管D1、第二二极管D2的阴极连接第二电阻R2的一端；第二电阻R2的另一端连接第五三极管S5的基极；第一电阻R1的一端连接第三电阻R3的一端；第一电阻R1连接占空比输出PWMout的一端；第三电阻R3连接第五三极管S5的集电极；第五三极管S5的发射极和第一驱动变压器T1、第二驱动变压器T2副边的下侧相连；第五三极管S5的集电极和第六三极管S6的基极相连；第一电阻R1的一端和第四电阻R4的一端相连；第四电阻R4的一端和第六三极管S6的集电极相连；第四电阻R4的一端和占空比输出PWMout的一端相连；第六三极管S6的发射极和第二驱动变压器T2副边的下侧相连。

3、有益效果：本发明是实现用变压器隔离驱动，占空比可大于0.5的驱动电路，具有如下优点：(1)不需要用外加器件和电路对驱动变压器进行磁恢复；(2)随着数字器件的引入，驱动波形更精准、稳定；(3)电路拓扑简单，有源功率器件少，体积小，损耗少，易于实现；(4)电路器件简单，成本低，体积小，稳定性好。

4、附图说明

图1是本发明的可实现用变压器隔离驱动，占空比可大于0.5的驱动电路示意图，标号名称：1、占空比分离电路；2、图腾柱电路；3、变压器隔离电路；4、占空比合并电路；

图2是本发明的可实现用变压器隔离驱动，占空比可大于0.5的驱动电路各工作模态示意图。

图中的主要符号名称：D1、D2--第一、第二D触发器。AND1、AND2--第一、第二与门。S1～S6--第一～第六三极管。C1、C2--第一、第二隔直电容。T1、T2--第一、第二驱动变压器。D1、D2第一、第二二极管。R1～R4--第一～第四电阻。PWMin--占空比输入。PWMout--占空比输出。Vcc--外接电源。

四、具体实施方式

如图1所示，本发明实现用变压器隔离驱动，占空比可大于0.5的驱动电路，其特征在于PWM波和第一触发器D1、第二触发器D2的时钟端相连；PWM波和第一与门AND1、第二与门AND2输入端相连；第二触发器D2的Q非端与第二触发器D2的D端相连；第二触发器D2的Q端与第一触发器D1的D端相连；第二触发器D2的Q端和第二与门AND2的输入端相连；第一触发器D1的Q端和第一与门AND1的输入端相连；第一与门AND1输出端和第一三极管S1、第二三极管S2的基极相连；第二与门AND2输出端和第三三极管S3、第四三极管S4的基极相连；第一三极管S1、第二三极管S2的集电极和电源Vcc相连；第一三极管S1，第二三极管S2的发射极连接后和第一隔直电容C1的一端相连；第三三极管S3、第四三极管S4的发射极连接后和第二隔直电容C2的一端相连；第二三极管S2、第四三极管S4的集电极和地相连；第一隔直电容C1的一端连接第一驱动变压器T1的原边上侧；第二隔直电容C2的一端连接驱动变压器T2的原边上侧；第一驱动变压器T1、第二驱动变压器T2的下侧和地相连；第一驱动变压器T1的副边上侧连接第一二极管D1阳极；第二驱动变压器T2的副边上侧连接第二二极管D2阳极；第一二极管D1、第二二极管D2的阴极连接第一电阻R1的一端；第一二极管D1、第二二极管D2的阴极连接第二电阻R2的一端；第二电阻R2的另一端连接第五三极管S5的基极；第一电阻R1的一端连接第三电阻R3的一端；第一电阻R1连接占空比输出PWMout的一端；第三电阻R3连接第五三极管S5的集电极；第五三极管S5的发射极和第一驱动变压器T1、第二驱动变压器T2副边的下侧相连；第五三极管S5的集电极和第六三极管S6的基极相连；第一电阻R1的一端和第四电阻R4的一端相连；第四电阻R4的一端和第六三极管S6的集电极相连；第四电阻R4的一端和占空比输出PWMout的一端相连；第六三极管S6的发射极和第二驱动变压器T2副边的下侧相连。

本发明实现用变压器隔离驱动，占空比可大于0.5的驱动电路可分为三个工作区间：1、第一触发器D1的Q端输出高电平时，第二触发器D2的Q端输出低电平，第一触发器D1的Q端输出经第一与门AND1和占空比输入PWMin相与后将高电平输出给第一三极管S1、第二三极管S2的基极，第一三极管S1、第二三极管S2的发射极再将高电平传递给第一隔直电容C1，第一隔直电容C1将高电平传递给第一驱动变压器T1，第一驱动变压器T1经第一二极管D1、第一电阻R1将占空比的高电平输出同时经第二电阻R2驱动第五三极管S5导通；2、第二触发器D2的Q端输出高电平时，第一触发器D1的Q端输出低电平，第二触发器D2的Q端输出经第二与门AND2和占空比输入PWMin相与后将高电平输出给第三三极管S3、第四三极管S4的基极，第三三极管S3、第四三极管S4的发射极再将高电平传递给第二隔直电容C2，第二隔直电容C2将高电平传递给第二驱动变压器T2，第二驱动变压器T2经第二二极管D2、第一电阻R1将占空比的高电平输出同时经第二电阻R2驱动第五三极管S5导通；3、第一触发器D1、第二触发器D2的Q端均输出低电平时，第一驱动变压器T1、第二驱动变压器T2将低电平分别经第一触发器D1、第二触发器D2并由第一电阻R1输出，第五三极管S5截止，第三电阻R3、第四电阻R4、第六三极管S6工作。

下面以图1所示为主电路结构，结合图2叙述本发明的占空比分合式变压器隔离驱动电路的工作原理和工作模态。

1、工作模态1：第一触发器D1的Q端输出高电平时，第二触发器D2的Q端输出低电平，第一触发器D1的Q端输出经第一与门AND1和占空比输入PWMin相与后将高电平输出给第一三极管S1、第二三极管S2的基极，第一三极管S1、第二三极管S2的发射极再将高电平传递给第一隔直电容C1，第一隔直电容C1将高电平传递给第一驱动变压器T1，第一驱动变压器T1经第一二极管D1、第一电阻R1将占空比的高电平输出同时经第二电阻R2驱动第五三极管S5导通。

2、工作模态2：第二触发器D2的Q端输出高电平时，第一触发器D1的Q端输出低电平，第二触发器D2的Q端输出经第二与门AND2和占空比输入PWMin相与后将高电平输出给第三三极管S3、第四三极管S4的基极，第三三极管S3、第四三极管S4的发射极再将高电平传递给第二隔直电容C2，第二隔直电容C2将高电平传递给第二驱动变压器T2，第二驱动变压器T2经第二二极管D2、第一电阻R1将占空比的高电平输出同时经第二电阻R2驱动第五三极管S5导通。

3、工作模态3：第一触发器D1、第二触发器D2的Q端均输出低电平时，第一驱动变压器T1、第二驱动变压器T2将低电平分别经第一触发器D1、第二触发器D2并由第一电阻R1输出，第五三极管S5截止，第三电阻R3、第四电阻R4、第六三极管S6工作。由以上描述可知，本发明是一种实现用变压器隔离驱动，占空比可大于0.5的驱动电路，该驱动电路具有如下优点：

1.不需要用外加器件和电路对驱动变压器进行磁恢复；

2.随着数字器件的引入，驱动波形更精准、稳定；

3.电路拓扑简单，有源功率器件少，体积小，损耗少，易于实现；

4.电路器件简单，成本低，体积小，稳定性好。

Claims

1.一种占空比分合式变压器隔离驱动电路，包括占空比分离电路(1)、图腾柱电路(2)、变压器隔离电路(3)、占空比合并电路(4)，其特征在于PWM波和第一触发器(D1)、第二触发器(D2)的时钟端相连；(PWMin)占空比输入和第一与门(AND1)、第二与门(AND2)输入端相连；第二触发器(D2)的Q非端与第二触发器(D2)的D端相连；第二触发器(D2)的Q端与第一触发器(D1)的D端相连；第二触发器(D2)的Q端和第二与门(AND2)的输入端相连；第一触发器(D1)的Q端和第一与门(AND1)的输入端相连；第一与门(AND1)输出端和第一三极管(S1)、第二三极管(S2)的基极相连；第二与门(AND2)输出端和第三三极管(S3)、第四三极管(S4)的基极相连；第一三极管(S1)、第二三极管(S2)的集电极和电源(Vcc)相连；第一三极管(S1)，第二三极管(S2)的发射极连接后和第一隔直电容(C1)的一端相连；第三三极管(S3)、第四三极管(S4)的发射极连接后和第二隔直电容(C2)的一端相连；第二三极管(S2)、第四三极管(S4)的集电极和地相连；第一隔直电容(C1)的一端连接第一驱动变压器(T1)的原边上侧；第二隔直电容(C2)的一端连接驱动变压器(T2)的原边上侧；第一驱动变压器(T1)、第二驱动变压器(T2)的下侧和地相连；第一驱动变压器(T1)的副边上侧连接第一二极管(D1)阳极；第二驱动变压器(T2)的副边上侧连接第二二极管(D2)阳极；第一二极管(D1)、第二二极管(D2)的阴极连接第一电阻(R1)的一端；第一二极管(D1)、第二二极管(D2)的阴极连接第二电阻(R2)的一端；第二电阻(R2)的另一端连接第五三极管(S5)的基极；第一电阻(R1)的一端连接第三电阻(R3)的一端；第一电阻(R1)连接占空比输出(PWMout)的一端；第三电阻(R3)连接第五三极管(S5)的集电极；第五三极管(S5)的发射极和第一驱动变压器(T1)、第二驱动变压器(T2)副边的下侧相连；第五三极管(S5)的集电极和第六三极管(S6)的基极相连；第一电阻(R1)的一端和第四电阻(R4)的一端相连；第四电阻(R4)的一端和第六三极管(S6)的集电极相连；第四电阻(R4)的一端和占空比输出(PWMout)的一端相连；第六三极管(S6)的发射极和第二驱动变压器(T2)副边的下侧相连。