CN103907284B - 低压力共源共栅结构 - Google Patents

低压力共源共栅结构 Download PDF

Info

Publication number
CN103907284B
CN103907284B CN201280052481.XA CN201280052481A CN103907284B CN 103907284 B CN103907284 B CN 103907284B CN 201280052481 A CN201280052481 A CN 201280052481A CN 103907284 B CN103907284 B CN 103907284B
Authority
CN
China
Prior art keywords
transistor
terminal
amplifier
cascade
seconds
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201280052481.XA
Other languages
English (en)
Other versions
CN103907284A (zh
Inventor
A·V·T·多
P·B·利昂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mawier International Trade Co Ltd
Original Assignee
Mawier International Trade Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mawier International Trade Co Ltd filed Critical Mawier International Trade Co Ltd
Publication of CN103907284A publication Critical patent/CN103907284A/zh
Application granted granted Critical
Publication of CN103907284B publication Critical patent/CN103907284B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H03F1/223—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with MOSFET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/52—Circuit arrangements for protecting such amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/75—Indexing scheme relating to amplifiers the amplifier stage being a common source configuration MOSFET
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

一种放大器***，包括共源共栅公共源极(CS)放大器，该共源共栅公共源极放大器包括以公共源极配置连接的多个晶体管。压力降低电路，连接到该多个晶体管中的至少一个晶体管以均衡跨该多个晶体管的电压降。该压力降低电路包括第一晶体管，该第一晶体管包括控制端子、第一端子和第二端子。该第一晶体管的第二端子连接到该多个晶体管中的第一个晶体管的第一端子。电容器具有连接到第一晶体管的控制端子的第一端子和连接到该多个晶体管中的第二个晶体管的控制端子的第二端子。

Description

低压力共源共栅结构
相关申请的交叉引用
本申请要求于2012年10月19日提交的第13/656,181号美国专利申请的优先权以及于2011年10月25日提交的第61/551,332号美国临时申请的权益。通过全部地引用以上申请的公开内容而将其并入于此。
技术领域
本公开涉及放大器，更具体地涉及共源共栅公共源极放大器。
背景技术
这里所提供的背景技术的描述是出于总体上呈现本公开的背景的目的。当前署名的发明人的工作(到该背景技术中所描述的工作的程度)以及在提交时可能无法以其它方式作为现有技术的衡量的说明书的各方面，既非明确地也非隐含地承认是本公开的现有技术。
可由共源共栅公共源极(CS)放大器递送的最大功率被所述设备能够承受的最大压力所限制。一个压力参数涉及跨晶体管的漏-源电压VDS。现在参照图1，共源共栅CS放大器可以用来增加单极中可递送的最大功率。该共源共栅CS放大器包括晶体管N1和晶体管N2。该晶体管N2的控制端子可以连接到偏置电压信号Vb。该晶体管N1的第一端子连接到晶体管N2的第二端子。该晶体管N1的第二端子连接到参考电位比如接地。该晶体管N1的控制端子接收输入电压Vin并且生成输出电流Iout。
该共源共栅CS放大器将输入电压转换为输出电流。在该共源共栅CS放大器的输出处的电压取决于负载。当该输入波动低时，由于该共源共栅CS放大器的反向特性，该输出将波动高。在这一状态中，该晶体管N1和N2将关断。为了关断该晶体管N2，该源极电压仅需要上升到VG2-VTH2的电平，其中该VG2是该晶体管N2的栅极偏置电压，VTH2是该晶体管N2的阈值电压。
例如，如果该晶体管N2的漏极电压VD具有静态值3.6V，则该晶体管N1的静态漏极电压VD是1.8V，并且该晶体管N1的静态栅极电压VG是0.6V，然后该晶体管N2的静态栅极电压VG应当大约是2.4V。如果该阈值VTH是0.4V，则该晶体管N1的漏极电压VD可以波动的最大电压大约是2.4-0.4＝2.0V。如果该共源共栅CS放大器的输出电压波动到7.2V(这在感应负载共源共栅CS放大器中可能发生)，则当该晶体管N2的漏-源电压VDS将达到最大值5.2V时，跨该晶体管N1的漏-源电压VDS将达到最大值2.0V。跨该晶体管N2的这一大电压可能引起长期压力，并且限制该设备的有效寿命。
发明内容
一种放大器***，包括共源共栅公共源极(CS)放大器，该共源共栅公共源极(CS)放大器包括以公共源极配置连接的多个晶体管。压力降低电路，连接到多个晶体管中的至少一个晶体管，用于均衡跨该多个晶体管的电压降。
在其它特征中，该共源共栅CS放大器包括第一晶体管，该第一晶体管包括控制端子、第一端子和第二端子。第二晶体管，包括控制端子、第一端子和第二端子，其中该第二晶体管的该第一端子连接到该第一晶体管的该第二端子。
在其它特征中，该压力降低电路包括第一晶体管，其中该第一晶体管包括控制端子、第一端子和第二端子。该第一晶体管的该第二端子连接到多个晶体管中的第一个晶体管的第一端子。电容器，具有连接到该第一晶体管的该控制端子和连接到该多个晶体管中的第二个晶体管的控制端子的第二端子。
在其它特征中，该压力降低电路包括第一晶体管，其中该第一晶体管包括控制端子、第一端子和第二端子。该第一晶体管的该第一端子连接到该多个晶体管的第一晶体管的第一端子。电容器具有连接到第三晶体管的控制端子的第一端子，并且具有连接到该多个晶体管的第二晶体管的控制端子的第二端子。
在其它特征中，该共源共栅CS放大器包括N个第一晶体管，各自包括控制端子、第一端子和第二端子，其中N是大于2的整数。该压力降低电路包括N-1个第二晶体管，各自包括控制端子、第一端子和第二端子。该N-1个第二晶体管的第二端子分别连接到该N个第一晶体管中的N-1个第一晶体管的第二端子。N-1个电容器，各自具有分别连接到该N-1个第二晶体管的控制端子的第一端子，以及连接到该N个第一晶体管的一个第一晶体管的控制端子的第二端子。
本公开内容的更多适用领域将从具体实施方式、权利要求书和附图中变得清楚。具体实施方式和具体示例旨在于仅举例说明而并非旨在于限制公开内容的范围。
附图说明
本发明将根据具体实施方式和附图而变得更充分理解，其中：
图1是根据现有技术的共源共栅公共源极(CS)放大器的示意图；
图2是根据本公开内容的包括压力降低电路的放大器***的示例的功能框图；
图3是根据本公开内容的包括压力降低电路的放大器***的另一示例的示意图；
图4是图示根据现有技术的VD、VS和VDS根据放大器***的时间的示例的示图；
图5是图示根据本公开内容的VD、VS和VDS根据包括压力降低电路的放大器***的时间的示例的示图；
图6是根据本公开内容的功率放大器***的示例的功能框图；
图7是根据本公开内容的功率放大器的示例的更详细功能框图和示意图，其中所述功率放大器包括具有压力降低电路的放大器***；
图8是根据本公开内容的包括压力降低电路的放大器***的另一示例的示意图；
图9是根据本公开内容的包括压力降低电路的差分放大器***的示例的示意图；
图10是根据本公开内容的具有附加级的放大器***的另一示例的示意图；以及
图11根据本公开内容的具有另一压力降低电路的差分放大器***的另一示例的示意图。
具体实施方式
根据本公开内容，一种放大器***包括共源共栅CS放大器和压力降低电路。该压力降低电路有助于均衡该共源共栅CS放大器中的晶体管的压力。在一种方法中，该压力降低电路连接到第一晶体管或者输入晶体管的栅极，或者连接到该共源共栅CS放大器的晶体管之间。在另一种方法中，该压力降低电路连接到该晶体管的栅极。
现在参照图2，示出了根据本公开内容的放大器***50的示例包括共源共栅CS放大器56和压力降低电路58。该压力降低电路58与该共源共栅CS放大器56一起工作并且有助于均衡该共源共栅放大器56中的晶体管上的压力。换句话说，该压力降低电路58试图均衡跨该共源共栅CS放大器56的两个或者多个晶体管的电压降。可选输出电路60与该共栅共源CS放大器56的输出进行通信。负载64连接到该共源共栅CS放大器56或者该可选输出电路60的输出。
现在参照图3，示出了根据本公开内容的放大器***100的示例。该放大器***100包括共源共栅CS放大器56，该共源共栅CS放大器56包括晶体管N1和晶体管N2。该晶体管N2的控制端子可以连接到参考电位。该晶体管N1的第一端子连接到该晶体管N2的第二端子。该晶体管N1和该晶体管N2可以是NMOS晶体管。该晶体管N1的第二端子连接到参考电位比如接地。
该放大器***100进一步包括该压力降低电路58，该压力降低电路58包括晶体管P1，该晶体管P1具有连接到参考电位的第一端子和连接到该晶体管N1的第一端子和该晶体管N2的第二端子之间的第二端子。该晶体管P1可以是PMOS晶体管。该压力降低电路56进一步包括电容器C1，该电容器C1连接到该晶体管P1的控制端子和该晶体管N1的控制端子之间。该晶体管N1的控制端子接收输入电压Vin并且生成输出电流lout。
该放大器***100的晶体管具有降低的压力，其提高了该设备的有效寿命。当输入波动低并且该晶体管N1和N2关断时，在该晶体管N1的漏极处的阻抗变大。根据本公开内容，该晶体管P1可以用来将漏极电压拉高至该晶体管P1的电源电压。在一些示例中，该晶体管P1可以小于该晶体管N1。
为了确保该晶体管P1不影响该晶体管N1和该晶体管N2之间的静态工作点，该晶体管P1可以被偏置使得其导通角小于180度。以这一方式，仅当该信号波动大时，具体地仅当该晶体管N1和N2都关断时，该晶体管P1才导通。
根据上述示例，当该输入电压波动低时，该晶体管N1和N2将关断。然后该晶体管N2的漏极电压VD可以波动高达7.2V。同时，该晶体管P1将导通，并且如果该晶体管P1的电源电压是3.6V，则该晶体管N1的漏极电压VD将波动到3.6V。因此，跨该晶体管N1、N2和P1的漏极电压的最大值都将是3.6V。跨该设备的电压的均匀分布将确保该设备的最小压力。
现在参照图4-图5，该漏极电压VD、该源极电压VS、该漏-源电压VDS被示出为时间的函数。在图4中是图1中的共源共栅CS放大器的N2的源极和漏极的示例波形。在图5中是根据本公开内容的共源共栅CS放大器100中的晶体管N2的源极和漏极的示例波形。
仅作为示例，该共源共栅放大器可以被设计为工作在900MHz。仅作为示例，当跨该晶体管N1的峰值电压是3.8V时，跨该晶体管N2的峰值电压是3.6V。在传统设计中，跨该晶体管N2的峰值电压是4.4V。该晶体管P1的尺寸是该晶体管N1的尺寸的六分之一。
由于该晶体管P1为该晶体管N1和N2的电容器充电，所以根据本公开内容的该共源共栅CS放大器在更低频率更有效。该晶体管P1将向输入引入一些附加电容，尽管如果该设备的尺寸不是太大该电容将是小的。
现在参照图6-图7，示出了根据本公开内容的功率放大器***200的示例。在图6中，驱动器202接收输入信号。该驱动器202驱动功率放大器204，该功率放大器204生成输出信号。在图7中，该驱动器202包括晶体管N3，该晶体管N3具有接收输入信号的控制端子。该晶体管N3的第一端子连接到电感器l1。该电感器l1的另一端子连接到第一电压源VS1。仅作为示例，该第一电压源VS1可以工作在1.8V。
电容器C2连接到该电感器l1和该功率放大器204之间，其中该功率放大器204包括共源共栅CS放大器56和压力降低电路58。更具体地，该电容器C2连接到晶体管N1的控制端子。晶体管P1的第一端子连接到第二电压源VS2。第一偏置电压Vb1连接到该晶体管N1的控制端子。第二偏置电压Vb2连接到该晶体管P1的控制端子。第三偏置电压Vb3连接到该晶体管N2的控制端子。变压器T的初级侧连接到该晶体管N2的第一端子和第三电压源Vs3。仅作为示例，该第三电压源Vs3可以工作在3.6V。该变压器T的第二侧提供输出信号。
仅作为示例，该输入信号可以是在900Mhz的1mW的信号并且该输出信号可以是在900Mhz的1W的信号。该输入信号可以是具有0.3V振幅的正弦信号并且该输出信号可以是基于50欧姆端接的具有10V振幅的正弦信号。
匹配网络被用在该驱动器202的输出以便优化由该输入晶体管可见的负载阻抗。同样，变压器T被用在该功率放大器204的输出以便优化负载阻抗。为了优化该功率放大器级的效率，在该变压器T的输入的电压波动可以接近两倍的轨到轨(例如7.2V)。在大信号的条件下，本公开内容可以防止该共源共栅CS放大器中的晶体管的不想要的压力。
现在参照图8，示出了根据本公开内容的放大器***300的另一示例。该放大器***300包括共源共栅CS放大器56’和压力降低电路58’。该共源共栅CS放大器56’包括晶体管P1和晶体管P2，该晶体管包括PMOS晶体管。该压力降低电路58’包括晶体管N1和电容器C1。该晶体管N1包括NMOS晶体管。该电容器C1连接到该晶体管N1的控制输入和该晶体管P2的控制输入之间。电感器l1或者其他负载可以连接到该晶体管P1的第一端子。偏置电压Vb1和偏置电压Vb2可以连接到该晶体管P1和该晶体管N1的控制端子。输入电压被供应到该晶体管P2的控制端子。图8中的电路以类似于图3中的电路的方式而工作。
现在参照图9，示出了根据本公开内容的差分放大器***400的示例。当该差分放大器***400是图8中该放大器的差分配置时，本文描述的其他放大器也可以被布置为差分配置。当电路404是该电路402(添加有下标_B)的镜像时，电路402和图8中示出的电路(添加有下标_A)相同。第一和第二差分输入信号(在P和N处)连接到该晶体管P2P和P2N的控制端子。
现在参照图10，示出了根据本公开内容的具有附加级的放大器***500的另一示例。该放大器***500包括T个晶体管(比如晶体管N1，N2，…，和NT)，并且压力降低电路56-1，…，和56-T-1可以包括T-1个晶体管(比如晶体管P1，…，和PT-1)和电容器(例如C1，…，和CT-1)，其中T是大于2的整数。
通过将上面描述的该压力降低电路连接到该共源共栅CS放大器的晶体管之间的节点，可能发生一些泄漏。这些电路具有固定偏置电压Vb。根据本公开内容的另一压力降低电路按需将电压调整至该晶体管中的一个晶体管的栅极以调整跨该晶体管的电压分布以确保最小压力。这一方法消除了泄漏。
现在参考图11，示出了根据本公开内容的差分放大器***600的示例，其中该差分放大器600包括共源共栅CS放大器602-1和602-2以及压力降低电路604-1和604-2。该共源共栅CS放大器602-1和602-2分别包括晶体管N1A和N2A以及晶体管N1B和N2B，其中该晶体管可以是NMOS晶体管。该压力降低电路604-1和604-2包括晶体管N3A和N3B以及电容器C2A和C2B。晶体管N3A和N3B可以是NMOS晶体管。偏置电压经由电阻RA1和RA2连接到该晶体管N2A和N2B的控制输入。电容器C1A和C1B也分别连接到该晶体管N2A和N2B的控制输入。电阻RB1和RB2的一端可以分别连接到该晶体管N3A和N3B的控制输入。该电阻RB1和RB2的反向端可以连接到偏置电压或者参考电位。
当共源共栅CS放大器602-1的输入电压波动低时，该晶体管N2A和该晶体管N2B将关断。该晶体管N2B的漏极电压VD然后将与负载电压一样高地波动。因为该晶体管N3A的控制端子连接到其他输入信号，所以该晶体管N3A将在电容器C2A充电之后关断。当N3A导通时，在N2A的栅极处的电压按需增加以调整跨该晶体管的电压分布以确保最小压力。如可以理解的，在图11中示出NMOS晶体管时，可以使用PMOS晶体管。
前文描述在性质上仅为示例并且绝非旨在于限制本公开内容、它的应用或者使用。可以用多种形式来实施本公开内容的广义教导。因此，尽管本公开包括具体示例，但是不应这样限制本公开内容的真实范围，因为其它修改将在研读附图、说明书和所附权利要求书时变得清楚。为了清楚的目的，相同附图标记将在图中使用以标识相同元件。如这里所用，应当理解短语A、B和C中的至少一个意味着使用非排斥逻辑“或者”的逻辑(A或者B或者C)。应当理解，可以按照不同顺序(或者并行)执行方法内的一个或者多个步骤而不改本公开内容的原理。

Claims (12)

1.一种放大器***，包括：
共源共栅公共源极(CS)放大器，包括以公共源极配置连接的多个晶体管，以及
压力降低电路，连接到所述多个晶体管中的至少一个晶体管，用于均衡跨所述多个晶体管的电压降，
其中所述共源共栅公共源极(CS)放大器包括：
N个第一晶体管，各自包括控制端子、第一端子和第二端子，其中N是大于2的整数，并且
其中所述压力降低电路包括：
N-1个第二晶体管，各自包括控制端子、第一端子和第二端子，其中所述N-1个第二晶体管的所述第二端子分别连接到所述N个第一晶体管中的N-1个第一晶体管的所述第二端子；以及
N-1个电容器，各自具有分别连接到所述N-1个第二晶体管的所述控制端子的第一端子和连接到所述N个第一晶体管中的一个第一晶体管的所述控制端子的第二端子。
2.根据权利要求1所述的放大器***，其中所述N个第一晶体管中的第一个第一晶体管的所述第一端子连接到所述N个第一晶体管中的第二个第一晶体管的所述第二端子。
3.根据权利要求2所述的放大器***，进一步包括连接到所述N个第一晶体管中的所述第一个第一晶体管的所述控制端子的输入端子。
4.根据权利要求1所述的放大器***，其中所述N个第一晶体管中的第一个第一晶体管和所述N个第一晶体管中的第二个第一晶体管包括NMOS晶体管并且所述N-1个第二晶体管中的第一个第二晶体管包括PMOS晶体管。
5.根据权利要求1所述的放大器***，其中所述N个第一晶体管中的第一个第一晶体管和第二个第一晶体管包括PMOS晶体管并且所述N-1个第二晶体管中的第一个第二晶体管包括NMOS晶体管。
6.根据权利要求1所述的放大器***，其中所述N个第一晶体管包括NMOS晶体管并且所述N-1个第二晶体管包括PMOS晶体管。
7.一种操作放大器的方法，包括：
通过以公共源极配置布置多个晶体管来提供共源共栅公共源极(CS)放大器；以及
均衡跨所述多个晶体管的电压降，
其中提供所述共源共栅公共源极(CS)放大器包括：
提供N个第一晶体管，各自包括控制端子、第一端子和第二端子，其中N是大于2的整数，并且
其中所述均衡包括将压力降低电路连接至所述共源共栅公共源极(CS)放大器，所述压力降低电路包括：
N-1个第二晶体管，各自包括控制端子、第一端子和第二端子，其中所述N-1个第二晶体管的所述第二端子分别连接到所述N个第一晶体管中的N-1个第一晶体管的所述第二端子；以及
N-1个电容器，各自具有分别连接到所述N-1个第二晶体管的所述控制端子的第一端子和连接到所述N个第一晶体管中的一个第一晶体管的所述控制端子的第二端子。
8.根据权利要求7所述的方法，其中所述N个第一晶体管中的第一个第一晶体管和所述N个第一晶体管中的第二个第一晶体管包括NMOS晶体管并且所述N-1个第二晶体管中的第一个第二晶体管包括PMOS晶体管。
9.根据权利要求7所述的方法，其中所述N个第一晶体管中的第一个第一晶体管和所述N个第一晶体管中的第二个第一晶体管包括PMOS晶体管并且所述N-1个第二晶体管中的第一个第二晶体管包括NMOS晶体管。
10.根据权利要求7所述的方法，进一步包括将输入端子连接到所述N个第一晶体管中的第一个第一晶体管的所述控制端子。
11.根据权利要求7所述的方法，进一步包括在功率放大器***的功率放大级中使用所述放大器。
12.根据权利要求7所述的方法，进一步包括在差分模式中操作所述放大器。
CN201280052481.XA 2011-10-25 2012-10-25 低压力共源共栅结构 Expired - Fee Related CN103907284B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201161551322P 2011-10-25 2011-10-25
US61/551,322 2011-10-25
US13/656,181 2012-10-19
US13/656,181 US8742853B2 (en) 2011-10-25 2012-10-19 Low-stress cascode structure
PCT/IB2012/002143 WO2013061138A1 (en) 2011-10-25 2012-10-25 Low-stress cascode structure

Publications (2)

Publication Number Publication Date
CN103907284A CN103907284A (zh) 2014-07-02
CN103907284B true CN103907284B (zh) 2016-08-24

Family

ID=48135468

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280052481.XA Expired - Fee Related CN103907284B (zh) 2011-10-25 2012-10-25 低压力共源共栅结构

Country Status (4)

Country Link
US (2) US8742853B2 (zh)
CN (1) CN103907284B (zh)
TW (1) TWI568171B (zh)
WO (1) WO2013061138A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9603187B2 (en) * 2012-11-14 2017-03-21 Qualcomm Incorporated Omni-band amplifiers
US9899961B2 (en) * 2015-02-15 2018-02-20 Skyworks Solutions, Inc. Enhanced amplifier efficiency through cascode current steering
US9964985B1 (en) * 2017-04-07 2018-05-08 Realtek Semiconductor Corp. Radio frequency power amplifier and method thereof

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101068106A (zh) * 2006-05-04 2007-11-07 三星电子株式会社 共源共栅放大电路、放大器、和共源共栅放大电路的方法
CN101667046A (zh) * 2009-09-28 2010-03-10 中国科学院微电子研究所 一种低压差电压调节器

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3999139A (en) * 1974-08-19 1976-12-21 Motorola, Inc. Monolithic alternately stacked IF amplifier
US5061903A (en) 1990-02-27 1991-10-29 Grumman Aerospace Corporation High voltage modified cascode circuit
US4973890A (en) * 1990-05-10 1990-11-27 Electrohome Limited Cascode mirror video amplifier
KR960003560B1 (ko) * 1992-11-26 1996-03-15 삼성전기주식회사 전압제어 발진회로
US6690124B2 (en) * 2001-12-05 2004-02-10 Thomson Licensing S.A. Dynamic focus amplifier output with step-up autotransformer
TW200306062A (en) 2002-03-11 2003-11-01 California Inst Of Techn Multi-cascode transistors
US6888410B1 (en) * 2003-10-10 2005-05-03 Broadcom Corp. Power amplifier having low gate oxide stress
JP2005175819A (ja) * 2003-12-10 2005-06-30 Sony Corp 増幅器並びに通信装置
US7266360B2 (en) * 2004-04-07 2007-09-04 Neoreach, Inc. Low noise amplifier for wireless communications
US7276976B2 (en) 2004-12-02 2007-10-02 Electronics And Telecommunications Research Institute Triple cascode power amplifier of inner parallel configuration with dynamic gate bias technique
US7205836B2 (en) * 2005-05-03 2007-04-17 M/A-Com, Inc. SiGe differential cascode amplifier with miller effect resonator
US7859340B2 (en) * 2007-03-30 2010-12-28 Qualcomm Incorporated Metal-oxide-semiconductor circuit designs and methods for operating same
JP2009094571A (ja) * 2007-10-03 2009-04-30 Toshiba Corp 半導体集積回路
US8044726B2 (en) * 2009-03-17 2011-10-25 Qualcomm Incorporated Systems and methods for self testing a voltage controlled oscillator
US8022772B2 (en) 2009-03-19 2011-09-20 Qualcomm Incorporated Cascode amplifier with protection circuitry
KR101109224B1 (ko) 2009-12-29 2012-01-30 삼성전기주식회사 전력 증폭기
US8928415B2 (en) * 2012-11-16 2015-01-06 Qualcomm Incorporated Adjustable gain for multi-stacked amplifiers

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101068106A (zh) * 2006-05-04 2007-11-07 三星电子株式会社 共源共栅放大电路、放大器、和共源共栅放大电路的方法
CN101667046A (zh) * 2009-09-28 2010-03-10 中国科学院微电子研究所 一种低压差电压调节器

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
一种低压低功耗CMOS 折叠;程春来等;《中国集成电路》;20070905(第100期);40-44 *
一种低电压CMOS 折叠-共源共栅跨导;李建中等;《微电子学》;20050820;第35卷(第4期);412-415 *

Also Published As

Publication number Publication date
US20140266467A1 (en) 2014-09-18
US8742853B2 (en) 2014-06-03
US8890623B2 (en) 2014-11-18
CN103907284A (zh) 2014-07-02
US20130099865A1 (en) 2013-04-25
TWI568171B (zh) 2017-01-21
TW201322620A (zh) 2013-06-01
WO2013061138A1 (en) 2013-05-02

Similar Documents

Publication Publication Date Title
US8816769B2 (en) Differential stacked output stage for power amplifiers
CN101584112B (zh) 具有多组固定和可变电压轨的多级放大器
CN102893519B (zh) Ab类放大器
US9048793B2 (en) Systems and methods for operating a power amplifier
CN102624341B (zh) 差分接收器
US9007130B2 (en) Systems and methods for boosting a received AC signal using a power amplifier including phase conditioners
CN102545884B (zh) 带有高效能预加重均衡的电压型数据发送器
US20110001565A1 (en) High-speed, multi-stage class ab amplifiers
CN105262445A (zh) 放大器的输出电路及ab类推挽放大器的输出电路
CN103907284B (zh) 低压力共源共栅结构
CN102480276B (zh) 折叠式共源共栅运算放大器
CN101651447B (zh) 放大电路
CN106647912A (zh) 基于负载的动态频率补偿方法及装置
CN104898750B (zh) 用于生成共源共栅电流源偏置电压的***和方法
CN105207633B (zh) 功率放大器
CN206698188U (zh) 低电压高线性度的放大器
CN106643925B (zh) 低压差线性稳压器电路
CN109004907B (zh) 可配置的射频功率放大器
CN105322947A (zh) 单位增益缓冲器及相关方法
CN107359865A (zh) 转阻放大器
CN105959876A (zh) 麦克风放大器电路
KR20130090866A (ko) 피킹 증폭기의 드레인 바이어스 승압 또는 모듈레이션 회로를 포함하는 도허티 증폭기
CN102868373A (zh) 一种Rail-to-Rail增益恒定的放大器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160824

Termination date: 20171025

CF01 Termination of patent right due to non-payment of annual fee