CN103890981A - 发光二极管、发光二极管的制造方法、发光二极管灯和照明装置 - Google Patents

发光二极管、发光二极管的制造方法、发光二极管灯和照明装置 Download PDF

Info

Publication number
CN103890981A
CN103890981A CN201280051930.9A CN201280051930A CN103890981A CN 103890981 A CN103890981 A CN 103890981A CN 201280051930 A CN201280051930 A CN 201280051930A CN 103890981 A CN103890981 A CN 103890981A
Authority
CN
China
Prior art keywords
light
layer
emitting diode
substrate
compound semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201280051930.9A
Other languages
English (en)
Other versions
CN103890981B (zh
Inventor
松村笃
德永悠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Holdings Corp
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko KK filed Critical Showa Denko KK
Publication of CN103890981A publication Critical patent/CN103890981A/zh
Application granted granted Critical
Publication of CN103890981B publication Critical patent/CN103890981B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02461—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明提供一种减少了光吸收的发光二极管、其制造方法、灯和照明装置。一种发光二极管（100），具备：设置在基板（1）上的含有发光层（24）的化合物半导体层（10）；被设置在基板（1）与化合物半导体层（10）之间的欧姆接触电极（7）；被设置在化合物半导体层（10）的基板（1）相反侧的欧姆电极（11）；包含以覆盖欧姆电极（11）的表面的方式设置的分支部（12b）和与分支部（12b）连结的焊盘部（12a）的表面电极（12）；和被设置在发光层（24）之中的、在与焊盘部（12a）俯视重叠的区域所配置的焊盘下发光层（24a）和在除了与焊盘部（12a）俯视重叠的区域以外的区域所配置的发光层（24）之间，阻碍向焊盘下发光层（24a）供给的电流的电流隔断部（13）。

Description

发光二极管、发光二极管的制造方法、发光二极管灯和照明装置
技术领域
本发明涉及发光二极管、发光二极管的制造方法、发光二极管灯以及照明装置，尤其是涉及具有优异的光取出效率的发光二极管及其制造方法、具备该发光二极管的发光二极管灯以及照明装置。
本申请基于在2011年10月25日在日本申请的专利申请2011-234005号要求优先权，在此援引其内容。
背景技术
以往，作为发出红色、红外线的光的发光二极管（英文简称为LED），例如已知具备由砷化铝镓（组成式AlXGa1-XAs，0≤X≤1）形成的发光层、由砷化铟镓（组成式InXGa1-XAs，0≤X≤1）形成的发光层的发光二极管。另外，作为发出红色、橙色、黄色或黄绿色的可见光的发光二极管，例如已知具备由磷化铝镓铟（组成式（AlXGa1-X）YIn1-YP，0≤X≤1，0＜Y≤1）形成的发光层的发光二极管。
另外，在具备这样的发光层的发光二极管中，有在与基板相反侧的表面设置有由焊盘（接合衬垫）和与焊盘连结的线状部构成的表面电极的发光二极管。
例如，在专利文献1中记载了如下的半导体发光装置：贯通活性层及其上侧层而形成孔部，在该孔部内的除去了活性层及其上侧层的部分上隔着绝缘膜设置线接合部，将线接合部连接在线状电极上。
在先技术文献
专利文献1:日本专利第4058937号公报
发明内容
对于以往的发光二极管而言，要求使光取出效率更进一步地提高。特别是在通过大电流驱动进行高辉度发光的发光二极管中，使光取出效率提高的要求日益高涨。
本发明是鉴于上述情况而完成的，其目的在于，提供一种能得到优异的光取出效率的发光二极管及其制造方法、具备该发光二极管的发光二极管灯以及照明装置。
为了达到上述的目的，本发明人着眼于与基板相反侧的表面上的光的吸收而反复进行专心研究。其结果发现了以下情况，并提出了本发明：通过阻碍向配置在与作为表面电极的一部分的焊盘俯视重叠的区域的发光层供给的电流，减弱焊盘的正下方的发光强度，由此减少被焊盘吸收的光即可。即，本发明采用了以下的构成。
（1）一种发光二极管，其特征在于，具备：化合物半导体层，其被设置在基板上，依次包含发光层和蚀刻停止层；欧姆接触电极，其被设置在所述基板与所述化合物半导体层之间；欧姆电极，其被设置在所述化合物半导体层的所述基板相反侧；表面电极，其包含以覆盖所述欧姆电极的表面的方式设置的分支部和与所述分支部连结的焊盘部；以及电流隔断部，其被设置在所述发光层之中的、在与所述焊盘部俯视重叠的区域所配置的焊盘下发光层、和在除了与所述焊盘部俯视重叠的区域以外的区域所配置的发光层之间，阻碍向所述焊盘下发光层供给的电流。
（2）根据（1）所述的发光二极管，其特征在于，所述电流隔断部被配置成为俯视为环状，使得包围所述焊盘下发光层。
（3）根据（1）或（2）所述的发光二极管，其特征在于，所述电流隔断部由空间构成。
另外，为了达到上述目的，本发明人着眼于与基板相反侧的表面上的光的吸收而反复进行专心研究。其结果发现了以下情况，并提出了本发明：通过仅在与作为表面电极的一部分的焊盘俯视不重叠的区域形成发光层，使得在焊盘的正下方不发光，由此减少被焊盘吸收的光即可。即，本发明采用了以下的构成。
（4）一种发光二极管，其特征在于，具备：化合物半导体层，其被设置在基板上，依次包含发光层和蚀刻停止层；欧姆接触电极，其被设置在所述基板与所述化合物半导体层之间；欧姆电极，其被设置在所述化合物半导体层的所述基板相反侧；以及表面电极，其包含以覆盖所述欧姆电极的表面的方式设置的分支部和与所述分支部连结的焊盘部，所述发光层仅形成在与所述焊盘部俯视不重叠的区域。
（5）根据（4）所述的发光二极管，其特征在于，所述发光层被配置成包围配置在与所述焊盘部俯视重叠的区域的电流隔断部。
（6）根据（1）、（2）、（4）、（5）的任一项所述的发光二极管，其特征在于，所述电流隔断部是填埋绝缘材料而成的。
（7）根据（1）、（2）、（4）、（5）的任一项所述的发光二极管，其特征在于，所述电流隔断部包含反射层和配置在所述反射层与所述化合物半导体层之间的透明绝缘材料层。
（8）根据（1）～（7）的任一项所述的发光二极管，所述基板是Ge基板、GaP基板、GaAs基板或金属基板中的任一种。
（9）根据（1）～（8）的任一项所述的发光二极管，其特征在于，所述焊盘部俯视为圆形形状。
（10）根据（1）～（9）的任一项所述的发光二极管，其特征在于，所述发光层包含AlGaAs、InGaAs或AlGaInP的任一种。
（11）根据（1）～（10）的任一项所述的发光二极管，其特征在于，所述欧姆接触电极形成在与所述焊盘部俯视不重叠的区域。
（12）一种发光二极管灯，其特征在于，具备（1）～（11）的任一项所述的发光二极管。
（13）一种照明装置，其装载有多个（1）～（11）的任一项所述的发光二极管。
（14）一种发光二极管的制造方法，是具备具有焊盘部的表面电极的发光二极管的制造方法，其特征在于，具备：在生长用基板上形成依次包含蚀刻停止层和发光层的化合物半导体层的工序；通过依次进行干式蚀刻法和湿式蚀刻法，在所述化合物半导体层的俯视所述焊盘部的周围设置由贯通所述发光层的凹部形成的电流隔断部的工序；在所述化合物半导体层上形成欧姆接触电极的工序；在所述化合物半导体层的所述欧姆接触电极侧接合基板，并除去所述生长用基板的工序；在所述化合物半导体层的与所述欧姆接触电极相反侧形成欧姆电极的工序；以及通过以覆盖所述欧姆电极的表面的方式形成分支部，并且形成与所述分支部连结的所述焊盘部，来形成表面电极的工序。
（15）根据（14）所述的发光二极管的制造方法，其特征在于，通过向所述凹部内填埋绝缘材料来形成所述电流隔断部。
（16）根据（15）所述的发光二极管的制造方法，其特征在于，形成所述欧姆接触电极的工序包含在所述化合物半导体层上形成透光膜使得所述欧姆接触电极贯通设置的工序，所述绝缘材料的填埋通过在形成所述透光膜的工序中向所述凹部内埋入该透光膜来进行。
（17）根据（14）所述的发光二极管的制造方法，其特征在于，通过在所述凹部的底面和内壁沉积透明绝缘材料，并在所述凹部隔着所述透明绝缘材料填埋金属材料，来形成所述电流隔断部。
（18）根据（17）所述的发光二极管的制造方法，其特征在于，形成所述欧姆接触电极的工序包含在所述化合物半导体层上形成透光膜使得所述欧姆接触电极贯通设置的工序，还具备在进行除去所述生长用基板的工序之前在所述透光膜上形成反射层的工序，所述透明绝缘材料的沉积在形成所述透光膜时进行，所述金属材料的填埋在形成所述反射层的工序中进行。
（19）一种发光二极管的制造方法，是具备具有焊盘部的表面电极的发光二极管的制造方法，其特征在于，具备：在生长用基板上形成依次包含蚀刻停止层和发光层的化合物半导体层的工序；通过依次进行干式蚀刻法和湿式蚀刻法，在所述化合物半导体层的俯视所述焊盘部的正下方设置由贯通所述发光层的凹部形成的电流隔断部的工序；在所述化合物半导体层上形成欧姆接触电极的工序；在所述化合物半导体层的所述欧姆接触电极侧接合基板，并除去所述生长用基板的工序；在所述化合物半导体层的与所述欧姆接触电极相反侧形成所述欧姆电极的工序；以及通过以覆盖所述欧姆电极的表面的方式形成分支部，并且形成与所述分支部连结的焊盘部，来形成表面电极的工序。
（20）根据（19）所述的发光二极管的制造方法，其特征在于，通过向所述凹部内填埋绝缘材料来形成所述电流隔断部。
（21）根据（20）所述的发光二极管的制造方法，其特征在于，形成所述欧姆接触电极的工序包含在所述化合物半导体层上形成透光膜使得所述欧姆接触电极贯通设置的工序，所述绝缘材料的填埋通过在形成所述透光膜的工序中向所述凹部内埋入该透光膜来进行。
（22）根据（19）所述的发光二极管的制造方法，其特征在于，通过在所述凹部的底面和内壁沉积透明绝缘材料，并在所述凹部隔着所述透明绝缘材料填埋金属材料，来形成所述电流隔断部。
（23）根据（22）所述的发光二极管的制造方法，其特征在于，形成所述欧姆接触电极的工序包含在所述化合物半导体层上形成透光膜使得所述欧姆接触电极贯通设置的工序，还具备在进行除去所述生长用基板的工序之前在所述透光膜上形成反射层的工序，所述透明绝缘材料的沉积在形成所述透光膜时进行，所述金属材料的填埋在形成所述反射层的工序中进行。
（24）根据（19）所述的发光二极管的制造方法，其特征在于，通过在所述凹部的底面和内壁沉积透明绝缘材料，并在所述凹部隔着所述透明绝缘材料依次填埋金属材料和绝缘材料，来形成所述电流隔断部。
再有，在本发明中，在“基板”与“欧姆电极”之间，除了“接合层”、“反射层”之外，还能够适当增加公知的功能层，在其他的层间也能够适当增加公知的功能层。
根据本发明的发光二极管，能够使焊盘的正下方的发光强度减弱、或使得焊盘的正下方不发光，因此能够减少发光层中发出的光之中的被焊盘吸收的光量。因而，本发明的发光二极管能很合适地用于光取出效率优异、特别是通过大电流驱动而使其高辉度发光的发光二极管。
在本发明的发光二极管的制造方法中，组合能以高精度控制平面形状的干式蚀刻法、和通过使用蚀刻停止层以高精度控制深度尺寸的湿式蚀刻法，设置由规定形状的凹部形成的电流隔断部，由此能得到流向表面电极的焊盘部的正下方的电流被断路的光取出效率优异的发光二极管。
更详细来说，干式蚀刻法是难以以高精度形成所希望的深度的凹部的蚀刻方法。因而，当仅用干式蚀刻法设置凹部时，有可能凹部的深度方向的尺寸精度变得不充分，凹部的深度变得过深。
另外，在湿式蚀刻法中，难以以高精度形成侧面的垂直的凹部。因而，当仅用湿式蚀刻法设置凹部时，有可能为了形成所希望的深度的凹部而不得不将化合物半导体层除去必要以上。
相对于此，在本发明的发光二极管的制造方法中，采用干式蚀刻法以高精度在垂直方向蚀刻俯视必需的范围，然后，采用使用蚀刻停止层的湿式蚀刻法蚀刻至到达蚀刻停止层为止，由此能以高精度形成规定的平面形状和深度的凹部。
附图说明
图1是表示本发明的发光二极管的一例的截面示意图。
图2A是表示图1所示的发光二极管的表面电极和电流隔断部的平面示意图。
图2B是表示图1所示的发光二极管的欧姆电极的平面示意图。
图2C是表示图1所示的发光二极管的欧姆接触电极的平面示意图。
图2D是重叠描绘图1所示的发光二极管的表面电极、电流隔断部、欧姆电极、欧姆接触电极的平面示意图。
图3是表示在本发明的发光二极管中作为基板使用Ge基板的例子的截面示意图。
图4是表示本发明的发光二极管的另一例的截面示意图。
图5（a）～图5（c）是用于说明金属基板的制造工序的金属基板的一部分的截面示意图。
图6是用于说明图1所示的发光二极管的制造方法的一工序的截面示意图，是与图1所示的截面图对应的位置的截面图。
图7A是用于说明图1所示的发光二极管的制造方法的一工序的截面示意图，是与图1所示的截面图对应的位置的截面图。
图7B是用于说明图1所示的发光二极管的制造方法的一工序的截面示意图，是与图1所示的截面图对应的位置的截面图。
图8是用于说明图1所示的发光二极管的制造方法的一工序的截面示意图，是与图1所示的截面图对应的位置的截面图。
图9是用于说明图1所示的发光二极管的制造方法的一工序的截面示意图，是与图1所示的截面图对应的位置的截面图。
图10是用于说明图1所示的发光二极管的制造方法的一工序的截面示意图，是与图1所示的截面图对应的位置的截面图。
图11是用于说明图1所示的发光二极管的制造方法的一工序的截面示意图，是与图1所示的截面图对应的位置的截面图。
图12是表示本发明的发光二极管的又一例的截面示意图。
具体实施方式
以下，使用附图说明应用了本发明的实施方式的发光二极管及其制造方法、发光二极管灯以及照明装置。再有，在以下的说明中使用的附图有时为了容易理解特征而为方便起见放大示出成为特征的部分，各构成要素的尺寸比率等未必与实际相同。另外，在以下的说明中所例示的材料、尺寸等是一例，本发明并不限于这些，在不变更其主旨的范围内能够适当地变更来实施。
“第1实施方式”
〔发光二极管〕
图1是表示本发明的发光二极管的一例的截面示意图。图2A是表示图1所示的发光二极管的表面电极和电流隔断部的平面示意图。图1是与图2A所示的A-A’线对应的截面图。
本实施方式的发光二极管100，具备金属基板1（基板）、含有发光层24的化合物半导体层10、欧姆接触电极7、欧姆电极11、表面电极12、和电流隔断部13。在图1所示的发光二极管100中，在金属基板1与化合物半导体层10之间，从金属基板1侧起依次设置有接合层4、阻挡层5、和反射层6。另外，图1所示的欧姆接触电极7是由俯视多个点状的导电性构件构成的电极，在各欧姆接触电极7间被填充有透光膜8。
图1所示的发光二极管，是作为基板使用了金属基板的例子，但在本发明中作为基板不限于金属基板，能够使用由热膨胀系数与生长用基板接近的材料形成的基板。本发明的发光二极管，通过在生长用基板上形成含有发光层的化合物半导体层后，重新贴（接合）于别的基板（接合基板）而除去生长用基板来进行制造，但在该基板（接合基板）的热膨胀系数与生长用基板大不相同的情况下，接合前所形成的电流隔断部与接合后所形成的焊盘部之间的位置偏移变大，因此优选基板为由热膨胀系数与生长用基板接近的材料形成的基板。
为了接合前所形成的电流隔断部与接合后所形成的焊盘部之间的位置偏移处于不损害本发明的效果的范围内，生长用基板与接合基板的热膨胀系数的差异优选为±1.5ppm/K。具体来说，在作为生长用基板采用通常所使用的基板（例如GaAs基板（热膨胀系数为6.0ppm/K）的情况下，作为接合基板，能使用Ge基板（热膨胀系数为5.5ppm/K）、GaP基板（热膨胀系数为5.3ppm/K）、GaAs基板、调整了热膨胀系数的金属基板（后述）等。以下，对作为接合基板使用了金属基板的例子进行详述。
＜金属基板＞
本实施方式的发光二极管100，作为基板，具备包含多层（在本实施方式中为3层）的金属层1a、1b、1b和覆盖其上面1ba及下面1bb的对蚀刻剂具有耐受性的金属保护膜2的金属基板1。优选金属基板1的侧面用金属保护膜2覆盖。金属保护膜2对蚀刻剂具有耐受性，因此在使用除去含有发光层24的化合物半导体层10的生长用基板的蚀刻剂进行蚀刻时，能够抑制金属基板的腐蚀。
再有，也能够使用未用金属保护膜2覆盖的金属基板。
金属基板1的厚度优选为50μm以上150μm以下。在金属基板1的厚度比150μm厚的情况下，发光二极管100的制造成本上升，因而不优选。另外，在金属基板1的厚度比50μm薄的情况下，金属基板1的操作时容易产生裂纹、碎片、翘曲等，产生使制造成品率下降之恐。
（金属层）
金属基板1的多层金属层，优选为第1金属层和第2金属层交替地层叠而成的层。金属基板1中的第1金属层和第2金属层的层数，优选将第1金属层和第2金属层合计设为3～9层，更优选设为3～5层。在将第1金属层和第2金属层的层数合计设为2层的情况下，厚度方向的热膨胀变得不均衡，发生金属基板1的翘曲。相反地，在第1金属层和第2金属层的层数合计多于9层的情况下，产生使第1金属层和第2金属层的层厚分别变薄的需要。难以使由第1金属层或第2金属层构成的单层基板的层厚变薄来制作，产生使各层的层厚不均匀从而使发光二极管100的特性波动之恐。进而，由于难以进行单层基板的制造，所以也产生使发光二极管100的制造成本上升之恐。
另外，更优选金属基板1中的第1金属层和第2金属层的层数合计为奇数。在第1金属层和第2金属层的层数合计为奇数的情况下，优选最外层的金属层为由相同金属材料形成的层。在这种情况下，例如从外侧蚀刻金属基板1的相当于切割预定线的部分时等，能够使用相同的蚀刻剂采用湿式蚀刻来除去表背的最外层的金属层，因而是优选的。
＜第1金属层＞
第1金属层在金属层的数量为奇数的情况下被配置在最外层（在图1所示的金属基板1中，本实施方式中用标记1b来表示）。第1金属层在作为第2金属层使用热膨胀系数比化合物半导体层10小的材料的情况下，优选由至少热膨胀系数比化合物半导体层10大的材料形成。通过设为该构成，成为作为金属基板1整体的热膨胀系数接近于化合物半导体层10的热膨胀系数的基板，因此能够抑制将化合物半导体层10和金属基板1接合时的金属基板1的翘曲、开裂，能够使发光二极管100的制造成品率提高。因此，在作为第2金属层使用热膨胀系数比化合物半导体层10大的材料的情况下，优选第1金属层由至少热膨胀系数比化合物半导体层10小的材料形成。
作为第1金属层，优选使用例如银（热膨胀系数＝18.9ppm/K）、铜（热膨胀系数＝16.5ppm/K）、金（热膨胀系数＝14.2ppm/K）、铝（热膨胀系数＝23.1ppm/K）、镍（热膨胀系数＝13.4ppm/K）以及它们的合金等。在第1金属层是由铝、铜、银、金、镍或它们的合金形成的层的情况下，散热性优异，能更进一步抑制接合时的基板的开裂，能施加高电压而以高辉度使其发光。
第1金属层的层厚优选为5μm以上50μm以下，更优选为5μm以上20μm以下。
再有，第1金属层的层厚与第2金属层的层厚也可以不同。进而，在金属基板1的第1金属层和/或第2金属层为多层的情况下，各层的层厚也可以分别不同。
第1金属层的合计的厚度，优选为金属基板1的厚度的5%以上50%以下，更优选为10%以上30%以下，进一步优选为15%以上25%以下。在第1金属层的合计的厚度小于金属基板1的厚度的5%的情况下，提高了第1金属层的热膨胀系数的情况下的效果变小，热沉功能下降。相反地，在第1金属层的厚度超过金属基板1的厚度的50%的情况下，不能抑制由使金属基板1与化合物半导体层10连接时的热所引起的金属基板1的开裂。也就是说，由于第1金属层与化合物半导体层10之间的较大的热膨胀系数差，产生由热引起的金属基板1的开裂，发生导致接合不良发生的情况。
特别是，在作为第1金属层使用了铜的情况下，铜的合计的厚度优选为金属基板1的厚度的5%以上40%以下，更优选为10%以上30%以下，进一步优选为15%以上25%以下。
另外，第1金属层的层厚优选为5μm以上30μm以下，更优选为5μm以上20μm以下。
＜第2金属层＞
第2金属层在金属层为奇数的情况下被配置在内侧（在图1所示的金属基板1中，本实施方式中用标记1a来表示）。第2金属层在作为第1金属层使用热膨胀系数比化合物半导体层10大的材料的情况下，优选由热膨胀系数比化合物半导体层10的热膨胀系数小的材料形成。通过设为该构成，成为作为金属基板1整体的热膨胀系数接近于化合物半导体层10的热膨胀系数的基板，因此能够抑制将化合物半导体层10和金属基板1接合时的金属基板1的翘曲、开裂，能够使发光二极管100的制造成品率提高。因此，在作为第1金属层使用热膨胀系数比化合物半导体层10小的材料的情况下，第2金属层优选由热膨胀系数比化合物半导体层10的热膨胀系数大的材料形成。
另外，第2金属层的材料优选为具有成为化合物半导体层10的热膨胀系数的±1.5ppm/K以内的热膨胀系数的材料。在这种情况下，散热性优异，能更进一步抑制将化合物半导体层10和金属基板1接合时的金属基板1的开裂。
例如，在作为化合物半导体层10使用了AlGaInP层（热膨胀系数＝约5.3ppm/K）的情况下，作为第2金属层，优选使用钼（热膨胀系数＝5.1ppm/K）、钨（热膨胀系数＝4.3ppm/K）、铬（热膨胀系数＝4.9ppm/K）以及它们的合金等。
（金属保护膜）
作为金属保护膜2的材料，能够使用铜、银、镍、铬、铂、金等，优选使用包含密着性优异的铬或镍中的至少任一种、和化学性稳定的铂或金中的至少任一种的金属膜，从金属层侧起依次层叠有与金属层的密着性良好的镍膜和耐化学药品性优异的金膜的叠层膜为最佳。
金属保护膜2的厚度不特别地限定，但从对蚀刻剂的耐受性和成本的平衡来讲为0.2～5μm，优选0.5～3μm为合适的范围。在高价格的金的情况下，厚度优选是2μm以下。
本实施方式的发光二极管100，是在含有发光层24的化合物半导体层10上接合了金属基板1的发光二级管，金属基板1是包含多层的金属层和覆盖多层的金属层的上面及下面的金属保护膜2的基板，因此散热性优异，能够进行大电流驱动而使其高辉度发光，而且在将金属基板1接合于化合物半导体层10后采用蚀刻法除去生长用基板的工序中，金属基板1很难劣化。
另外，在本实施方式的发光二极管100中，作为金属基板1，交替地层叠第1金属层和第2金属层而成，在将第1金属层和第2金属层的任一方设为热膨胀系数比化合物半导体层10的材料大的层，将另一方设为热膨胀系数比化合物半导体层10的材料小的层的情况下，作为金属基板整体的热膨胀系数接近于化合物半导体层的热膨胀系数，因此能够抑制将化合物半导体层10和金属基板1接合时的金属基板1的开裂，能够使制造成品率提高。
在本实施方式的发光二极管100中，在作为金属基板1，第1金属层由铜形成，第2金属层由钼形成，第1金属层与第2金属层的层数合计为3层以上9层以下的情况下，散热性优异，能更进一步抑制将化合物半导体层10和金属基板1接合时的金属基板1的开裂，并且能够施加高压而使其以高辉度发光。另外，在这种情况下，成为用容易加工的铜夹着机械强度高的钼的构成，因此容易进行切割等的加工，成为尺寸精度高的发光二极管100。
另外，也可以在金属基板1的表面形成用于芯片接合（黏晶）的共晶金属层。在这种情况下，在将单片化后的各发光二极管100进行芯片接合时，能够使与作为接合面的金属基板1的接合成为电接触稳定的共晶接合。
＜接合层＞
接合层4是用于将化合物半导体层10等接合于金属基板1的层。作为接合层4的材料，可使用化学性稳定、成为与金属基板1的接合非常牢固的材料的熔点低的Au系的共晶金属等。作为Au系的共晶金属，能列举例如AuGe、AuSn、AuSi、AuIn等的合金的共晶组成。另外，作为接合层4，在金属基板1的金属保护膜2是从金属基板1侧起按顺序形成有Ni膜和Au膜的金属保护膜的情况下，优选使用AuSi。
＜阻挡层＞
阻挡层5是抑制金属基板1中所含有的金属进行扩散而与反射层6进行反应的层。作为阻挡层5的材料，能使用镍、钛、铂、铬、钽、钨、钼等。作为阻挡层5的材料，能够通过组合两种以上的金属、例如组合铂和钛而使阻挡性能提高。组合了两种以上的金属的阻挡层5，既可以是由两种以上的金属形成的合金层，也可以是层叠两种以上的金属膜而成的叠层体。
再者，通过在接合层4的材料中添加能够用于阻挡层5的上述的材料，也可以将接合层4设为兼作阻挡层5的层。在这种情况下，不需设置阻挡层5，能够简化制造工序。
＜反射层＞
反射层6是使来自发光层24的光进行反射从而使光取出效率提高的层。通过设置有反射层6，能够使发光二极管100更高辉度化。作为反射层6的材料，能使用AgPdCu合金（APC）、金、铜、银、铝等的金属以及它们的合金等。这些材料的光反射率高，能使光反射率达到90%以上。
＜透光层＞
透光层8形成为使得将构成欧姆接触电极7的点状的导电性构件间填充。作为透光层8的材料，能够使用ITO、SiO2、IZO、Si3N4、TiO2、TiN等。
＜化合物半导体层＞
化合物半导体层10是含有发光层24的层，是层叠多个外延生长了的层而成的化合物半导体的叠层结构体。
作为化合物半导体层10，能利用例如发光效率高、基板接合技术已被确立的AlGaInP层或AlGaInAs层等。AlGaInP层是由用一般式（AlXGa1-X）YIn1-YP（0≤X≤1，0＜Y≤1）表示的材料形成的层。该组成根据发光二极管的发光波长来决定。例如，在制作红色及红外发光的发光二极管100时所使用的AlGaInAs层的情况下，构成材料的组成也根据发光二极管100的发光波长来决定。
化合物半导体层10是n型或p型的任一传导类型的化合物半导体，在内部形成有pn结。在AlGaInAs中也包括AlGaAs、GaInAs、GaAs等。
再有，化合物半导体层10的表面的极性，可以是p型、n型中的任一种。
图1所示的化合物半导体层10，包含接触层22c、表面粗糙化层23aa、蚀刻停止层31、覆盖层23ab、发光层24、覆盖层23b、和电流扩散层25。
接触层22c是用于降低欧姆（Ohmic）电极的接触电阻的层。接触层22c能够作成为例如由掺杂了Si的n型的GaAs形成、载流子浓度为1×1018cm-3、层厚为0.05μm的层。
另外，接触层22c成为俯视与欧姆电极11相同的形状。因此，如图1所示，设置有欧姆电极11和表面电极12的面成为表面粗糙化层23aa的表面。
再有，在本实施方式中，将接触层22c作成为俯视与欧姆电极11相同的形状，但接触层22c的平面形状并不限于图1所示的例子。例如，接触层22c也可以作成为与表面粗糙化层23aa相同的平面形状。在这种情况下，设置欧姆电极11和表面电极12的面成为接触层22c的表面。
表面粗糙化层23aa是为了使光取出效率提高而使表面粗糙化而成的层。表面粗糙化层23aa例如能够由掺杂了Si的n型的（Al0.5Ga0.5）0.5In0.5P形成，并将载流子浓度设为3×1018cm-3，将层厚设为3μm。
蚀刻停止层31，是在形成电流隔断部13时进行的在化合物半导体层10中设置贯通发光层24的凹部的蚀刻中，作为限制器来发挥功能的层。作为用于蚀刻停止层31的材料，能够使用掺杂了Si的n型的（Al0.5Ga0.5）0.5In0.5P、掺杂了Si的n型的（Al0.7Ga0.3）0.5As等，能够根据蚀刻化合物半导体层10的条件来适当决定。
用于蚀刻停止层31的材料，例如在使用盐酸（也可以稀释）来湿式蚀刻出贯通发光层24的凹部的情况下，优选由AlGaAs（无论组成如何都作为蚀刻停止层发挥功能，但为了抑制光吸收，Al组成优选为0.7以上）形成，在使用硫酸过水液（硫酸与过氧化氢的混合液）、氨过水（氨水与过氧化氢的混合液）来湿式蚀刻出贯通发光层24的凹部的情况下，优选由AlGaInP形成。以与发光层24的材料的组合来说，在发光层24为P系的材料（例如AlGaInP）的情况下，蚀刻停止层31优选为As系的材料（例如AlGaAs），另外，在发光层24为As系的材料（例如AlGaAs）的情况下，蚀刻停止层31优选为P系的材料（例如AlGaInP）。另外，在仅用干式蚀刻来形成贯通发光层24的凹部的情况下，蚀刻停止层能由与表面粗糙化层相同的材料形成。在该情况下，优选预先增厚被蚀刻的量。
另外，蚀刻停止层31能够由与表面粗糙化层23aa相同的材料形成。在这种情况下，表面粗糙化层23aa成为兼作蚀刻停止层31的层，能够将蚀刻停止层31与表面粗糙化层23aa同时地形成，因此，与蚀刻停止层31和表面粗糙化层23aa为由不同的材料形成的层的情况相比，生产率优异。
覆盖层23ab是成为双异质结构的要素的层。覆盖层23ab能够作成为例如由掺杂了Si的n型的Al0.5In0.5P形成、载流子浓度为3×1018cm-3、层厚为0.5μm的层。
发光层24优选为包含AlGaAs、GaInAs或AlGaInP中的任一种的层，例如，能够作成为由无掺杂的（Al0.1Ga0.9）0.5In0.5P/（Al0.5Ga0.5）0.5In0.5P的20对的叠层结构构成、层厚为0.2μm的层。
发光层24能够作成为具有双异质结构（Double Hetero：DH）、单量子阱结构（Single Quantum Well：SQW）或多量子阱结构（Multi QuantumWell：MQW）等结构的层。在此，双异质结构是锁住担负放射再结合的载流子的结构。另外，量子阱结构是具有阱层和夹持阱层的两个势垒层的结构，SQW是阱层为1层的结构，MQW是阱层为2层以上的结构。为了从发光层24得到单色性优异的发光，作为发光层24，优选使用MQW结构。
覆盖层23b例如能够作成为由掺杂了Mg的p型的Al0.5In0.5P形成、载流子浓度为8×1017cm-3、层厚为0.5μm的层。
电流扩散层25例如能够作成为由掺杂了Mg的p型GaP层形成、载流子浓度为5×1018cm-3、层厚为2μm的层。
化合物半导体层10的构成，不限于上述记载的结构，例如也可以具有用于限制元件驱动电流流通的区域的电流阻止层或电流狭窄层等。另外，也可以在覆盖层23ab与发光层24之间设置引导层。另外，优选设置有例如接触层22c、蚀刻停止层31、表面粗糙化层23aa，但也可以不设置。
（电极结构）
图2B是表示图1所示的发光二极管的欧姆电极的平面示意图，图2C是表示图1所示的发光二极管的欧姆接触电极的平面示意图，图2D是重叠地描绘图1所示的发光二极管的表面电极、电流隔断部、欧姆电极、欧姆接触电极的平面示意图。再有，图2B～图2D是示出与图2A的平面示意图对应的区域的平面图。
＜表面电极＞
如图1和图2A所示，表面电极12包含作为焊盘的焊盘部12a和线状部（分支部）12b。线状部12b被设置为使得覆盖欧姆电极的表面。焊盘部12a与线状部12b连结而被一体化。
表面电极12优选为由层叠两种以上的金属膜而成的叠层体构成的电极。具体来说，能使用Au膜、Ti膜和Au的叠层体（以下有时记载为“Au/Ti/Au”。对其他的金属膜的叠层体也同样地记载。）、Au/Pt/Au、Au/Cr/Au、Au/Ta/Au、Au/W/Au、Au/Mo/Au等。
焊盘部12a俯视为圆形形状时容易进行线接合，因而优选，但也可以是圆形形状以外的形状。
焊盘部12a的尺寸，在焊盘部12a俯视为圆形形状的情况下能够设为例如直径50～150μm左右。
如图2A所示，线状部12b包含：在通过圆形形状的焊盘部12a的中心的直线上从夹着直径的周端（周端部）12aaa、12aab相互反方向地延伸的两条第1直线部12baa、12bab、和在相对于第1直线部12baa、12bab正交的方向延伸的6条第2直线部12bba、12bbb、12bca、12bcb、12bcc、12bcd。
再有，在本实施方式中，线状部12b包含两条第1直线部和6条第2直线部，但第1直线部和第2直线部的数量并不特别地限定。
第2直线部12bba、12bbb分别连接在第1直线部12baa、12bab的与周端部12aaa、12aab相反侧的端部，与焊盘部12a间隔开地配置。另一方面，第2直线部12bca、12bcb、12bcc、12bcd分别从2个周端部12aaa、12aab之间的一方圆弧侧和另一方圆弧侧的各自2个周端部12aba、12abb、12abc、12abd延伸地配置。从周端部12aba、12abb延伸的2条第2直线部12bca、12bcb和从周端部12abc、12abd延伸的2条第2直线部12bcc、12bcd分别在一直线上在与第2直线部12bba、12bbb的延伸方向平行的方向上延伸。
线状部12b的宽度，为了覆盖欧姆电极11的线状部位而设为比其宽度宽，例如能设为2～20μm左右。线状部12b的宽度，对于第1直线部和第2直线部的全部而言，不需要设为相同的宽度，为了均匀地发光，优选使从发光二极管100的中心（在图2A中为圆形形状的焊盘部12a的中心）对称的位置的线状部12b的宽度相同。
＜欧姆电极＞
如图1所示，欧姆电极11是被设置在化合物半导体层10的与金属基板1相反侧的电极，如图2B所示，包含6条线状部位11ba、11bb、11ca、11cb、11cc、11cd。
作为欧姆电极的材料，能使用AuGeNi合金、AuGe合金、AuNiSi合金、AuSi合金等。
在本实施方式中，以欧姆电极11是包含6条线状部位的电极的情况为例进行说明，但线状部位的条数并不特别地限定。
另外，欧姆电极11并不限于包含多个线状部位的电极，也可以是在表面电极12的线状部12b下不连续地排列的形状、例如多个点形状的电极。
另外，如图1、图2B以及图2D所示，欧姆电极11形成在与表面电极12的焊盘部12a俯视不重叠的区域。这样，通过将欧姆电极11配置在俯视与表面电极12的焊盘部12a不重叠的位置，能够使发光层24之中在与焊盘部12a俯视重叠的区域所配置的焊盘下发光层24a中的发光强度减弱。其结果，能够避免在将欧姆电极11配置于与焊盘部12a重叠的位置的情况下焊盘下发光层24a中发出的光被焊盘部12a吸收而导致光取出效率下降，能够更进一步使光取出效率提高。
另外，如图1、图2A、图2B所示，欧姆电极11的6条线状部位各自配置在被表面电极12的线状部12b的6条第2直线部12bba、12bbb、12bca、12bcb、12bcc、12bcd各自覆盖的位置。
即，俯视配置在外侧的较长的2条线状部位11ba、11bb分别配置在第2直线部12bba、12bbb的各自的正下方，俯视配置在内侧的较短的4条线状部位11ca、11cb、11cc、11cd分别配置在第2直线部12bca、12bcb、12bcc、12bcd的各自的正下方。
欧姆电极11的线状部位的宽度，作成为比线状部12b的宽度狭窄，使得被表面电极12的线状部12b覆盖，例如设为1～10μm左右。欧姆电极11的线状部位的宽度无需作成为全部相同，但为了均匀地发光，优选使从发光二极管100的中心（在图2A中为圆形形状的焊盘部12a的中心）对称的位置的线状部位的宽度相同。
另外，构成欧姆电极11的线状部位之中、与表面电极12的焊盘部12a最接近的线状部位11ca、11cb、11cc、11cd与焊盘部12a之间的最短距离优选为5μm以上100μm以下。
＜欧姆接触电极＞
如图1所示，欧姆接触电极7是被设置在金属基板1与化合物半导体层10之间的电极，如图2C所示，由俯视为圆形的点状的多个导电性构件形成。各欧姆接触电极7的平面形状可以是圆形形状、椭圆形形状、环形形状、线状等。
作为欧姆接触电极的材料，能够使用AuBe合金、AuZn合金等。
如图1、图2C、图2D所示，构成欧姆接触电极7的点状的导电性构件配置在俯视与表面电极12的焊盘部12a不重叠的位置。这样，通过将欧姆接触电极7配置在俯视与表面电极12的焊盘部12a不重叠的位置，能够使发光层24之中在与焊盘部12a俯视重叠的区域所配置的焊盘下发光层24a中的发光强度减弱。
其结果，能够避免在将欧姆接触电极7配置在与焊盘部12a重叠的位置的情况下焊盘下发光层24a中发出的光被焊盘部12a吸收而导致光取出效率下降，因此能够更进一步使光取出效率提高。
另外，如图2A～图2D所示，构成欧姆接触电极7的点状的导电性构件，在欧姆电极11的线状部位间的中间位置上、和欧姆电极11的两端的线状部位11ba、11bb的外侧的距离该线状部位11ba、11bb的距离d2为与至线状部位间的中间位置的距离d1、d3相同程度的位置上，呈直线状地排列配置。
具体来说，如图2D所示，呈直线状地排列的点状的导电性构件的群7ba，俯视被配置在欧姆电极11的线状部位11ba与线状部位11ca之间的中间位置上。另外，呈直线状地排列的点状的导电性构件的群7bc被配置在欧姆电极11的线状部位11ba与线状部位11cc之间的中间位置上。另外，呈直线状地排列的点状的导电性构件的群7bb，俯视被配置欧姆电极11的线状部位11bb与线状部位11cb之间的中间位置上。呈直线状地排列的点状的导电性构件的群7bd，俯视被配置在欧姆电极11的线状部位11bb与线状部位11cd之间的中间位置上。
另外，呈直线状地排列的点状的导电性构件的群7ca，俯视被配置在欧姆电极11的线状部位11ca与线状部位11cb之间的中间位置上。另外，呈直线状地排列的点状的导电性构件的群7cb，被配置在欧姆电极11的线状部位11cc与线状部位11cd之间的中间位置上。
另外，呈直线状地排列的点状的导电性构件的群7aa，俯视被配置在欧姆电极11的左端的线状部位11ba的外侧的、距离该线状部位11ba的距离d2为与至线状部位间的中间位置的距离d1、d3相同程度的位置。另外，呈直线状地排列的点状的导电性构件的群7ab，俯视被配置欧姆电极11的左端的线状部位11bb的外侧的、距离该线状部位11bb的距离d2为与至线状部位间的中间位置的距离d1、d3相同程度的位置。
再有，优选的是，至欧姆电极11的线状部位间的中间位置的距离d1、d3和欧姆电极11的两端的线状部位11ba、11bb的外侧的距离该线状部位11ba、11bb的距离d2构成为相等的距离使得电流均匀地扩散。
构成欧姆接触电极7的点状的导电性构件，能够设为例如直径5～20μm左右的圆柱状构件。
另外，在呈直线状地排列的点状的导电性构件的群中，相邻的导电性构件间的距离能设为例如5～50μm左右。
另外，欧姆接触电极7的点状的导电性构件，与表面电极12的焊盘部12a之间的最短距离优选为5μm以上、100μm以下。
＜电流隔断部＞
电流隔断部13是阻碍向发光层24之中、在与焊盘部12a俯视重叠的区域所配置的焊盘下发光层24a供给的电流的。如图1所示，电流隔断部13被设置在除了与焊盘部12a俯视重叠的区域以外的区域所配置的发光层24、和焊盘下发光层24a之间。
如图1所示，电流隔断部13贯通化合物半导体层10的覆盖层23ab、发光层24、覆盖层23b、和电流扩散层25而形成，并与透光层8一体化。
另外，如图1、图2A、图2D所示，电流隔断部13优选作成为俯视为与焊盘部12a同心的圆形状，在俯视下被配置为环状，使得包围焊盘下发光层24a。由此，能够更有效地阻碍向焊盘下发光层24a供给的电流。
再有，在本实施方式中，如图2A所示，以电流隔断部13在俯视下被配置为环状使得包围焊盘下发光层24a的情况为例进行说明，但绝缘层13的平面形状并不限于图2A所示的例子，例如，也可以是由图2A所示的环状的电流隔断部13沿圆周方向被分割而成的1个或多个圆弧状的电流隔断构件形成的。即使是这种情况下，也能够阻碍向焊盘下发光层24a供给的电流。
在本实施方式中，如图1、图2A及图2D所示，电流隔断部13是在被内壁13a和外壁13b包围的沟槽（凹部）内填埋绝缘材料而成的，该内壁13a配置在俯视与焊盘部12a的边缘部重叠的位置，该外壁13b配置在俯视焊盘部12a的外侧，并与内壁13a相对向地大致平行地配置。另外，如图1所示，电流隔断部13的发光二极管100的厚度方向的一端面13c与蚀刻停止层31内接触，另一端面13d与透光层8的化合物半导体层10侧的面接触。
内壁13a与外壁13b之间的间隔不特别地限定，但优选为1μm以上，更优选为5μm以上，以使得能够将在除了与焊盘部12a俯视重叠的区域以外的区域所配置的发光层24和焊盘下发光层24a有效地绝缘，并且能够在内壁13a与外壁13b之间容易地填充绝缘材料。另外，为了确保在除了与焊盘部12a俯视重叠的区域以外的区域所配置的发光层24的平面面积而能得到充分的辉度，内壁13a与内壁13a之间的间隔（环状凹部的最远的内壁间的间隔：相当于焊盘下发光层24a的直径）优选为50μm以下，更优选为10μm以下。
电流隔断部13中所使用的绝缘材料，只要是能够将在除了与焊盘部12a俯视重叠的区域以外的区域所配置的发光层24和焊盘下发光层24a绝缘的材料即可，不特别地限定，但能使用例如SiO2、Si3N4、TiO2、TiN等。
另外，电流隔断部13中所使用的绝缘材料，优选为具有透光性的绝缘材料。在电流隔断部13中所使用的绝缘材料为具有透光性的绝缘材料的情况下，能够将电流隔断部13与透光层8同时地形成，生产率优异。
另外，在本实施方式中，作为电流隔断部13，列举填埋绝缘材料而成的电流隔断部为例进行了说明，但电流隔断部也可以是由空间构成的。在电流隔断部为由空间构成的电流隔断部的情况下，也能够将在除了与焊盘部12a俯视重叠的区域以外的区域所配置的发光层24和焊盘下发光层24a绝缘，能够阻碍向焊盘下发光层24a供给的电流。因而，在电流隔断部为由空间构成的电流隔断部的情况下，也能够使焊盘部12a的正下方的发光强度减弱，能够减少被焊盘部12a吸收的光。
在电流隔断部为由空间构成的电流隔断部的情况下，内壁13a与外壁13b之间的间隔优选为0.1μm以上，更优选为1μm以上，以使得能够将在除了与焊盘部12a俯视重叠的区域以外的区域所配置的发光层24和焊盘下发光层24a有效地绝缘。另外，为了确保在除了与焊盘部12a俯视重叠的区域以外的区域所配置的发光层24的平面面积而能够得到充分的辉度，并且抑制由具有空间所引起的发光二极管100的强度下降，内壁13a与内壁13a之间的间隔（环状凹部的最远的内壁间的间隔）优选为30μm以下，更优选为10μm以下。
在本实施方式中，由于在除了与焊盘部12a俯视重叠的区域以外的区域所配置的发光层24与焊盘下发光层24a之间设置有电流隔断部13，所以能阻碍向焊盘下发光层24a供给的电流。其结果，能够使焊盘下发光层24a中的发光强度减弱，能够避免由在焊盘下发光层24a中发出的光被焊盘部12a吸收所引起的光取出效率的下降。因而，根据本实施方式的发光二极管100，能够得到优异的光取出效率。
图3是在第1实施方式的发光二极管中将接合基板设为Ge基板41的例子的截面示意图。
图3所示的发光二极管200，与图1所示的发光二极管100的不同点是具备Ge基板41这一点。在图3所示的例子中，在Ge基板41的上面及下面具备与Ge的密着性良好的金属层（例如Pt层）42，在该金属层42的上面及下面具备耐化学药品性优异的金属层（例如Au层）43。
在制造图3所示的发光二极管200的情况下，在Ge基板41的上面依次形成金属层42和金属层43以后，在化合物半导体层10的欧姆接触电极7侧（接合层4上）接合Ge基板41。然后，在Ge基板41的下面依次形成金属层42和金属层43。
［发光二极管的制造方法］
接着，作为本发明的发光二极管的制造方法的一例，列举图1所示的发光二极管的制造方法为例来说明。
在本实施方式的发光二极管的制造方法中，使用如下方法：在生长用基板上使化合物半导体层10生长，在化合物半导体层10上接合金属基板1以后，除去生长用基板。
＜金属基板的制造工序＞
图5（a）～图5（c）是用于说明金属基板的制造工序的金属基板的一部分的截面示意图。
为了制造金属基板1，例如使用下述方法：准备热膨胀系数比化合物半导体层10的材料大的第1金属层1b和热膨胀系数比化合物半导体层10的材料小的第2金属层1b，进行热压。
具体来说，准备2张大致平板状的第1金属层1b和1张大致平板状的第2金属层1a。例如，作为第1金属层1b使用厚度10μm的Cu层，作为第2金属层1a使用厚度75μm的Mo层。
接着，如图5（a）所示，在2张第1金属层1b之间配置1张第2金属层1a而形成为叠层体。
接着，将包含2张第1金属层1b和1张第2金属层1a的叠层体配置在规定的加压装置中，在高温下对第1金属层1b和第2金属层1a沿着图5（a）所示的箭头的方向施加载荷。由此，如图5（b）所示，形成第1金属层1b为Cu层，第2金属层1a为Mo层，且由Cu（10μm）/Mo（75μm）/Cu（10μm）这3层构成的金属基板。这样的金属基板成为热膨胀系数为5.7ppm/K左右、热传导率为220W/m·K左右的基板。
接着，如图5（c）所示，在图5（b）所示的金属基板的全部面即上面、下面以及侧面形成金属保护膜2。此时，图5（b）所示的金属基板，由于是为将各发光二极管单片化而切割之前，所以金属保护膜2覆盖的侧面是指金属基板（平板）的外周侧面。因此，在用金属保护膜2覆盖单片化后的各发光二极管的金属基板1的侧面的情况下，另行实施用金属保护膜2覆盖侧面的工序。图5（c）是示出了金属基板（平板）的不是外周端侧的位置的一部分的图，在图5（c）中没有表现出外周侧面的金属保护膜。
金属保护膜2能使用公知的膜形成方法来形成，最优选使用能在包含侧面的全部面进行膜形成的镀敷法。作为镀敷法，能使用公知的技术、药品，为简便起见优选使用不需要电极的无电解镀敷法。
例如，通过使用无电解镀敷法对图5（b）所示的金属基板镀镍以后镀金，能够制作金属基板的上面、侧面、下面用包含镍膜和金膜的金属保护膜2覆盖的金属基板1。在使用无电解镀敷法形成金属保护膜2的情况下，作为金属保护膜2的材料，能使用铜、银、镍、铬、铂、金等公知的金属，但优选组合密着性良好的镍和耐化学药品性优异的金。
＜化合物半导体层的形成工序＞
图6～10是用于说明图1所示的发光二极管的制造方法的一工序的截面示意图，是与图1所示的截面图对应的位置的截面图。
为了形成图1所示的发光二极管的化合物半导体层10，首先准备半导体基板（生长用基板）21，在半导体基板21上形成外延叠层体30。
半导体基板21是用于形成图6所示的外延叠层体30的基板。作为半导体基板21，能使用例如一面21a为从（100）面倾斜15°的面的、掺杂了Si的n型的GaAs单晶基板等。另外，在作为外延叠层体30，形成AlGaInP层或AlGaAs层的情况下，作为半导体基板（生长用基板）21，能使用砷化镓（GaAs）单晶基板。
接着，如图6所示，在半导体基板（生长用基板）21的一面21a上使多个外延层生长而形成含有化合物半导体层10的外延叠层体30。
作为化合物半导体层10的形成方法，能使用有机金属化学气相沉积（MetalOrganic Chemical Vapor Deposition：MOCVD）法、分子束外延（Mole Cular Beam Epitaxicy：MBE）法、液相外延（Liquid PhaseEpitaxicy：LPE）法等。
在本实施方式中，使用将三甲基铝（（CH3）3Al）、三甲基镓（（CH3）3Ga）以及三甲基铟（（CH3）3In）用作III族构成元素的原料的减压MOCVD法，使构成外延叠层体30的各层外延生长。
Mg的掺杂原料能够使用双（环戊二烯基）镁（（C5H5）2Mg）。另外，Si的掺杂原料能够使用乙硅烷（Si2H6）。另外，作为V族构成元素的原料，能使用膦（PH3）或胂（AsH3）。
再有，使外延叠层体30生长时的温度，在使电流扩散层25生长的情况下能够设为例如750℃，在使其他的外延层生长的情况下能设为例如730℃。
具体来说，首先，在半导体基板21的一面21a上成膜出由掺杂了Si的n型的GaAs形成的缓冲层22a。作为缓冲层22a，优选例如使用掺杂了Si的n型的GaAs，并将载流子浓度设为2×1018cm-3左右，将层厚设为0.2～0.5μm左右。
接着，在本实施方式中，在缓冲层22a上成膜出由掺杂了Si的n型的（Al0.5Ga0.5）0.5In0.5P形成的基板蚀刻停止层22b。基板蚀刻停止层22b是用于在蚀刻除去半导体基板21时防止蚀刻到表面粗糙化层23aa的层。基板蚀刻停止层22b优选例如将载流子浓度设为1×1018cm-3左右，将层厚设为0.5μm左右。
接着，在基板蚀刻停止层22b上成膜出由掺杂了Si的n型的GaAs形成的接触层22c。
接着，在接触层22c上成膜出由掺杂了Si的n型的（Al0.5Ga0.5）0.5In0.5P形成的表面粗糙化层23aa。接触层22c优选例如将载流子浓度设为1×1018cm-3左右，将层厚设为0.05μm左右。
接着，在表面粗糙化层23aa上成膜出由掺杂了Si的n型的Al0.7Ga0.3As形成的蚀刻停止层31。蚀刻停止层31优选例如将载流子浓度设为1×1018cm-3左右，将层厚设为1.0μm左右。
接着，在蚀刻停止层31上成膜出由掺杂了Si的n型的Al0.5In0.5P形成的覆盖层23ab。覆盖层23ab优选例如将层厚设为0.5μm左右。
接着，在覆盖层23ab上交替地层叠例如无掺杂的层厚0.005μm左右的（Al0.1Ga0.9）0.5In0.5P形成的阱层和无掺杂的层厚0.005μm左右的（Al0.7Ga0.3）0.5In0.5P形成的势垒层，成膜出由20层的阱层和19层的势垒层的叠层结构构成的发光层24。
接着，在发光层24上成膜出由掺杂了Mg的p型的Al0.5In0.5P形成的覆盖层23b。覆盖层23b优选例如将层厚设为0.5μm左右。
接着，在覆盖层23b上形成层厚为3μm左右的掺杂Mg的p型的GaP膜，从表面镜面研磨到1～2μm的深度为止。由此，能得到与半导体基板21相反侧的面25a的表面粗度为例如0.18nm以内的电流扩散层25。
＜电流隔断部的形成工序＞
接着，通过依次进行干式蚀刻法和湿式蚀刻法，在化合物半导体层10的俯视焊盘部12a的周围设置由贯通发光层24的凹部构成的电流隔断部13。
在本实施方式中，如图7A和图2A所示，通过蚀刻化合物半导体层10的一部分，来设置俯视大致圆形的环状且底面130a到达蚀刻停止层31的沟槽（凹部）使得包围焊盘下发光层24a。由此，在焊盘下发光层24a、与在除了与焊盘部12a俯视重叠的区域以外的区域所配置的发光层24之间形成空间130（凹部）。
在用于形成空间130的蚀刻方法中，进行能够以高精度控制平面形状的干式蚀刻法、和能够以高精度控制深度方向的湿式蚀刻法这两者。
具体来说，使用光刻技术在俯视成为空间的区域以外的区域选择性地形成抗蚀剂层，例如，作为蚀刻气体使用SiCl4，在偏置（bias）50W、10min的条件下采用干式蚀刻法蚀刻2～4μm。然后，使用例如以1：1稀释了的盐酸在40℃的条件下采用湿式蚀刻法蚀刻至蚀刻停止层为止。
这样，在本实施方式中，采用干式蚀刻法以高精度在垂直方向蚀刻成俯视规定的形状，在到达规定的深度之前结束，然后，采用湿式蚀刻法蚀刻至到达蚀刻停止层为止，由此作成为规定的深度的凹部。因此，在本实施方式中，能够以高精度形成规定的平面形状和深度尺寸的空间130。例如，在仅进行干式蚀刻法的情况下，有可能沟槽的深度变深至必要以上。另外，在仅进行湿式蚀刻法的情况下，有可能平面形状的精度变低。
在本实施方式中，如图7A和图2A所示，在俯视与焊盘部12a的边缘部重叠的位置配置空间130的内壁13a，在俯视焊盘部12a的外侧与内壁13a相对地大致并行地配置空间130的外壁13b。因此，在本实施方式中，空间130的内壁13a和外壁13b被配置成俯视与焊盘部12a同心的圆形形状。
接着，在这样所得到的空间130内填埋绝缘材料。在本实施方式中，通过在电流扩散层25上的整个面，使用例如CVD法形成SiO2膜，在形成透光层8的同时，在空间130内埋入成为透光层8的绝缘材料而形成电流隔断部13。
再有，在本实施方式中，举例说明了通过在除了与焊盘部12a俯视重叠的区域以外的区域所配置的发光层24与焊盘下发光层24a之间形成空间130、并在空间130内填埋绝缘材料来设置电流隔断部13的情况，但在电流隔断部13由空间130构成的情况下，不需要向空间130内填埋绝缘材料。在这种情况下，与在空间130内填埋绝缘材料的情况相比，能够够简化制造工序，因而是优选的。
另外，在本实施方式的制造方法中，在将金属基板1和化合物半导体层10接合之前形成了电流隔断部13。相对于此，例如在将金属基板1和化合物半导体层10接合后形成了电流隔断部的情况下，在形成电流隔断部的工序中需要从化合物半导体层10的与金属基板1相反侧的面朝向金属基板1蚀刻来形成空间。因此，通过用于形成空间的蚀刻，有可能反射层露出。当反射层露出时，有可能在空间的内面附着作为反射层的材料的金属从而产生电流泄漏之恐。在本实施方式中，由于在将金属基板1和化合物半导体层10接合之前形成了电流隔断部13，所以反射层不会因用于形成空间的蚀刻而露出，能容易地形成电流隔断部13。
＜欧姆接触电极的形成工序＞
接着，如图7B所示，在由p型的GaP层形成的电流扩散层25上形成欧姆接触电极7。在本实施方式中，在形成欧姆接触电极7之前，在化合物半导体层10上形成欧姆接触电极7贯通设置的透光层8。为了形成欧姆接触电极7，首先，在透光层8上使用光刻技术和蚀刻技术来形成用于填埋构成欧姆接触电极7的导电性构件的多个贯通孔。具体来说，例如在透光层8上形成具有与上述的贯通孔对应的孔的光致抗蚀剂图案，使用氢氟酸系的蚀刻剂来除去与贯通孔对应的位置的透光层8，由此在透光层8中形成多个贯通孔。
在透光层8中形成的多个贯通孔，形成在俯视与图2D所示的欧姆接触电极7的位置对应的位置。即，多个贯通孔以直线状地排列的方式形成在与后面的工序中形成的表面电极12的焊盘部12a俯视不重叠的、在后面的工序中形成的欧姆电极11的线状部位间的中间位置上、或欧姆电极11的两端的线状部位11ba、11bb的外侧的、距该线状部位11ba、11bb的距离d2为与至线状部位间的中间位置的距离d1相同程度的位置。
接着，通过使用例如蒸镀法向透光层8的多个贯通孔中填充AuBe合金，如图7B所示那样在化合物半导体层10上形成欧姆接触电极7。
＜反射层的形成工序＞
接着，如图8所示，在欧姆接触电极7和透光层8上形成反射层6。具体来说，使用例如蒸镀法在欧姆接触电极7和透光层8上形成由APC或者Au构成的反射层6。
＜阻挡层的形成工序＞
接着，如图8所示，在反射层6上形成阻挡层5。具体来说，使用例如蒸镀法在反射层6上形成由镍膜、Ti膜等构成的阻挡层5。
＜接合层的形成工序＞
接着，如图8所示，在阻挡层5上形成接合层4。具体来说，使用例如蒸镀法在阻挡层5上形成由作为Au系的共晶金属的AuGe构成的接合层4。
＜金属基板的接合工序＞
接着，在化合物半导体层10的欧姆接触电极7侧接合金属基板1。
作为在化合物半导体层10上接合金属基板1的方法，可以使用共晶接合、扩散接合、粘接剂、常温接合等公知的任何技术。
具体来说，例如如图9所示，将形成有外延叠层体30、反射层6等的半导体基板21和金属基板1送入减压装置内，在金属基板1上使接合层4的接合面4a相对地重叠来配置。接着，将减压装置内排气至3×10-5Pa为止，将重叠了的半导体基板21和金属基板1在加热到400℃的状态下施加500kg的载荷，将接合层4的接合面4a和金属基板1的接合面接合，作成为接合结构体40。
＜半导体基板和缓冲层除去工序＞
接着，如图10所示，利用氨系蚀刻剂从接合结构体40选择性地除去半导体基板21和缓冲层22a。
在本实施方式中，由于金属基板1的表面被金属保护膜2覆盖，所以对用于除去半导体基板21和缓冲层22a的蚀刻剂的耐受性高，能够防止金属基板1的品质因除去半导体基板21和缓冲层22a而劣化。
＜基板蚀刻停止层除去工序＞
接着，如图10所示，利用盐酸系蚀刻剂选择性地除去基板蚀刻停止层22b。
再有，在本实施方式中，由于金属基板1的表面被金属保护膜2覆盖，所以对用于除去基板蚀刻停止层22b的蚀刻剂的耐受性高，能够防止金属基板1的品质因除去基板蚀刻停止层22b而劣化。
＜欧姆电极的形成工序＞
接着，如图11所示，在化合物半导体层10的与欧姆接触电极7相反侧形成欧姆电极11。
具体来说，例如在化合物半导体层10的接触层22c上的整个面使用蒸镀法成膜厚度0.1μm的AuGeNi合金膜，使用光刻技术和蚀刻技术将AuGeNi合金膜进行图案化，由此形成图2B所示的包含6条线状部位11ba、11bb、11ca、11cb、11cc、11cd的欧姆电极11。
接着，使用在将成为欧姆电极11的AuGeNi合金膜图案化时所形成的掩模，通过使用了氨水（NH4OH）、过氧化氢（H2O2）、和纯水（H2O）的混合液的蚀刻来除去接触层22c之中与欧姆电极11俯视重叠的部分以外的部分。由此，如图11所示，接触层22c的平面形状成为与图2B所示的欧姆电极11的平面形状实质上相同的形状。
＜表面电极的形成工序＞
接着，以覆盖欧姆电极11的表面的方式形成线状部12b，并且形成与线状部12b连结的焊盘部12a。
具体来说，例如在形成有欧姆电极11的化合物半导体层10上的整个面上使用蒸镀法依次成膜厚度0.3μm的Au层、厚度0.3μm的Ti层、厚度1μm的Au层，并使用光刻技术和蚀刻技术将Au/Ti/Au膜图案化。
在本实施方式中，在形成表面电极12的工序中，在发光层24之中的、与焊盘部12a俯视重叠的区域所配置的焊盘下发光层24a、和在除了与焊盘部12a俯视重叠的区域以外的区域所配置的发光层24之间配置电流隔断部13地形成焊盘部12a。在本实施方式中，由于在设置电流隔断部13的工序中形成了俯视为环状的电流隔断部13，所以在形成表面电极12的工序中在俯视电流隔断部13的内侧形成焊盘部12a。由此，形成包含焊盘部12a和与该焊盘部12a连结的分支部12b的图2A所示的表面电极12。
利用以上的工序，在金属基板1上形成多个发光二极管100。
＜单片化工序＞
接着，将形成在金属基板1上的多个发光二极管100进行单片化。具体来说，可列举下述方法：例如，除去形成在预定切割部分的金属基板1上的各层、使用激光以350μm间隔切断。
＜金属基板侧面的金属保护膜形成工序＞
在已单片化的各发光二极管100中，在金属基板1的侧面未形成金属保护膜2。在本实施方式中，也可以在已单片化的各发光二极管100的金属基板1的侧面，使用与在金属基板1的上面和下面形成金属保护膜2的方法相同的方法来形成金属保护膜2。
在本实施方式的发光二极管100中，由于在发光层24之中的、与焊盘部12a俯视重叠的区域所配置的焊盘下发光层24a、和在除了与焊盘部12a俯视重叠的区域以外的区域所配置的发光层24之间具备阻碍向焊盘下发光层24a供给的电流的电流隔断部13，所以能够使焊盘部12a的正下方的发光强度减弱，能够减少被焊盘部12a吸收的光。因而，本实施方式的发光二极管100成为具有优异的光取出效率的发光二极管，特别是能够很适宜地用于通过大电流驱动使其高辉度发光的情况。
另外，在本实施方式的发光二极管100中，由于电流隔断部13是在俯视下被配置为环状以使得包围焊盘下发光层24a的电流隔断部，所以能够有效地阻碍向焊盘下发光层24a供给的电流，能够使焊盘部12a的正下方的发光强度更进一步减弱，能够更进一步减少被焊盘部12a吸收的光。
另外，在本实施方式的发光二极管100中，由于具备填埋绝缘材料而成的电流隔断部来作为电流隔断部13，所以与电流隔断部由空间构成的情况相比，具有优异的强度。更详细地说，在电流隔断部由空间构成的情况下，为了提高电流隔断部的绝缘性，需要扩大空间。但是，当扩大空间时，发光二极管100的强度下降，因此存在难以通过扩大空间而使电流隔断部的绝缘性提高的情况。相对于此，在电流隔断部13为填埋绝缘材料而成的电流隔断部的情况下，能够防止由形成有电流隔断部13所引起的发光二极管100的强度下降，因此无论发光二极管100的强度如何，能够适当选择电流隔断部13（空间）的形状、用于电流隔断部13的绝缘材料来提高电流隔断部13的绝缘性。
本实施方式的发光二极管100的制造方法，具备：通过在含有发光层24的化合物半导体层10中设置贯通发光层24的凹部来形成空间130，通过在空间130内填埋绝缘材料来设置电流隔断部13的工序；和形成具有线状部12b和焊盘部12a的表面电极12的工序，在形成表面电极12的工序中，在焊盘下发光层24a和在除了与焊盘部12a俯视重叠的区域以外的区域所配置的发光层24之间配置电流隔断部13地形成焊盘部12a。因此，根据本实施方式的制造方法，在焊盘下发光层24a和在除了与焊盘部12a俯视重叠的区域以外的区域所配置的发光层24之间具备阻碍向焊盘下发光层24a供给的电流的电流隔断部13，能够得到具有优异的光取出效率的发光二极管100。
另外，本实施方式的发光二极管100的制造方法，由于在设置电流隔断部13的工序中形成俯视为环状的电流隔断部13，在形成表面电极12的工序中在俯视电流隔断部13的内侧形成焊盘部12a，所以能够得到电流隔断部13在俯视下被配置为环状以使得包围焊盘下发光层24a，由此能够更进一步减少被焊盘部12a吸收的光的发光二极管100。
另外，本实施方式的发光二极管100的制造方法，是如下方法：包含在形成发光层24之前在作为生长用基板的半导体基板21上形成蚀刻停止层31的工序，通过使用蚀刻停止层31而蚀刻化合物半导体层10的一部分，来设置成为空间130的凹部，因此能容易且可靠地控制凹部的深度，通过在空间130内填埋绝缘材料，能够以高精度形成电流隔断部13。
另外，在本实施方式的发光二极管100的制造方法，由于在化合物半导体层10中设置电流隔断部13，并在化合物半导体层10上形成欧姆接触电极7之后，在化合物半导体层10的欧姆接触电极7侧接合了金属基板1，所以金属基板1的品质不会因用于设置电流隔断部13的蚀刻而劣化，因而是优选的。
“第2实施方式”
〔发光二极管〕
图4是表示本发明的发光二极管的另一例的截面示意图。图4所示的发光二极管101，与图1所示的发光二极管100的不同点仅是电流隔断部131。因而，在本实施方式中，仅对电流隔断部131进行说明，省略对其他构件的说明。
再有，作为接合基板，按照上述那样优选使用由热膨胀系数与生长用基板接近的材料形成的基板，能使用包含Ge基板、GaP基板、GaAs基板、包括调整了热膨胀系数的金属基板在内的金属基板等。
本实施方式的发光二极管101的电流隔断部131，如图4所示那样，包含反射层133和透明绝缘材料层132。透明绝缘材料层132如图4所示那样被配置在反射层133与化合物半导体层10之间。图4所示的反射层133贯通透光层8地形成，并与反射层6一体化。
电流隔断部131的反射层133所使用的反射材料不特别限定，但优选为能得到90%以上的高反射率的材料。具体来说，能使用例如Au、Ag、Al、Cu、APC（AgPdCu合金）等。另外，电流隔断部131的反射层133的材料优选为与反射层6的材料相同的材料。在电流隔断部131的反射层133的材料与反射层6的材料相同的情况下，能够使反射层133与反射层6同时地形成，生产率优异。
另外，电流隔断部131的透明绝缘材料层132所使用的透明绝缘材料，只要是能够将焊盘下发光层24a和在除了与焊盘部12a俯视重叠的区域以外的区域所配置的发光层24绝缘的材料即可，不特别限定，但能使用例如SiO2、Si3N4、TiO2、TiN等。另外，电流隔断部131的透明绝缘材料层132的材料优选为与透光层8的材料相同的材料。在电流隔断部131的透明绝缘材料层132的材料与透光层8的材料相同的情况下，能够使透明绝缘材料层132与透光层8同时地形成，生产率优异。
另外，电流隔断部131的透明绝缘材料层132的厚度（反射层133与发光层24之间的间隔），能够根据透明绝缘材料层132的材料和反射层133的材料适当地决定，但在反射层133具有导电性的情况下，优选为0.05μm以上，更优选为0.2μm以上。
在电流隔断部131包含在与化合物半导体层10之间使得俯视包围反射层133那样地配置的透明绝缘材料层132的情况下，内壁13a与外壁13b之间的间隔优选为0.2μm以上，更优选为1.0μm以上。在内壁（相当于图1的内壁13a）与外壁（相当于图1的外壁13b）之间的间隔为0.2μm以上的情况下，即使反射层133具有导电性，也能够充分地确保透明绝缘材料层132的厚度，能够有效地将焊盘下发光层24a和在除了与焊盘部12a俯视重叠的区域以外的区域所配置的发光层24绝缘。另外，为了能够充分地确保在除了与焊盘部12a俯视重叠的区域以外的区域所配置的发光层24的平面面积以得到充分的辉度，内壁（相当于图1的内壁13a）与内壁之间的间隔（环状凹部的最远的内壁间的间隔）优选为30μm以下，更优选为10μm以下。
在本实施方式中，由于在焊盘下发光层24a和在除了与焊盘部12a俯视重叠的区域以外的区域所配置的发光层24之间设置有电流隔断部131，所以能阻碍向焊盘下发光层24a供给的电流。其结果，能够使焊盘下发光层24a中的发光强度减弱，能够避免由焊盘下发光层24a中发出的光被焊盘部12a吸收而引起的光取出效率的下降。因而，根据本实施方式的发光二极管101，能得到优异的光取出效率。
而且，在本实施方式的发光二极管101中，由于电流隔断部131包含反射层133和配置在反射层133与化合物半导体层10之间的透明绝缘材料层132，所以在除了与焊盘部12a俯视重叠的区域以外的区域所配置的发光层24中发出的光被电流隔断部131的反射层133反射，由此能防止进入焊盘部12a的正下方。因此，根据本实施方式的发光二极管101，能得到更进一步优异的光取出效率。
［发光二极管的制造方法］
接着，说明图4所示的发光二极管101的制造方法的一例。
在本实施方式的发光二极管的制造方法101中，仅说明与图1所示的发光二极管100的制造方法不同的工序。
为了制造图4所示的发光二极管101，与图1所示的发光二极管100的制造方法同样地，进行直至形成电流隔断部的工序为止的工序。
在形成电流隔断部131的工序中，首先，与图1所示的发光二极管100的制造方法同样地，以俯视大致圆环状设置底面130a到达蚀刻停止层31的沟槽，使得包围焊盘下发光层24a，在焊盘下发光层24a和在除了与焊盘部12a俯视重叠的区域以外的区域所配置的发光层24之间形成图7A所示的空间130（凹部）。
接着，在这样得到的空间130内的底面和内壁沉积透明绝缘材料。在本实施方式中，通过在电流扩散层25上的整个面使用例如CVD法形成SiO2膜，在形成透光层8的同时，沿着空间130的内壁形成透明绝缘材料层132。
接着，与图1所示的发光二极管100的制造方法同样地形成欧姆接触电极7。接着，在欧姆接触电极7和透光层8上，使用例如蒸镀法形成由APC或者Au构成的反射层6，同时在空间130（凹部）隔着透明绝缘材料层132填埋成为反射层6的金属材料，由此在空间130内形成反射层133，作为电流隔断部131。
然后，与图1所示的发光二极管100的制造方法同样地，进行直至将发光二极管101单片化为止的工序。
本实施方式的发光二极管101，与第1实施方式同样地，在发光层24之中的、与焊盘部12a俯视重叠的区域所配置的焊盘下发光层24a、和在除了与焊盘部12a俯视重叠的区域以外的区域所配置的发光层24之间，具备阻碍向焊盘下发光层24a供给的电流的电流隔断部131，因此能够使焊盘部12a的正下方的发光强度减弱，能减少被焊盘部12a吸收的光，成为具有优异的光取出效率的发光二极管。
另外，本实施方式的发光二极管101，是电流隔断部13包含反射层133和配置在反射层133与化合物半导体层10之间的透明绝缘材料层132的发光二极管，因此能够利用反射层133遮住从发光层24射入到焊盘部12a的正下方的光。其结果，能更进一步减少被焊盘部12a吸收的光，能得到更优异的光取出效率。
本实施方式的发光二极管101的制造方法，具备：通过在含有发光层24的化合物半导体层10中设置贯通发光层24的凹部来形成空间130，通过沿着空间130的底面和内壁形成透明绝缘材料层132，并在被透明绝缘材料层132所包围的空间内填埋由反射材料形成的反射层133来设置电流隔断部13的工序；和形成具有线状部12b和焊盘部12a的表面电极12的工序，在形成表面电极12的工序中，在焊盘下发光层24a和在除了与焊盘部12a俯视重叠的区域以外的区域所配置的发光层24之间配置电流隔断部13地形成焊盘部12a。因此，根据本实施方式的制造方法，能得到如下的发光二极管101：在焊盘下发光层24a和在除了与焊盘部12a俯视重叠的区域以外的区域所配置的发光层24之间具备阻碍向焊盘下发光层24a供给的电流的电流隔断部13，具有优异的光取出效率。
“第3实施方式”
〔发光二极管〕
图12是表示本发明的发光二极管的另一例的截面示意图。图12所示的发光二极管102，与图1所示的发光二极管100的不同点仅是化合物半导体层的覆盖层23ab、发光层240、覆盖层23b、电流扩散层25、和电流隔断部的平面形状。因而，在本实施方式中，仅说明与图1所示的发光二极管100的不同点，省略对其他构件的说明。
再有，作为接合基板，按照上述那样优选使用由热膨胀系数与生长用基板接近的材料形成的基板，能使用Ge基板、GaP基板、GaAs基板、包括调整了热膨胀系数的金属基板在内的金属基板等。
图12所示的发光二极管102，与图1所示的发光二极管同样地，具备化合物半导体层10、欧姆接触电极7、欧姆电极11、以及包含线状部12b和焊盘部12a的表面电极12。
但是，图12所示的发光二极管102，与图1所示的发光二极管100不同，发光层240未形成在与焊盘部12a俯视重叠的区域，而仅形成在与焊盘部12a俯视不重叠的区域。另外，图12所示的发光二极管102与图1所示的发光二极管100不同，在与焊盘部12a俯视重叠的区域形成有电流隔断部231。并且，如图12所示，配置有发光层240，使得包围电流隔断部231。
在本实施方式中，电流隔断部231的平面形状，为比焊盘部12a的平面形状大的大致同心圆状，但电流隔断部231的平面形状只要是电流隔断部231形成在与焊盘部12a俯视重叠的区域的至少一部分上即可，既可以与焊盘部12a的平面形状相同，也可以比焊盘部12a的平面形状大，或比焊盘部12a的平面形状小。
电流隔断部231如图12所示那样包含填充层234、反射层233、和透明绝缘材料层232。透明绝缘材料层232如图12所示那样被配置在反射层233与化合物半导体层10之间。反射层233贯通透光层8而形成，并与反射层6一体化。另外，反射层233设为在金属基板1侧具有开口的凹部状的形状，填充层234被填充到由反射层233形成的凹部内。在图12所示的例子中，填充层234贯通反射层6而形成。填充层234也可以是与反射层233一体地形成的层（在这种情况下，填充层234也与反射层6一体化）。
电流隔断部231的反射层233所使用的反射材料不特别限定，但优选为具有90%以上的高反射率的材料。具体来说，能使用例如Au、Ag、Al、Cu、APC（AgPdCu合金）等。另外，电流隔断部231的反射层233的材料优选为与反射层6的材料相同的材料。
在电流隔断部231的反射层233的材料和反射层6的材料相同的情况下，能够使反射层233与反射层6同时地形成，生产率优异。
另外，电流隔断部231的透明绝缘材料层232所使用的透明绝缘材料只要是能够将反射层233和化合物半导体层10绝缘的材料即可，不特别限定，但能使用例如SiO2、Si3N4、TiO2、TiN等。另外，电流隔断部231的透明绝缘材料层232的材料优选为与透光层8的材料相同的材料。在电流隔断部231的透明绝缘材料层232的材料和透光层8的材料相同的情况下，能够使透明绝缘材料层232与透光层8同时地形成，生产率优异。
电流隔断部231的填充层234不特别限定，但能使用例如SiO2、Si3N4、TiO2、TiN或者Au、Ag、Al、Cu、APC、Pt、Ni、Ti等的金属。另外，也可以是空间。
［发光二极管的制造方法］
接着，说明图12所示的发光二极管102的制造方法的一例。
在本实施方式的发光二极管102的制造方法中，仅说明与图1所示的发光二极管100的制造方法不同的工序。
为了制造图12所示的发光二极管102，与图1所示的发光二极管100的制造方法同样地，进行直至形成电流隔断部231的工序之前为止的工序。
在形成电流隔断部231的工序中，通过依次进行干式蚀刻法和湿式蚀刻法，在化合物半导体层10的俯视正下方设置由贯通发光层24的空间（凹部）形成的电流隔断部231。具体来说，凹部能够与图1所示的发光二极管的制造方法同样地形成在发光层240之中的与焊盘部12a俯视重叠的区域。
接着，在空间内的底面和内壁沉积透明绝缘材料。在本实施方式中，通过在电流扩散层25上的整个面使用例如CVD法形成SiO2膜来形成透光层8，同时沿着空间的内壁形成透明绝缘材料层232。
接着，与图1所示的发光二极管100的制造方法同样地形成欧姆接触电极7。
接着，在欧姆接触电极7和透光层8上使用例如蒸镀法形成由APC或者Au构成的反射层6，同时在被透明绝缘材料层232包围的空间（凹部）隔着透明绝缘材料层232填埋成为反射层233的金属材料，由此在空间内形成反射层233。接着，在反射层233之上形成填充层234使得填充空间（凹部），来作为电流隔断部231。再有，填充层234能够以仅填充部分开口的图案的光致抗蚀剂为掩模使用CVD法等形成。另外，在用金属形成填充层234的情况下，也能够使用镀敷法。
在用与反射层6相同的材料形成填充层234的情况下，在形成反射层6的同时用该材料填充凹部即可。
另外，在使填充层234为空间的情况下，在形成反射层233之后依次形成阻挡层5、接合层6。
然后，使用与图1所示的发光二极管100的制造方法同样的方法，进行直至形成表面电极12为止的工序，在形成表面电极12的工序中，在与电流隔断部231俯视重叠的区域形成焊盘部12a。
然后，与图1所示的发光二极管的制造方法100同样地，进行直至将发光二极管102单片化为止的工序。
本实施方式的发光二极管102，由于发光层240仅形成在与焊盘部12a俯视不重叠的区域，所以成为在焊盘部12a的正下方不发光的发光二极管，能减少被焊盘部12a吸收的光，具有优异的光取出效率。
另外，本实施方式的发光二极管102，是发光层240被配置成包围配置在与焊盘部12a俯视重叠的区域的电流隔断部231的发光二极管，因此，通过例如除去化合物半导体层的成为电流隔断部231的区域的发光层来形成电流隔断部231，能够容易制造。
本实施方式的发光二极管102的制造方法是如下方法，其具备：通过在含有发光层240的化合物半导体层10中设置贯通发光层240的凹部来形成空间130，通过沿着空间130的底面和内壁形成透明绝缘材料层232，并在被透明绝缘材料层232包围的空间内填埋由反射材料形成的反射层233来设置电流隔断部231的工序；和形成具有线状部12b和焊盘部12a的表面电极12的工序，在形成表面电极12的工序中，在与电流隔断部231俯视重叠的区域形成焊盘部12a。因此，根据本实施方式的制造方法，通过焊盘部12a被配置在与电流隔断部231俯视重叠的区域，能够得到发光层240仅形成在与焊盘部12a俯视不重叠的区域的具有优异的光取出效率的发光二极管102。
另外，本实施方式的发光二极管102的制造方法，在化合物半导体层10中设置电流隔断部231，并在化合物半导体层10上形成欧姆接触电极7之后，在化合物半导体层10的欧姆接触电极7侧接合了金属基板1，因此金属基板1的品质不会因用于设置电流隔断部231的蚀刻而劣化，因而是优选的。
“发光二极管灯”
本实施方式的发光二极管灯，是将上述的第1实施方式～第3实施方式的任一个发光二极管安装（芯片焊接）在装配基板上而成的灯。本实施方式的发光二极管灯是具备具有优异的光取出效率的发光二极管的灯，因此成为高辉度的灯。
“照明装置”
本实施方式的照明装置是装载了多个将上述的第1实施方式～第3实施方式的任一个发光二极管安装（芯片焊接）在装配基板上而成的发光二极管灯的装置。本实施方式的照明装置是装载有多个具有优异的光取出效率的发光二极管的装置，因此成为高辉度的装置。
实施例
以下，基于实施例具体地说明本发明。再有，本发明并不仅限于以下所示的实施例。
（实施例1）
制作图1所示的发光二极管灯，进行了特性评价。
＜金属基板的制造工序＞
用2张厚度10μm的Cu层（箔、板）夹持厚度75μm的Mo层（箔、板）进行加热压接，形成了厚度95μm的金属板平板（单片化的切断前）。在将所得到的金属板平板的上面和下面进行研磨以后，用有机溶剂洗涤，除去了污垢。
接着，在该金属板平板的整个面，采用无电解镀敷法依次形成作为金属保护膜2的2μm的Ni膜和1μm的Au膜，从而制作了金属基板（单片化的切断前的金属基板）1。
＜化合物半导体层的形成工序＞
接着，在掺杂了Si的n型的GaAs单晶形成的直径50mm、厚度350μm的半导体基板（生长用基板）21上依次层叠外延层，制作了含有化合物半导体层10的发光波长620nm的外延叠层体30。半导体基板21是将从（100）面向（0-1-1）方向倾斜15°的面作为生长面，将载流子浓度设为1×1018cm-3。
作为化合物半导体层10，是：掺杂了Si的n型的GaAs形成的缓冲层22a、掺杂了Si的n型的（Al0.5Ga0.5）0.5In0.5P形成的基板蚀刻停止层22b、掺杂了Si的n型的GaAs形成的接触层22c、掺杂了Si的n型的（Al0.5Ga0.5）0.5In0.5P形成的表面粗糙化层23aa、掺杂了Si的n型的（Al0.7Ga0.3）0.5As形成的蚀刻停止层31、掺杂了Si的n型的Al0.5In0.5P形成的覆盖层23ab、交替层叠有由（Al0.1Ga0.9）0.5In0.5P形成的20层的阱层和由（Al0.5Ga0.5）0.5In0.5P形成的19层的势垒层的发光层24、掺杂了Mg的p型的Al0.5In0.5P形成的覆盖层23b、掺杂了Mg的p型的GaP形成的电流扩散层25。
缓冲层22a是将载流子浓度设为2×1018cm-3，将层厚设为0.5μm。基板蚀刻停止层22b是将载流子浓度设为1×1018cm-3，将层厚设为0.5μm。接触层22c是将载流子浓度设为约1×1018cm-3，将层厚设为0.05μm。表面粗糙化层23aa是将载流子浓度设为1×1018cm-3，将层厚设为3μm。蚀刻停止层31是将载流子浓度设为1×1018cm-3，将层厚设为1.0μm。覆盖层23ab是将载流子浓度设为2×1018cm-3，将层厚设为0.5μm。发光层24的阱层和势垒层为无掺杂且将层厚设为5nm。覆盖层23b是将载流子浓度设为8×1017cm-3，将层厚设为0.5μm。电流扩散层25是将载流子浓度设为5×1018cm-3，将层厚设为3μm。
在本实施例中，使用减压有机金属化学气相沉积（MOCVD）法在半导体基板21上形成了含有化合物半导体层10的外延叠层体30。再有，作为III族构成元素的原料，使用了三甲基铝（（CH3）3Al）、三甲基镓（（CH3）3Ga）以及三甲基铟（（CH3）3In）。另外，作为Mg的掺杂原料，使用了双(环戊二烯基)镁（bis-（C5H5）2Mg）。另外，作为Si的掺杂原料，使用了乙硅烷（Si2H6）。另外，作为V族构成元素的原料，使用了膦（PH3）、胂（AsH3）。
另外，电流扩散层25在750℃进行生长，其他的各层在700℃进行生长。
接着，将电流扩散层25的与半导体基板21相反侧的面25a从表面进行镜面研磨至2μm的深度为止，使表面的粗糙度为0.18nm。
＜电流隔断部的形成工序＞
接着，通过蚀刻化合物半导体层10的一部分，设置俯视为大致圆形的环状、底面130a到达蚀刻停止层31的沟槽使得包围焊盘下发光层24a，在焊盘下发光层24a和在除了与焊盘部12a俯视重叠的区域以外的区域所配置的发光层24之间形成了空间130（凹部）。
空间130的内壁13a配置在俯视与焊盘部12a的边缘部重叠的位置，空间130的外壁13b处于下述位置：在俯视焊盘部12a的外侧与内壁13a相对地大致平行地配置。空间130的内壁13a设为直径100μm的俯视圆形，外壁13b设为直径110μm的俯视圆形，将内壁13a与外壁13b之间的距离设为5μm。
对于用于形成空间130的蚀刻，使用了干式蚀刻法和湿式蚀刻法这两者。具体来说，使用光刻技术在俯视成为空间的区域以外的区域选择性地形成抗蚀剂层，作为蚀刻气体使用SiCl4，在偏置50W、10min的条件下采用干式蚀刻法蚀刻2～4μm。然后，使用以1：1稀释了的盐酸在40℃的条件下采用湿式蚀刻法蚀刻至蚀刻停止层为止。
接着，通过在电流扩散层25上的整个面使用CVD法形成SiO2膜，在形成厚度0.3μm的透光层8的同时，在空间130内填埋绝缘材料而形成了电流隔断部13。
＜欧姆接触电极的形成工序＞
接着，使用光刻技术和蚀刻技术，在透光层8中形成了用于填埋构成欧姆接触电极7的导电性构件的多个贯通孔。之后，通过使用蒸镀法向透光层8的多个贯通孔中填充AuBe合金，在化合物半导体层10上形成了高度0.3μm、直径9μm的多个圆柱状的欧姆接触电极7。再有，欧姆接触电极7形成在与最接近于表面电极12的焊盘部12a的导电性构件之间的最短距离成为10μm的位置。
＜反射层、阻挡层、接合层的形成工序＞
接着，在欧姆接触电极7和透光层8上使用蒸镀法形成了由Au构成的厚度0.7μm的反射层6。接着，在反射层6上使用蒸镀法形成了厚度0.5μm的Ti膜构成的阻挡层5。接着，在阻挡层5上使用蒸镀法形成了由AuGe构成的厚度1.0μm的接合层4。
＜金属基板的接合、半导体基板、缓冲层、基板蚀刻停止层的除去工序＞
接着，将形成有外延叠层体30、反射层6等的半导体基板21和金属基板1送入到减压装置内，将金属基板1和接合层4的接合面4a相对地重叠而配置。接着，将减压装置内排气到3×10-5Pa为止，将重叠的半导体基板21和金属基板1在加热到400℃的状态下施加500kg的载荷，将金属基板1和接合层4的接合面4a接合，形成为接合结构体40。
利用氨系蚀刻剂从接合结构体40选择性地除去半导体基板21和缓冲层22a，利用盐酸系蚀刻剂选择性地除去基板蚀刻停止层22b，形成为含有发光层24的化合物半导体层10。
＜欧姆电极的形成工序＞
接着，在化合物半导体层10的接触层22c上的整个面使用蒸镀法成膜厚度0.1μm的AuGeNi合金膜，使用光刻技术和蚀刻技术将AuGeNi合金膜图案化，由此形成了图2B所示的包含6条线状部位11ba、11bb、11ca、11cb、11cc、11cd的欧姆电极11。
6条线状部位的宽度均设为4μm，线状部位11ba、11bb的长度设为270μm，线状部位11ca、11cb、11cc、11cd的长度设为85μm。
另外，线状部位11ba、11bb与表面电极12的焊盘部12a的最接近距离设为45μm，线状部位11ca、11cb、11cc、11cd与表面电极12的焊盘部12a的最接近距离设为10μm。
再有，线状部位11ba、11bb和表面电极12的焊盘部12a的最接近距离与表面电极12的第1直线部12baa、12bab的长度一致。
接着，使用在将成为欧姆电极11的AuGeNi合金膜图案化时所形成的掩模，通过使用了氨水（NH4OH）、过氧化氢（H2O2）、和纯水（H2O）的混合液的蚀刻来除去接触层22c之中与欧姆电极11俯视重叠的部分以外的部分，使接触层22c的平面形状成为与欧姆电极11的平面形状实质上相同的形状。
＜表面电极的形成工序＞
在形成有欧姆电极11的化合物半导体层10上的整个面使用蒸镀法依次成膜厚度0.3μm的Au层、厚度0.3μm的Ti层、厚度1μm的Au层，使用光刻技术和蚀刻技术将Au/Ti/Au膜图案化，由此形成了表面电极12。
焊盘部12a是直径100μm的俯视圆形，形成在俯视电流隔断部13的内侧。线状部12b的宽度是第1直线部及第2直线部均设为8μm。另外，第1直线部12baa、12bab的长度设为43μm，第2直线部12bba、12bbb的长度设为270μm，第2直线部12bca、12bcb、12bcc、12bcd的长度设为100μm。
采用以上的工序，在金属基板1上形成多个发光二极管100。
＜单片化工序＞
接着，除去形成在预定切断部分的金属基板1上的各层，使用激光以350μm间隔切断成为正方形，将形成在金属基板1上的多个发光二极管100单片化。接着，将已单片化的各发光二极管100安装在装配基板上，形成为实施例1的发光二极管灯。
如以下所示那样评价了具备这样得到的图1所示的实施例1的发光二极管100的灯的特性。
在欧姆接触电极7与欧姆电极11之间流通电流的结果，射出了主波长620nm的红色光。另外，在该发光二极管灯中正向流通了20毫安（mA）的电流时的正向电压（VF）为1.95V。另外，将正向电流设为20mA时的发光输出功率为9.44mW。
（实施例2）
制作了图4所示的发光二极管灯101，进行了特性评价。
首先，与实施例1的发光二极管100的制造方法同样地，进行了至形成电流隔断部131的工序之前为止的工序。
接着，在形成电流隔断部131的工序中，与实施例1的发光二极管100的制造方法同样地形成了空间130。空间130的内壁13a设为直径100μm的俯视圆形，外壁13b设为直径120μm的俯视圆形，将内壁13a与外壁13b之间的距离设为10μm。
接着，通过在电流扩散层25上的整个面使用CVD法形成SiO2膜，在形成透光层8的同时，沿着空间130的内壁形成了透明绝缘材料层132。形成有透明绝缘材料层132的空间130的内壁设为直径101μm的俯视圆形。
接着，与实施例1的发光二极管的100制造方法同样地，形成了欧姆接触电极7。接着，在欧姆接触电极7和透光层8上使用蒸镀法形成由Au构成的反射层6，同时在形成有透明绝缘材料层132的空间130内形成了反射层133。
然后，与实施例1的发光二极管100的制造方法同样地，进行了直至将发光二极管101单片化为止的工序。接着，将已单片化的各发光二极管101安装在安装基板上，形成为实施例2的发光二极管灯。
如以下所示那样评价了具备这样得到的图4所示的实施例2的发光二极管101的灯的特性。
在欧姆接触电极7与欧姆电极11之间流通电流的结果，射出了主波长620nm的红色光。另外，在该发光二极管灯中正向流通了20毫安（mA）的电流时的正向电压（VF）为1.95V。另外，将正向电流设为20mA时的发光输出功率为9.60mW。
（实施例3）
除了在空间130内未填埋绝缘材料，且设置了由空间构成的电流隔断部以外，与实施例1的发光二极管100的制造方法同样地，进行了直至将发光二极管100单片化为止的工序。接着，将已单片化的各发光二极管安装在安装基板上，形成为实施例3的发光二极管灯。
如以下所示那样评价了这样得到的实施例3的发光二极管灯的特性。
在欧姆接触电极7与欧姆电极11之间流通电流的结果，射出了主波长620nm的红色光。另外，在该发光二极管灯中正向流通了20毫安（mA）的电流时的正向电压（VF）为1.95V。另外，将正向电流设为20mA时的发光输出功率为9.44mW。
（实施例4）
制作图12所示的发光二极管灯102，进行了特性评价。
首先，与实施例1的发光二极管100的制造方法同样地，进行了直至形成电流隔断部231的工序之前为止的工序。
再有，在实施例4中，蚀刻停止层31、覆盖层23ab、发光层240、覆盖层23b的材料和/或厚度不同，成为以下所示的材料和/或厚度。
即，是掺杂了Si的n型的（Al0.5Ga0.5）0.5In0.5P形成的蚀刻停止层31、掺杂了Si的n型的Al0.45GaAs形成的覆盖层23ab、交替层叠有由GaAs形成的3层的阱层和由Al0.25GaAs形成的2层的势垒层的发光层240、掺杂了Mg的p型的Al0.45GaAs形成的覆盖层23b。
另外，蚀刻停止层31是将载流子浓度设为1×1018cm-3，将层厚设为1.0μm。发光层240的势垒层和阱层为无掺杂，并将层厚设为7nm。
在形成电流隔断部231的工序中，与实施例1的发光二极管100的制造方法同样地，设置底面到达蚀刻停止层31的凹部，在发光层240之中的与焊盘部12a俯视重叠的区域形成了空间。凹部的内壁设为直径100μm的俯视圆形。
再有，对于用于形成空间的蚀刻，使用了干式蚀刻法和湿式蚀刻法这两者。具体来说，使用光刻技术在俯视成为空间的区域以外的区域选择性地形成抗蚀剂层，作为蚀刻气体使用SiCl4，在偏置50W、10min的条件下采用干式蚀刻法蚀刻2～4μm。然后，使用硫酸、过氧化氢和水的混合液在30℃的条件下采用湿式蚀刻法蚀刻到蚀刻停止层为止。
接着，在电流扩散层25上的整个面使用CVD法形成SiO2膜，在形成透光层8的同时，沿着空间的内壁形成了透明绝缘材料层232。
被透明绝缘材料层232包围的空间的内壁设为直径99μm的俯视圆形。
接着，与实施例1的发光二极管的制造方法同样地形成了欧姆接触电极7。接着，在欧姆接触电极7和透光层8上使用蒸镀法形成由Au构成的反射层，同时在被透明绝缘材料层232包围的空间内形成了反射层233。被透明绝缘材料层232和反射层233包围的空间的内壁设为直径98μm的俯视圆形。
接着，通过在被反射层233包围的空间内填充绝缘材料形成填充层234，从而形成为电流隔断部231。
然后，与实施例1的发光二极管100的制造方法同样地，进行直至形成表面电极12为止的工序，在形成表面电极12的工序中，在与电流隔断部231俯视重叠的区域形成了焊盘部12a。
然后，与实施例1的发光二极管100的制造方法同样地，进行了直至将发光二极管102单片化为止的工序。接着，将已单片化的各发光二极管102安装在安装基板上，形成为实施例4的发光二极管灯。
如以下所示那样评价了具备这样得到的图12所示的实施例4的发光二极管102的灯的特性。
在欧姆接触电极7与欧姆电极11之间流通电流的结果，射出了峰波长850nm的红外光。另外，在该发光二极管灯中正向流通了20毫安（mA）的电流时的正向电压（VF）为1.45V。另外，将正向电流设为20mA时的发光输出功率为8.40mW。
（比较例）
除了未设置空间130以外，与实施例3的发光二极管的制造方法同样地，进行了直至将发光二极管单片化为止的工序。接着，将已单片化的各发光二极管安装在安装基板上，形成为比较例的发光二极管灯。
如以下所示那样评价了这样得到的比较例的发光二极管灯的特性。
在欧姆接触电极7与欧姆电极11之间流通电流的结果，射出了主波长620nm的红色光。另外，在该发光二极管灯中正向流通了20毫安（mA）的电流时的正向电压（VF）为1.95V。另外，将正向电流设为20mA时的发光输出功率为8.00mW。
从实施例1～实施例4的评价结果和比较例的评价结果能够确认到：通过具备阻碍向焊盘下发光层供给的电流的电流隔断部，光取出效率提高，因此发光输出功率提高。
附图标记说明
1：金属基板（基板）
1a、1b：金属层
1ba：上面
1bb：下面
2：金属保护膜
4：接合层
5：阻挡层
6、133、233：反射层
7：欧姆接触电极
8：透光膜
10：化合物半导体层
11：欧姆电极
12：表面电极
12a：焊盘部
12b：线状部（分支部）
13、131、231：电流隔断部
13a：内壁
13b：外壁
21：半导体基板（生长用基板）
22a：缓冲层
22b：基板蚀刻停止层
22c：接触层
23aa：表面粗糙化层
23ab、23b：覆盖层
24、240：发光层
24a：焊盘下发光层
25：电流扩散层
31：蚀刻停止层
100、101、102：发光二极管
130：空间
130a：底面
132、232：透明绝缘材料层

Claims (24)

1.一种发光二极管，其特征在于，具备：
化合物半导体层，其被设置在基板上，依次包含发光层和蚀刻停止层；
欧姆接触电极，其被设置在所述基板与所述化合物半导体层之间；
欧姆电极，其被设置在所述化合物半导体层的所述基板相反侧；
表面电极，其包含以覆盖所述欧姆电极的表面的方式设置的分支部和与所述分支部连结的焊盘部；以及
电流隔断部，其被设置在所述发光层之中的、在与所述焊盘部俯视重叠的区域所配置的焊盘下发光层、和在除了与所述焊盘部俯视重叠的区域以外的区域所配置的发光层之间，阻碍向所述焊盘下发光层供给的电流。
2.根据权利要求1所述的发光二极管，其特征在于，所述电流隔断部被配置成为俯视为环状，使得包围所述焊盘下发光层。
3.根据权利要求1所述的发光二极管，其特征在于，所述电流隔断部由空间构成。
4.一种发光二极管，其特征在于，具备：
化合物半导体层，其被设置在基板上，依次包含发光层和蚀刻停止层；
欧姆接触电极，其被设置在所述基板与所述化合物半导体层之间；
欧姆电极，其被设置在所述化合物半导体层的所述基板相反侧；以及
表面电极，其包含以覆盖所述欧姆电极的表面的方式设置的分支部和与所述分支部连结的焊盘部，
所述发光层仅形成在与所述焊盘部俯视不重叠的区域。
5.根据权利要求4所述的发光二极管，其特征在于，所述发光层被配置成包围配置在与所述焊盘部俯视重叠的区域的电流隔断部。
6.根据权利要求1或4所述的发光二极管，其特征在于，所述电流隔断部是填埋绝缘材料而成的。
7.根据权利要求1或4所述的发光二极管，其特征在于，所述电流隔断部包含反射层和配置在所述反射层与所述化合物半导体层之间的透明绝缘材料层。
8.根据权利要求1或4所述的发光二极管，所述基板是Ge基板、GaP基板、GaAs基板或金属基板中的任一种。
9.根据权利要求1或4所述的发光二极管，其特征在于，所述焊盘部俯视为圆形形状。
10.根据权利要求1或4所述的发光二极管，其特征在于，所述发光层包含AlGaAs、InGaAs或AlGaInP的任一种。
11.根据权利要求1或4所述的发光二极管，其特征在于，所述欧姆接触电极形成在与所述焊盘部俯视不重叠的区域。
12.一种发光二极管灯，其特征在于，具备权利要求1～11的任一项所述的发光二极管。
13.一种照明装置，其装载有多个权利要求1～11的任一项所述的发光二极管。
14.一种发光二极管的制造方法，是具备具有焊盘部的表面电极的发光二极管的制造方法，其特征在于，具备：
在生长用基板上形成依次包含蚀刻停止层和发光层的化合物半导体层的工序；
通过依次进行干式蚀刻法和湿式蚀刻法，在所述化合物半导体层的俯视所述焊盘部的周围设置由贯通所述发光层的凹部形成的电流隔断部的工序；
在所述化合物半导体层上形成欧姆接触电极的工序；
在所述化合物半导体层的所述欧姆接触电极侧接合基板，并除去所述生长用基板的工序；
在所述化合物半导体层的与所述欧姆接触电极相反侧形成欧姆电极的工序；以及
通过以覆盖所述欧姆电极的表面的方式形成分支部，并且形成与所述分支部连结的所述焊盘部，来形成表面电极的工序。
15.根据权利要求14所述的发光二极管的制造方法，其特征在于，通过向所述凹部内填埋绝缘材料来形成所述电流隔断部。
16.根据权利要求15所述的发光二极管的制造方法，其特征在于，
形成所述欧姆接触电极的工序包含在所述化合物半导体层上形成透光膜使得所述欧姆接触电极贯通设置的工序，
所述绝缘材料的填埋通过在形成所述透光膜的工序中向所述凹部内埋入该透光膜来进行。
17.根据权利要求14所述的发光二极管的制造方法，其特征在于，通过在所述凹部的底面和内壁沉积透明绝缘材料，并在所述凹部隔着所述透明绝缘材料填埋金属材料，来形成所述电流隔断部。
18.根据权利要求17所述的发光二极管的制造方法，其特征在于，
形成所述欧姆接触电极的工序包含在所述化合物半导体层上形成透光膜使得所述欧姆接触电极贯通设置的工序，
还具备在进行除去所述生长用基板的工序之前在所述透光膜上形成反射层的工序，
所述透明绝缘材料的沉积在形成所述透光膜时进行，所述金属材料的填埋在形成所述反射层的工序中进行。
19.一种发光二极管的制造方法，是具备具有焊盘部的表面电极的发光二极管的制造方法，其特征在于，具备：
在生长用基板上形成依次包含蚀刻停止层和发光层的化合物半导体层的工序；
通过依次进行干式蚀刻法和湿式蚀刻法，在所述化合物半导体层的俯视所述焊盘部的正下方设置由贯通所述发光层的凹部形成的电流隔断部的工序；
在所述化合物半导体层上形成欧姆接触电极的工序；
在所述化合物半导体层的所述欧姆接触电极侧接合基板，并除去所述生长用基板的工序；
在所述化合物半导体层的与所述欧姆接触电极相反侧形成所述欧姆电极的工序；以及
通过以覆盖所述欧姆电极的表面的方式形成分支部，并且形成与所述分支部连结的焊盘部，来形成表面电极的工序。
20.根据权利要求19所述的发光二极管的制造方法，其特征在于，通过向所述凹部内填埋绝缘材料来形成所述电流隔断部。
21.根据权利要求20所述的发光二极管的制造方法，其特征在于，
形成所述欧姆接触电极的工序包含在所述化合物半导体层上形成透光膜使得所述欧姆接触电极贯通设置的工序，
所述绝缘材料的填埋通过在形成所述透光膜的工序中向所述凹部内埋入该透光膜来进行。
22.根据权利要求19所述的发光二极管的制造方法，其特征在于，通过在所述凹部的底面和内壁沉积透明绝缘材料，并在所述凹部隔着所述透明绝缘材料填埋金属材料，来形成所述电流隔断部。
23.根据权利要求22所述的发光二极管的制造方法，其特征在于，
形成所述欧姆接触电极的工序包含在所述化合物半导体层上形成透光膜使得所述欧姆接触电极贯通设置的工序，
还具备在进行除去所述生长用基板的工序之前在所述透光膜上形成反射层的工序，
所述透明绝缘材料的沉积在形成所述透光膜时进行，所述金属材料的填埋在形成所述反射层的工序中进行。
24.根据权利要求19所述的发光二极管的制造方法，其特征在于，通过在所述凹部的底面和内壁沉积透明绝缘材料，并在所述凹部隔着所述透明绝缘材料依次填埋金属材料和绝缘材料，来形成所述电流隔断部。
CN201280051930.9A 2011-10-25 2012-10-02 发光二极管、发光二极管的制造方法、发光二极管灯和照明装置 Expired - Fee Related CN103890981B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011-234005 2011-10-25
JP2011234005A JP2013093412A (ja) 2011-10-25 2011-10-25 発光ダイオード、発光ダイオードの製造方法、発光ダイオードランプ及び照明装置
PCT/JP2012/075572 WO2013061735A1 (ja) 2011-10-25 2012-10-02 発光ダイオード、発光ダイオードの製造方法、発光ダイオードランプ及び照明装置

Publications (2)

Publication Number Publication Date
CN103890981A true CN103890981A (zh) 2014-06-25
CN103890981B CN103890981B (zh) 2017-03-08

Family

ID=48167570

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280051930.9A Expired - Fee Related CN103890981B (zh) 2011-10-25 2012-10-02 发光二极管、发光二极管的制造方法、发光二极管灯和照明装置

Country Status (7)

Country Link
US (1) US9705034B2 (zh)
EP (1) EP2772951B1 (zh)
JP (1) JP2013093412A (zh)
KR (1) KR101589845B1 (zh)
CN (1) CN103890981B (zh)
TW (1) TWI497758B (zh)
WO (1) WO2013061735A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104300065A (zh) * 2014-10-14 2015-01-21 扬州乾照光电有限公司 具有新型扩展电极结构的发光二极管及其制造方法
CN109075221A (zh) * 2016-04-22 2018-12-21 Lg 伊诺特有限公司 发光器件和包括发光器件的显示器
CN109244204A (zh) * 2017-07-11 2019-01-18 英属开曼群岛商錼创科技股份有限公司 微型发光元件与显示装置
US10249773B2 (en) * 2015-11-17 2019-04-02 Xiamen Sanan Optoelectronics Technology Co., Ltd. Light emitting diode and fabrication method thereof
US10916682B2 (en) 2017-07-11 2021-02-09 PlayNitride Inc. Micro light-emitting device and display apparatus

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI591848B (zh) * 2013-11-28 2017-07-11 晶元光電股份有限公司 發光元件及其製造方法
JP2015216279A (ja) * 2014-05-12 2015-12-03 株式会社東芝 半導体発光素子
US9472719B2 (en) * 2015-02-18 2016-10-18 Epistar Corporation Light-emitting diode
US10236413B2 (en) 2015-04-20 2019-03-19 Epistar Corporation Light-emitting device and manufacturing method thereof
KR102407529B1 (ko) * 2015-10-30 2022-06-10 엘지디스플레이 주식회사 플렉서블 표시 장치와 그의 제조 방법
JP2017112198A (ja) * 2015-12-16 2017-06-22 日本電信電話株式会社 半導体積層構造
DE102017123542A1 (de) * 2017-10-10 2019-04-11 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
KR102147443B1 (ko) * 2018-10-25 2020-08-28 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
KR102649218B1 (ko) * 2018-11-15 2024-03-19 삼성디스플레이 주식회사 표시 장치 및 표시 장치 제조 방법
JP6858899B2 (ja) * 2019-03-26 2021-04-14 Ｄｏｗａエレクトロニクス株式会社 点光源型発光ダイオード及びその製造方法
CN109980063B (zh) * 2019-05-07 2024-05-10 厦门乾照半导体科技有限公司 一种发光二极管及其制作方法
JP7252060B2 (ja) * 2019-05-29 2023-04-04 Ｄｏｗａエレクトロニクス株式会社 半導体発光素子およびその製造方法
DE102022119108A1 (de) 2022-07-29 2024-02-01 Ams-Osram International Gmbh Optoelektronisches halbleiterbauelement und verfahren zur herstellung zumindest eines optoelektronischen halbleiterbauelements

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003101065A (ja) * 2001-09-27 2003-04-04 Toshiba Corp 発光ダイオード及びその製造方法
JP2005123526A (ja) * 2003-10-20 2005-05-12 Oki Data Corp 半導体装置、ｌｅｄヘッド、及び画像形成装置
JP2009123754A (ja) * 2007-11-12 2009-06-04 Hitachi Cable Ltd 発光装置及び発光装置の製造方法
CN101529605A (zh) * 2006-10-27 2009-09-09 佳能株式会社 半导体构件、半导体物品制造方法以及使用该制造方法的led阵列

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5293392A (en) * 1992-07-31 1994-03-08 Motorola, Inc. Top emitting VCSEL with etch stop layer
US5376580A (en) * 1993-03-19 1994-12-27 Hewlett-Packard Company Wafer bonding of light emitting diode layers
US6185238B1 (en) * 1997-02-21 2001-02-06 Kabushiki Kaisha Toshiba Nitride compound semiconductor laser and its manufacturing method
JP2001177148A (ja) 1999-12-16 2001-06-29 Toshiba Corp 半導体発光素子及びその製造方法
JP3988429B2 (ja) * 2001-10-10 2007-10-10 ソニー株式会社 半導体発光素子、画像表示装置及び照明装置とその製造方法
JP4058937B2 (ja) 2001-11-07 2008-03-12 松下電器産業株式会社 半導体発光装置及びその製造方法
TW544953B (en) * 2002-06-03 2003-08-01 Opto Tech Corp Light emitting diode capable of increasing the light emitting efficiency
JP2005150646A (ja) * 2003-11-19 2005-06-09 Shin Etsu Handotai Co Ltd 発光素子及びその製造方法
JP4306508B2 (ja) * 2004-03-29 2009-08-05 三菱電機株式会社 アバランシェフォトダイオード
US7795623B2 (en) * 2004-06-30 2010-09-14 Cree, Inc. Light emitting devices having current reducing structures and methods of forming light emitting devices having current reducing structures
DK1948852T3 (da) * 2005-11-18 2019-01-02 Luxembourg Inst Science & Tech List Hovedelektrode og fremgangsmåde til dannelse af hovedelektroden
JP4857733B2 (ja) * 2005-11-25 2012-01-18 パナソニック電工株式会社 半導体発光素子およびその製造方法
JP4762729B2 (ja) 2006-01-13 2011-08-31 シャープ株式会社 半導体レーザ素子の実装構造
WO2008047923A1 (fr) 2006-10-20 2008-04-24 Mitsubishi Chemical Corporation Dispositif de diode émettrice de lumière à semi-conducteur à base de nitrure
JP4770785B2 (ja) * 2007-04-25 2011-09-14 日立電線株式会社 発光ダイオード
JP4985260B2 (ja) * 2007-09-18 2012-07-25 日立電線株式会社 発光装置
JP5126884B2 (ja) * 2008-01-16 2013-01-23 シャープ株式会社 窒化物半導体発光素子および窒化物半導体発光素子の製造方法
DE102008024327A1 (de) * 2008-05-20 2009-11-26 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip mit einer reflektierenden Schicht
KR101064053B1 (ko) * 2009-02-25 2011-09-08 엘지이노텍 주식회사 발광소자 및 그 제조방법
KR100986440B1 (ko) * 2009-04-28 2010-10-08 엘지이노텍 주식회사 발광소자 및 그 제조방법
JP2010278112A (ja) * 2009-05-27 2010-12-09 Hitachi Cable Ltd 半導体発光素子
JP5306904B2 (ja) * 2009-05-28 2013-10-02 シャープ株式会社 窒化物半導体発光ダイオード素子およびその製造方法
WO2010146783A1 (ja) * 2009-06-15 2010-12-23 パナソニック株式会社 半導体発光装置、発光モジュール、および照明装置
JP5391425B2 (ja) * 2010-02-09 2014-01-15 スタンレー電気株式会社 半導体発光装置
US8772805B2 (en) * 2010-03-31 2014-07-08 Seoul Viosys Co., Ltd. High efficiency light emitting diode and method for fabricating the same
KR101669640B1 (ko) * 2010-03-31 2016-10-26 서울바이오시스 주식회사 고효율 발광 다이오드 및 그 제조 방법
JP2012104730A (ja) 2010-11-12 2012-05-31 Hitachi Cable Ltd 半導体発光素子
TW201240147A (en) * 2011-03-22 2012-10-01 Hon Hai Prec Ind Co Ltd Light-emitting semiconductor chip
US8455900B2 (en) * 2011-07-01 2013-06-04 Tien Yang Wang Semiconductor light-emitting device having an optical member, and method of manufacturing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003101065A (ja) * 2001-09-27 2003-04-04 Toshiba Corp 発光ダイオード及びその製造方法
JP2005123526A (ja) * 2003-10-20 2005-05-12 Oki Data Corp 半導体装置、ｌｅｄヘッド、及び画像形成装置
CN101529605A (zh) * 2006-10-27 2009-09-09 佳能株式会社 半导体构件、半导体物品制造方法以及使用该制造方法的led阵列
JP2009123754A (ja) * 2007-11-12 2009-06-04 Hitachi Cable Ltd 発光装置及び発光装置の製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104300065A (zh) * 2014-10-14 2015-01-21 扬州乾照光电有限公司 具有新型扩展电极结构的发光二极管及其制造方法
CN104300065B (zh) * 2014-10-14 2017-01-25 扬州乾照光电有限公司 具有新型扩展电极结构的发光二极管及其制造方法
US10249773B2 (en) * 2015-11-17 2019-04-02 Xiamen Sanan Optoelectronics Technology Co., Ltd. Light emitting diode and fabrication method thereof
CN109075221A (zh) * 2016-04-22 2018-12-21 Lg 伊诺特有限公司 发光器件和包括发光器件的显示器
CN109075221B (zh) * 2016-04-22 2021-06-11 Lg 伊诺特有限公司 发光器件和包括发光器件的显示器
CN109244204A (zh) * 2017-07-11 2019-01-18 英属开曼群岛商錼创科技股份有限公司 微型发光元件与显示装置
US10916682B2 (en) 2017-07-11 2021-02-09 PlayNitride Inc. Micro light-emitting device and display apparatus
CN109244204B (zh) * 2017-07-11 2021-08-03 英属开曼群岛商錼创科技股份有限公司 微型发光元件与显示装置

Also Published As

Publication number Publication date
EP2772951B1 (en) 2019-03-20
US20140327028A1 (en) 2014-11-06
US9705034B2 (en) 2017-07-11
EP2772951A4 (en) 2015-07-15
JP2013093412A (ja) 2013-05-16
WO2013061735A1 (ja) 2013-05-02
KR101589845B1 (ko) 2016-02-12
TWI497758B (zh) 2015-08-21
TW201324849A (zh) 2013-06-16
CN103890981B (zh) 2017-03-08
EP2772951A1 (en) 2014-09-03
KR20140066764A (ko) 2014-06-02

Similar Documents

Publication Publication Date Title
CN103890981A (zh) 发光二极管、发光二极管的制造方法、发光二极管灯和照明装置
RU2491683C2 (ru) Контакт для полупроводникового светоизлучающего устройства
US9318656B2 (en) Light-emitting diode and method of manufacturing the same
JP4974867B2 (ja) 発光ダイオード及びその製造方法
JP5169012B2 (ja) 半導体発光素子
EP2743994B1 (en) Light emitting diode and method of manufacturing same
KR101290836B1 (ko) 발광 다이오드 및 그의 제조 방법, 및 발광 다이오드 램프
JP2008288248A (ja) 半導体発光素子
JP5343018B2 (ja) 発光ダイオード及びその製造方法、並びに発光ダイオードランプ
CN104718632A (zh) 发光二极管、发光二极管灯和照明装置
JP2013125929A (ja) Ｉｉｉ族窒化物半導体発光素子
JP2013125929A5 (zh)
CN102318094A (zh) 发光二极管、发光二极管灯和发光二极管的制造方法
WO2012137769A1 (ja) 発光ダイオード、発光ダイオードランプ及び照明装置
TW201110428A (en) Light emitting device package and method for fabricating the same
KR101318492B1 (ko) 발광 다이오드 및 발광 다이오드 램프
KR101681573B1 (ko) 발광소자의 제조방법
KR20120015623A (ko) 발광소자
JP2011129621A (ja) 発光素子
JP2004014810A (ja) Ｉｉｉ族窒化物半導体発光素子、その製造方法およびｌｅｄ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170308

Termination date: 20211002

CF01 Termination of patent right due to non-payment of annual fee