CN103885921A

CN103885921A - Flash存储器、fpga芯片以及fpga芯片的配置方法

Info

Publication number: CN103885921A
Application number: CN201410161846.3A
Authority: CN
Inventors: 徐志强; 马平; 邵炜平; 傅昕; 张磊; 高钧利; 徐伟东; 张倩
Original assignee: HANGZHOU CHENXIAO TECHNOLOGIES CO LTD; State Grid Corp of China SGCC; State Grid Zhejiang Electric Power Co Ltd; Shaoxing Power Supply Co of State Grid Zhejiang Electric Power Co Ltd
Current assignee: HANGZHOU CHENXIAO TECHNOLOGIES CO LTD; State Grid Corp of China SGCC; State Grid Zhejiang Electric Power Co Ltd; Shaoxing Power Supply Co of State Grid Zhejiang Electric Power Co Ltd
Priority date: 2014-04-22
Filing date: 2014-04-22
Publication date: 2014-06-25

Abstract

本发明公开了一种FLASH存储器、FPGA芯片和FPGA芯片的配置方法，其中，FLASH存储器用于与FPGA芯片的专用配置电路相连；FLASH存储器存储有配置文件以及MAC地址，配置文件存储在FLASH存储器的第一存储地址中；MAC地址存储在FLASH存储器的第二存储地址中；配置文件包含有第一配置数据，第一配置数据用于供专用配置电路生成与FLASH存储器相连的指示功能电路，并将指示功能电路的操作地址指向所第二存储地址，以使得指示功能电路能够获取到第二存储地址中的MAC地址；其中，MAC地址为FPGA芯片的唯一地址，在本发明中，无需为FPGA芯片增加任何***电路来进行MAC地址的修改，从而减少了增加***电路所需的布线成本，节约了资源。

Description

FLASH存储器、FPGA芯片以及FPGA芯片的配置方法

技术领域

本发明涉及光网络技术领域，更具体的说是涉及FLASH存储器、FPGA芯片以及FPGA芯片的配置方法。

背景技术

在光网络***中，多个光网络单元（Optical Network Units，ONU）与一个光线路终端（Optical Line Terminal，OLT）相连。ONU在上电时，需要先向OLT进行注册，具体过程为：ONU发送携带有自身MAC地址的注册报文至OLT，以使得OLT识别该注册报文，从而完成注册过程。其中，MAC地址为ONU的识别标记，具有全球唯一性。

一般情况下，ONU的功能是通过FPGA芯片来实现的，而在FPGA芯片掉电时，将丢失ONU的功能电路。因此，在FPGA芯片在重新上电时，其内部的专用配置电路可以从与其相连FLASH存储器中获取到配置文件，以利用所述配置文件中的配置数据重新对FPGA芯片进行配置生成ONU功能电路，使得配置后的FPGA芯片能够实现ONU的功能。

但是，由于FLASH存储器在电路设计时仅生成了配置文件，使得使用同一FLASH存储器中的配置文件的FPGA芯片具有相同的MAC地址。而为了保证MAC地址的全球唯一性，需要为FPGA芯片增加***电路或外挂CPU，以使得在上电配置完成后对其内部的MAC地址进行修改，但是，采用这种方法将导致布线成本的增加，从而浪费资源。

发明内容

有鉴于此，本发明提供一种FLASH存储器、FPGA芯片以及FPGA芯片的配置方法，以解决现有技术中增加布线成本，浪费资源的问题。

为实现上述目的，本发明提供如下技术方案：

一种FLASH存储器，所述FLASH存储器用于与FPGA芯片的专用配置电路相连；

所述FLASH存储器存储有配置文件以及MAC地址，其中，所述配置文件存储在所述FLASH存储器的第一存储地址中；所述MAC地址存储在所述FLASH存储器的第二存储地址中；

所述配置文件包含有第一配置数据，所述第一配置数据用于供所述专用配置电路生成与FLASH存储器相连的指示功能电路，并将所述指示功能电路的操作地址指向所述第二存储地址，以使得所述指示功能电路能够获取到所述第二存储地址中的MAC地址；

其中，所述MAC地址为所述FPGA芯片的唯一地址。

优选的，所述配置文件还包括第二配置数据，所述第二配置数据用于供所述专用配置电路生成ONU功能电路。

优选的，所述FLASH存储器具体用于通过FPGA芯片的SPI接口与所述专用配置电路相连；

其中，第一配置数据具体用于供所述专用配置电路生成通过所述SPI接口与所述FLASH存储器相连的指示功能电路。

优选的，所述配置文件用于通过所述FPGA芯片的JTAG接口存储在所述FLASH存储器的第一存储地址中；

所述MAC地址用于通过所述FPGA芯片的JTAG接口存储在所述FLASH存储器的第二存储地址中。

一种FPGA芯片，包括分别用于与所述FLASH存储器相连的专用配置电路以及指示功能电路；

其中，所述FLASH存储器具有存储有配置文件的第一存储地址和存储有MAC地址的第二存储地址，所述配置文件包含有第一配置数据，所述MAC地址为所述FPGA芯片的唯一地址；

所述指示功能电路是由所述专用配置电路在检测到所述FPGA芯片重新上电后，从所述第一存储地址中获取所述配置文件，并利用所述配置文件中的第一配置数据生成的，操作地址指向所述第二存储地址的电路；

所述指示功能电路用于从所述第二存储地址获取所述MAC地址。

优选的，还包括ONU功能电路；

其中，所述配置文件还包括第二配置数据，所述ONU功能电路是由所述专用配置电路利用所述配置文件中的第二配置数据生成。

优选的，所述专用配置电路和所述指示功能电路具体用于通过所述FPGA芯片的SPI接口与所述FLASH存储器相连。

优选的，其特征在于，所述配置文件用于通过所述FPGA芯片的JTAG接口存储在所述FLASH存储器的第一存储地址中；

一种FPGA芯片的配置方法，应用于所述FPGA芯片的专用配置电路中；所述专用配置电路用于与FLASH存储器相连；所述FLASH存储器具有存储有配置文件的第一存储地址和存储有MAC地址的第二存储地址，所述配置文件包括第一配置数据，所述MAC地址为所述FPGA芯片的唯一地址；

该方法包括：

检测到所述FPGA芯片重新上电时，获取所述第一存储地址中存储的配置文件；

利用所述第一配置数据对所述FPGA芯片进行配置，生成指示功能电路；

其中，所述指示功能电路的操作地址用于指向所述第二存储地址，用于从所述第二存储地址获取所述MAC地址。

优选的，所述配置文件还包括第二配置数据；

所述获取所述第一存储地址中存储的配置文件后，还包括：

利用所述第二配置数据对所述FPGA芯片进行配置，生成ONU功能电路。

经由上述的技术方案可知，与现有技术相比，本发明实施例公开了一种FLASH存储器，该FLASH存储器的第一存储地址存储有配置文件，第二存储地址存储有FPGA芯片的唯一MAC地址，其中，配置文件包含有第一配置数据，用于供与FLASH存储器相连的FPFA芯片的专用配置电路生成指示功能电路，并将指示功能电路的操作地址指向第二存储地址，以使得指示功能电路能够获取到第二存储地址中的MAC地址；由此可见，在本发明中，FLASH存储器中存储有与其相连的FPGA芯片的唯一MAC地址，并能够利用第一配置数据使得FPGA获取到该MAC地址，因此，无需为FPGA芯片增加任何***电路来进行MAC地址的修改，从而减少了增加***电路所需的布线成本，节约了资源。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为本发明公开的一种FLASH存储器的一个实施例的结构示意图；

图2为本发明公开的一种FLASH存储器的另一个实施例的结构示意图；

图3为本发明公开的一种FPGA芯片的一个实施例的结构示意图；

图4为本发明公开的一种FPGA芯片的另一个实施例的结构示意图；

图5为本发明公开的一种FPGA芯片的又一个实施例的结构示意图；

图6为本发明公开的一种FPGA芯片与FLASH存储器相连的一个实施例的结构示意图；

图7为本发明公开的一种FPGA芯片的配置方法的一个实施例的流程示意图；

图8为本发明公开的一种FPGA芯片的配置方法的另一实施例的流程示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

为了引用和清楚起见，下文中使用的技术名词说明，简写形式如下所示：

FPGA：Field-Programmable Gate Array，现场可编程门阵列；

ONU：Optical Network Units，光网络单元；

OLT：Optical Line Terminal，光线路终端；

MAC：Media Access Control，媒体访问控制地址；

JTAG：Joint Test Action Group，联合测试行动小组。

本发明一个实施例公开了一种FLASH存储器，如图1所示，该FLASH存储器用于与FPGA芯片的专用配置电路相连；

该FLASH存储器包括配置文件100以及MAC地址200；其中，配置文件100存储在FLASH存储器的第一存储地址中；MAC地址200存储在所述FLASH存储器的第二存储地址中。

需要说明的是，MAC地址为与该FLASH存储器相连的FPGA芯片的唯一地址，为FPGA芯片所属ONU的识别标记，具有全球唯一性。

需要说明的是，本发明并不限定第一存储地址和第二存储地址的具***置，可以根据实际情况进行设定；例如，配置文件可以从FLASH存储器的0x00000开始存储，其所占用的存储空间为第一存储地址；MAC地址可以存储在FLASH存储器的最后一段地址中，所占用的地址空间为第二存储地址。

其中，MAC地址所占用的地址空间可以依据MAC地址的值进行划分，例如，MAC地址值为48bit，那么其存储的地址可以为0xFFF00～0xFFF05，一共6个地址空间。

配置文件100包括第一配置数据101；第一配置数据用于供专用配置电路生成与FLASH存储器相连的指示功能电路，并将指示功能电路的操作地址指向第二存储地址，以使得该指示功能电路能够获取到第二存储地址中的MAC地址。

其中，配置文件100存储在FLASH存储器的第一存储地址中，由于专用配置电路的操作地址指向FLASH存储器的第一存储地址。因此，专用配置电路在检测到FPGA芯片重新上电后，可以获取到第一存储地址中的配置文件，并利用配置文件中的第一配置数据生成指示功能电路；而所述生成的指示功能电路与FLASH存储器相连，其操作地址指向第二存储地址，因此，指示功能电路可以获取到第二存储地址中的MAC地址，并将其保存在FPGA芯片中。

在本发明实施例中，FLASH存储器中存储有与其相连的FPGA芯片的唯一MAC地址，并能够利用第一配置数据使得FPGA获取到该MAC地址，因此，无需为FPGA芯片增加任何***电路来进行MAC地址的修改，从而减少了增加***电路所需的布线成本，节约了资源。

本发明另一个实施例还公开了一种FLASH存储器，如图2所示，该FLASH存储器可以包括配置文件100和MAC地址200；配置文件100存储在FLASH存储器的第一存储地址中；MAC地址200存储在所述FLASH存储器的第二存储地址中。

MAC地址为与该FLASH存储器相连的FPGA芯片的唯一地址，为FPGA芯片所属ONU的识别标记，具有全球唯一性。

配置文件100包括第一配置数据101和第二配置数据102；

第一配置数据用于供专用配置电路生成与FLASH存储器相连的指示功能电路，并将指示功能电路的操作地址指向第二存储地址，以使得该指示功能电路能够获取到第二存储地址中的MAC地址。

第二配置数据102用于供专用配置电路生成ONU功能电路。

由于专用配置电路的操作地址指向FLASH存储器的第一存储地址，因此，专用配置电路在检测到FPGA芯片重新上电后，可以获取到第一存储地址中的配置文件，并可以利用配置文件中的第一配置数据生成指示功能电路，利用配置文件中的第二配置数据生成ONU功能电路；

其中，所生成的指示功能电路与FLASH存储器相连，其操作地址指向第二存储地址，因此，指示功能电路可以获取到第二存储地址中的MAC地址，并将其保存在FPGA芯片中。

其中，指示功能电路可以将其获取的MAC地址导入到FPGA芯片的MAC地址寄存器中，以便ONU功能电路利用该地址完成向OLT的注册操作，具体的：ONU在上电时，可以将指示功能电路所获取的MAC地址携带在注册报文中发送给OLT，使得OLT识别注册报文，以完成注册过程。

在本发明实施例中，FLASH存储器中存储有与其相连的FPGA芯片的唯一MAC地址，并能够利用第一配置数据使得FPGA获取到该MAC地址，因此，无需为FPGA芯片增加任何***电路来进行MAC地址的修改，从而减少了增加***电路所需的布线成本，节约了资源；

且，在现有技术中，与FPGA芯片向的FLASH存储器仅存储有包括用于配置ONU功能电路的配置数据的配置文件，使得FLASH存储器利用率较低，而在本发明中，FLASH存储器还存储有FPGA芯片的唯一MAC地址，提高了对FLASH存储器的利用率，节省了空间资源。

在本发明实施例中，FLASH存储器中存储有配置文件以及MAC地址，其中，由于FLASH存储器与FPGA芯片相连，因此，该配置文件可以通过FPGA芯片的JTAG接口存储在FLASH存储器的第一存储地址中；MAC地址可以通过所述FPGA芯片的JTAG接口存储在所述FLASH存储器的第二存储地址中。

其中，FLASH存储器具体可以通过FPGA芯片的SPI接口与专用配置电路相连；第一配置数据具体用于供专用配置电路生成通过SPI接口与FLASH存储器相连的指示功能电路。

在本发明实施例中，所生成的指示功能电路可以复用专用配置电路的SPI接口与FLASH存储器相连，使得无需占用FPGA芯片的其他接口，进一步节约了接口资源。

本发明一个实施例还公开了一种FPGA芯片，如图3所示，该芯片可以包括专用配置电路300以及指示功能电路400；其中，专用配置电路300以及指示功能电路400均用于与FLASH存储器相连。

其中，FLASH存储器包括配置文件和MAC地址。

配置文件包括第一配置数据，存储在FLASH存储器的第一存储地址中；MAC地址存储在FLASH存储器的第二存储地址中。

MAC地址为FPGA芯片的唯一地址，为FPGA芯片所属ONU的识别标记，具有全球唯一性。

该指示功能电路400是由专用配置电路300在检测到FPGA芯片重新上电后，从第一存储地址中获取配置文件，并依据配置文件中的第一配置数据生成的电路；

其中，所生的指示功能电路400与FLASH存储器相连，且操作地址指向第二存储地址，用于从第二存储地址中获取MAC地址。

具体的，FPGA芯片在掉线的情况下，仅包括专用配置电路，而专用配置电路的操作地址指向FLASH存储器的第一存储地址。因此，专用配置电路在检测到FPGA芯片重新上电后，可以从第一存储地址中获取配置文件，并利用该配置文件中的第一配置数据生成指示功能电路；而由于所生成的指示功能电路与FLASH存储器相连，其操作地址指向第二存储地址，因此，指示功能电路可以从第二存储地址中获取MAC地址。

在本发明实施例中，FPGA芯片的专用配置电路可以在检测到FPGA芯片重新上电后，从FLASH存储器的第一存储地址中获取配置文件，并能够利用第一配置数据生成指示功能电路，使得指示功能电路可以获取到第二存储地址中存储的FPGA芯片的唯一MAC地址。因此，无需为FPGA芯片增加任何***电路来进行MAC地址的修改，从而减少了增加***电路所需的布线成本，节约了资源。

本发明另一实施例还公开了一种FPGA芯片，如图4所示，该芯片可以包括专用配置电路300、指示功能电路400以及ONU功能电路500；其中，专用配置电路300以及指示功能电路400均用于与FLASH存储器相连。

其中，FLASH存储器包括配置文件和MAC地址。

配置文件包括第一配置数据和第二配置数据，存储在FLASH存储器的第一存储地址中；MAC地址存储在FLASH存储器的第二存储地址中。

该指示功能电路400是由专用配置电路300在检测到FPGA芯片重新上电后，从第一存储地址中获取配置文件，并利用配置文件中的第一配置数据生成的电路；

ONU功能电路500是由专用配置电路300利用配置文件的第二配置数据生成的电路。

具体的，FPGA芯片在掉线的情况下，仅包括专用配置电路，而专用配置电路的操作地址指向FLASH存储器的第一存储地址。因此，专用配置电路在检测到FPGA芯片重新上电后，可以从第一存储地址中获取配置文件，并利用该配置文件中的第一配置数据生成指示功能电路，利用第二配置数据生成ONU功能电路。而由于所生成的指示功能电路与FLASH存储器相连，其操作地址指向第二存储地址，因此，指示功能电路可以从第二存储地址中获取MAC地址，并将其保存在FPGA芯片中。

在本发明实施例中，专用配置电路和指示功能电路可以通过FPGA芯片的SPI接口与所述FLASH存储器相连，具体结构如图5所示，其中，第一配置数据具体可以用于供专用配置电路生成通过SPI接口与FLASH存储器相连的指示功能电路。

在本发明实施例中，FLASH存储器中存储有配置文件以及MAC地址，其中，由于FLASH存储器与FPGA芯片相连，因此，该配置文件可以通过FPGA芯片的JTAG接口存储在FLASH存储器的第一存储地址中；MAC地址可以通过所述FPGA芯片的JTAG接口存储在所述FLASH存储器的第二存储地址中，参见图6，示出了FPGA芯片与FLASH存储器相连的一个实施例的结构示意图；

其中，FPGA芯片的专用配置电路的管脚MOSI、DIN、CSO_B、CCLK分别与FLASH存储器的管脚D、Q、S、C相连。FPGA芯片的JTAG接口信号分别为TMS、TCK以及TDI，通过JTAG接口可以将配置文件以及MAC地址存储在FLASH存储器中。

需要说明的是，图6所对应的连接关系仅是FPGA芯片与FLASH存储器相连的一种具体实现方式，对于能够实现本发明的其他实现方式均在保护本发明的保护范围之内，本发明并不做具体限定。

本发明一个实施例还公开了一种FPGA芯片的配置方法，该方法可以应用于FPGA芯片的专用配置电路中；

其中，该专用配置电路用于与FLASH存储器相连；

FLASH存储器的第一存储地址存储有配置文件，第二存储地址存储有MAC地址；配置文件包括第一配置数据，MAC地址为FPGA芯片的唯一地址。

专用配置电路的操作地址指向FLASH存储器的第一存储地址。

如图7所示，该方法可以包括以下步骤：

步骤701：检测到FPGA芯片重新上电时，获取第一存储地址中存储的配置文件；

步骤702：利用配置文件中的第一配置数据对FPGA芯片进行配置，生成指示功能电路。

其中，指示功能电路的操作地址指向第二存储地址，用于从第二存储地址获取MAC地址，并将MAC地址保存在FPGA芯片中。

其中，该专用配置电路用于与FLASH存储器相连；

FLASH存储器的第一存储地址存储有配置文件，第二存储地址存储有MAC地址；配置文件包括第一配置数据和第二配置数据，MAC地址为FPGA芯片的唯一地址。

专用配置电路的操作地址指向FLASH存储器的第一存储地址。

如图8所示，该方法可以包括以下步骤：

步骤801：检测到FPGA芯片重新上电时，获取第一存储地址中存储的配置文件；

步骤802：利用配置文件中的第一配置数据对FPGA芯片进行配置，生成指示功能电路；

步骤803：利用配置文件中的第二配置数据对所述FPGA芯片进行配置，生成ONU功能电路。

其中，指示功能电路的操作地址指向第二存储地址，用于从第二存储地址获取MAC地址，并将MAC地址保存在FPGA芯片中，具体的，指示功能电路可以将其获取的MAC地址导入到FPGA芯片的MAC地址寄存器中，以便ONU功能电路利用该地址完成向OLT的注册操作，该过程为：ONU在上电时，可以将指示功能电路所获取的MAC地址携带在注册报文中发送给OLT，使得OLT识别注册报文，以完成注册过程。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的方法而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims

1.一种FLASH存储器，其特征在于，所述FLASH存储器用于与FPGA芯片的专用配置电路相连；

其中，所述MAC地址为所述FPGA芯片的唯一地址。

2.根据权利要求1所述的存储器，其特征在于，所述配置文件还包括第二配置数据，所述第二配置数据用于供所述专用配置电路生成ONU功能电路。

3.根据权利要求1所述的存储器，其特征在于，所述FLASH存储器具体用于通过FPGA芯片的SPI接口与所述专用配置电路相连；

4.根据权利要求1～3任一项所述的存储器，其特征在于，所述配置文件用于通过所述FPGA芯片的JTAG接口存储在所述FLASH存储器的第一存储地址中；

5.一种FPGA芯片，其特征在于，包括分别用于与所述FLASH存储器相连的专用配置电路以及指示功能电路；

6.根据权利要求5所述的芯片，其特征在于，还包括ONU功能电路；

7.根据权利要求5所述的芯片，其特征在于，所述专用配置电路和所述指示功能电路具体用于通过所述FPGA芯片的SPI接口与所述FLASH存储器相连。

8.根据权利要求5～7任一项所述的芯片，其特征在于，所述配置文件用于通过所述FPGA芯片的JTAG接口存储在所述FLASH存储器的第一存储地址中；

9.一种FPGA芯片的配置方法，其特征在于，应用于所述FPGA芯片的专用配置电路中；所述专用配置电路用于与FLASH存储器相连；所述FLASH存储器具有存储有配置文件的第一存储地址和存储有MAC地址的第二存储地址，所述配置文件包括第一配置数据，所述MAC地址为所述FPGA芯片的唯一地址；

该方法包括：

利用所述配置文件中的所述第一配置数据对所述FPGA芯片进行配置，生成指示功能电路；

10.根据权利要求9所述的方法，其特征在于，所述配置文件还包括第二配置数据；

所述获取所述第一存储地址中存储的配置文件后，还包括：

利用所述位置文件中的所述第二配置数据对所述FPGA芯片进行配置，生成ONU功能电路。