CN103858348A - 四象限自举开关电路 - Google Patents

Abstract

自举开关电路包括第一开关晶体管来接收输入信号且包括第二开关晶体管来提供输出信号。第一和第二开关晶体管的源极可被耦接。电压源可耦接到第一和第二开关晶体管的源极和第一和第二开关晶体管的栅极中的至少一个。电压源可基于偏置电流产生控制电压来启动第一和第二开关晶体管中的至少一个。电压源驱动器可耦接到电压源来基于偏置电压产生偏置电流。偏置电压可包括大致对应于第一和第二开关晶体管中的至少一个的过驱动电压的第一电压和大致对应于阈值电压的第二电压。

Description

四象限自举开关电路

优先权要求

本申请案要求2011年9月6日提交的美国临时申请案第61/531,210号和2011年9月9日提交的美国临时申请案第61/532,880号的优先权，其全文以引用方式并入本文中。

本申请案是2011年5月2日提交的美国专利申请案第13/099,164号，其是2009年11月16日提交的美国专利申请案第12/619,068号，现为美国专利第7,952,419号的接续案，其全文以引用方式并入本文中。

背景

技术领域

本发明大体涉及开关电路的配置和控制。更明确地说，本发明提供开关电路的改进型控制来提高开关性能指标。

发明背景

开关可用来提供或限制端子之间的电通路。可在各种应用中使用晶体管来实现开关，所述晶体管包括数字电子器件、逻辑栅电路和高功率装置（例如电动机）的控制件。举例来说，单一晶体管可用来响应于施加的控制信号在晶体管的源极与漏极之间产生低阻抗或高阻抗。但是，施加到晶体管的控制信号会造成开关泄漏电流。举例来说，随着晶体管的源极增加到比漏极更高的电位，由形成在反栅极与漏极之间的结点造成的正向偏置的体二极管会允许电流从源极和反栅极端子流到漏极端子，从而降低开关的性能。

可通过将第二晶体管与第一晶体管背对背放置而避免由体二极管造成的这个电流通路。在这个配置中，晶体管的源极可耦接在一起且晶体管的栅极可耦接在一起。背对背晶体管配置可在两个方向上阻碍体二极管造成的电流通路。但是，即使在这种配置下，施加的控制信号仍会以有害方式改变开关的各个参数。因此，需要不会降低开关性能指标的改进型开关控制机构。

附图说明

附图图示了本发明且与具体实施方式一起进一步用来阐释本发明的原理，并且使得本领域技术人员能够制作和使用本发明。

图1是描绘自举开关电路的示例性实施方案的电路示意图。

图2是描绘具有浮动电压源和浮动电压源驱动器的自举开关电路的示例性实施方案的电路示意图。

图3是描绘可用于图2中的自举开关电路的电路元件的示例性实施方案的电路示意图。

图4A、图4B和图4C是描绘可为图2中描绘的自举开关电路供应预定电流的电流源电路的示例性实施方案的电路示意图。

图5是描绘具有浮动电压源和浮动电压源驱动器的自举开关电路的第二示例性实施方案的电路示意图。

图6是描绘可用来产生用于自举开关电路的恒定过驱动电压的偏压发生器电路的第一示例性实施方案的电路示意图。

图7是描绘可用来产生用于自举开关电路组件的恒定导通电阻的偏压发生器电路的第一示例性实施方案的电路示意图。

图8是描绘可用来产生用于自举开关电路组件的恒定导通电阻的偏压发生器电路的第二示例性实施方案的电路示意图。

图9是描绘具有可处理快速开关的控制电路的自举开关电路的第一示例性实施方案的电路示意图。

图10是描绘具有可处理快速开关的控制电路的自举开关电路的第二示例性实施方案的电路示意图。

具体实施方式

本发明的各方面提供改进型开关配置和开关的改进型控制来提高开关性能参数。根据本发明，开关电路可包括第一开关晶体管来接收输入信号且包括第二开关晶体管来提供输出信号。开关电路可被配置成具有耦接在一起的第一和第二开关晶体管源极的四象限自举开关电路。第一和第二开关晶体管的栅极也可耦接。

自举开关电路可包括电压源，其耦接到第一和第二开关晶体管的栅极中的至少一个且耦接到第一和第二开关晶体管的源极。电压源可基于偏置电流产生控制电压来启动第一和第二开关晶体管中的至少一个。自举开关电路也可包括耦接到电压源的电压源驱动器。电压源驱动器可基于偏置电压产生偏置电流。偏置电压可包括大致对应于第一和第二开关晶体管中的至少一个的过驱动电压的第一电压和大致对应于第一和第二开关晶体管的阈值电压的第二电压。

此外或替代地，电压源驱动器中的偏置电压可通过施加电流到具有大致恒定电阻的电路元件来产生。

此外或替代地，第一和第二开关晶体管可耦接到电压源，其产生第一控制电压来接通第一和第二开关晶体管以及产生第二控制电压来关闭第一和第二开关晶体管。电压源可通过加和当第一偏置电流被施加到第一晶体管和电路元件时第一晶体管的栅极-源极电压和跨过电路元件的电压而产生第一控制电压。电压源可产生大致对应于当第二偏置电流被施加到第二晶体管时产生的第二晶体管的栅极-源极电压的负值的第二控制电压。

图1是描绘自举开关电路100的示例性实施方案的电路示意图。如图1中所示，自举开关电路100可包括晶体管102、晶体管104、浮动电压源106和控制信号V_控制108。晶体管102和104可以是NMOS晶体管，但不受限于此。如图1中所示，晶体管102和104的反栅极可固有地连接到其原籍，但不受限于此。晶体管102和104是用以剖视图示出的二极管进行图示来描绘可允许电流从晶体管102和104中每个的源极/反栅极端子流到漏极端子的偏压。明确地说，当晶体管102和104的源极处于比其各自漏极更高的电位时，体二极管（由反栅极和漏极形成的PN结点）可被正向偏置，从而允许电流从源极/反栅极端子流到漏极端子。

如图1中所示，NMOS晶体管102的漏极可被配置成输入端子且NMOS晶体管104的漏极可被配置成输出端子。NMOS晶体管102的漏极可接收输入信号V_输入且NMOS晶体管104的漏极可提供输出信号V_输出。NMOS晶体管102和104的栅极可相互耦接。类似地，NMOS晶体管102和104的源极可相互耦接。浮动电压源106可耦接在NMOS晶体管102和104的连接源极与连接栅极之间。明确地说，浮动电压源106的第一端子可耦接到NMOS晶体管102和104的栅极且浮动电压源106的第二端子可耦接到NMOS晶体管102和104的源极。

浮动电压源106可被配置成提供一个或多个预定（大致）恒定栅极-源极电压Vgs到NMOS晶体管102和104。预定恒定栅极-源极电压Vgs可响应于控制信号V_控制108提供。为了接通自举开关电路100，由浮动电压源106供应的预定恒定栅极-源极电压Vgs可足够大来接通NMOS晶体管102和104。明确地说，施加的栅极-源极电压Vgs可容许电流分别从NMOS晶体管102和104的漏极流到源极以及从源极流到漏极。为了关闭自举开关电路100，由浮动电压源106供应的预定恒定栅极-源极电压Vgs可低于所需值以接通NMOS晶体管102和104。这个栅极-源极电压Vgs可以是低于晶体管102和104的阈值电压的任何值，包括但不限于零伏特或是负电压。

因此，第一预定恒定电压Vgs1可由浮动电压源106供应来接通自举开关100，且第二预定恒定电压Vgs2可由浮动电压源106供应来关闭自举开关100。例如，Vgs1可以是正电压，且Vgs2可以是零或负电压。当自举开关100接通或启动时，施加到晶体管102的漏极的V_输入可作为V_输出被提供到晶体管104的漏极。当自举开关100关闭时，将不容许信号在晶体管102和104的漏极之间（即，在V_{输 入}端子与V_输出端子之间）流动。

浮动电压源106可被配置成提供大致等于或超过接通晶体管102和104所需的电压的第一预定恒定电压Vgs1。第一预定恒定电压Vgs1可包括两个分量。第一分量可以是接通自举开关100所需的阈值电压。第二分量可以是可用来控制自举开关100的各个参数的过驱动电压。过驱动电压可用来控制开关参数，诸如晶体管的导通电阻。两个分量可以由浮动电压源106加和。

浮动电压源106可被配置成提供可小于接通晶体管102和104所需的电压的第二预定恒定电压Vgs2。浮动电压源106可被配置成改变预定恒定电压Vgs的幅值和标志。因此，浮动电压源106可被配置成提供可为零或负值的第二预定恒定电压Vgs2。提供为负值的第二预定恒定电压Vgs2可提供诸如降低开关泄漏的优点。

如本文讨论，由浮动电压源106提供的预定恒定栅极-源极电压Vgs可在一定程度内大致恒定，其解决了因温度变化或噪音引起的常规电路操作变动。即，预定恒定栅极-源极电压Vgs可恒定，因为其是DC电压值而非AC电压值。另外，预定恒定栅极-源极电压Vgs可被认为不具有随时间变化的分量，而是响应于（例如）控制信号V_控制108的逻辑状态改变而从第一值Vgs1改变成第二值Vgs2。

图2是描绘具有浮动电压源202和浮动电压源驱动器204的自举开关电路200的示例性实施方案的电路示意图。浮动电压源202可包括传感组件206（例如缓冲放大器）和电路元件208。浮动电压源驱动器204可包括第一电流源210、第二电流源212、第一开关214和第二开关216。第一电流源210可耦接到第一电源电压VDD。第二电流源212可耦接到第二电源电压VSS。第一电源电压VDD可为正电源电压且第二电源电压VSS可为负电源电压、最低负电源电压或接地。

如图2中所示，浮动电压源202的第一端子可耦接到连接晶体管102和104源极的节点。浮动电压源202的第二端子可耦接到连接晶体管102和104栅极的节点。浮动电压源驱动器204的输出端可耦接到连接晶体管102和104栅极的节点。浮动电压源驱动器204可被配置成施加偏置电流（例如正电流或负电流）到浮动电压源202的节点。由浮动电压源202跨过其第一和第二端子提供的电压值（即Vgs）可取决于由浮动电压源驱动器204提供的电流（例如取决于电流流动方向的正电压或负电压）。由浮动电压源202提供的电压的幅值可以是由浮动电压源驱动器204提供的偏置电流的幅值的函数。

传感组件206可耦接到连接晶体管102和104源极的节点且可耦接到电路元件208。电路元件208可耦接到传感组件206并且耦接到连接晶体管102和104栅极的节点，且可提供压降。传感组件206和电路元件208可以是单一装置或执行传感组件206和电路元件208操作的装置组合。

传感组件可以是（但不限于）晶体管、放大器、单位增益放大器或缓冲器。传感组件206可（例如）呈源极随耦器配置使用至少一个NMOS或PMOS晶体管或其任何组合来实施。举特定实例，传感组件206可通过使用PMOS晶体管来实现，其栅极耦接到连接晶体管102和104源极的节点，其源极耦接到电路元件208且其漏极耦接到负电源电压，所述负电源电压可以是最低负电源电压或接地。传感组件206可以感测涉及浮动电压源202的电压。传感组件206可具有高输入阻抗来防止连接晶体管102和104源极的节点（感测节点）过负载。除了感测连接晶体管102和104源极的节点之外，传感组件206还可跨过传感组件206产生压降。举例来说，如果PMOS晶体管用作为传感组件206，那么PMOS晶体管可跨过其产生大致等于PMOS晶体管的栅极-源极电压Vgs的压降。

由浮动电压源202产生的压降可包括两个分量。压降的第一分量可具有对应于由电路元件208提供的压降的值，且第二分量可具有对应于由传感组件206提供的压降的值。电路元件208可以是双向电路元件。举例来说，图3示出了可用以提供自举开关电路200中的压降的传感组件302和电路元件304的实例。电路元件304可采用电阻器、二极管、二极管连接NMOS或PMOS晶体管和齐纳二极管中的任何一种或组合的形式。可使用复制或接近电阻器提供所需压降功能行为的其它元件。在图3中，传感组件302可由晶体管实施。

电流源210和212以及开关214和216可被配置成提供由电流源210供应的“导通电流”I_导通，且提供由电流源212供应的“关闭电流”I_关闭。开关214和216可控制哪个电流源（电流源214或216）供应电流给浮动电压源202。如图2中所示，当开关214处于接通位置（即闭合）且开关216处于关闭位置（即断开）时，电流源210可供应电流I_导通到浮动电压源202。在这种情况下，电流源210提供电流I_导通到电路元件208来跨过电路元件208提供第一压降，其会造成自举开关200被接通（即，当晶体管102和104接通时，电流可在源极与漏极之间流动）。当开关214处于关闭位置（即断开）且开关216处于接通位置（即闭合）时，电流源212可供应电流I_关闭到浮动电压源202。在这种情况下，电流源212提供电流I_关闭到电路元件208来跨过电路元件208提供第二压降。第二压降的值可造成自举开关200关闭（即，当晶体管102和104关闭时，可防止电流在源极与漏极之间流动）。如图2中所示，由电流源210和212供应到连接晶体管102和104栅极的节点的电流方向可不同。由电流源210和212供应的电流的幅值可相等以及相反，但不受限于此。

浮动电压源驱动器204可提供电流到电路元件208和传感组件206。当开关214和216***作来从电流源210提供电流I_导通时，跨过电路元件208和传感组件206可提供正压降。相反地，当开关214和216***作来从电流源212输送电流I_关闭时，跨过电路元件208和传感组件206可提供负压降。当跨过电路元件208和传感组件206的压降大致超过接通晶体管102和104所需的栅极-源极电压Vgs时，自举开关电路200可接通。当跨过电路元件208和传感组件206的压降大致低于接通晶体管102和104所需的栅极-源极电压Vgs时（即，如果压降是负值），自举开关电路200可关闭。

虽然图2示出单一浮动电压源202，但许多不同浮动电压源可用来提供不同电压用于自举开关电路200的接通模式和关闭模式中的每一个。此外，多个电压源202可用来提供不同电压到晶体管102和104的栅极。第一电压源202可用来启动晶体管102且第二电压源202可用来启动晶体管104。在这种配置下，晶体管102和104的栅极不必耦接在一起。举例来说，根据本公开的一个实施方案，第一电压源202可耦接到晶体管102的栅极以及晶体管102和104的连接源极。根据本公开的另一个实施方案，第二电压源202可耦接到晶体管104的栅极以及晶体管102和104的连接源极。这个配置可提供晶体管102和104的不同开关参数。

在一个实施方案中，一个或多个电路元件（例如电阻器）可提供在晶体管102和104的栅极或源极之间来产生不同电压给晶体管102和104。一个或多个电压源202可耦接到晶体管102和104栅极或源极之间的节点中的一个。举例来说，第一电路元件可提供在晶体管102的栅极与浮动电压源202的端子之间，且第二电路元件可提供在晶体管104的栅极与浮动电压源202的端子之间。类似地，一个或多个电路元件可提供在晶体管102和104的源极与浮动电压源202的第二端子之间。

浮动电压源驱动器204可包括使用单一电流源来产生具有不同幅值和/或到浮动电压源202的流动方向的多个电流的电路。

如果优选不昂贵的解决方案，那么浮动电压源驱动器204可被实施来产生简单的I_导通和I_关闭电流。举例来说，电流I_导通和电流I_{关 闭}可由全局偏置座或参考座输送。或者，十分精确的偏置电流I_导通和I_关闭可在浮动电压源驱动器204中产生来对开关性能提供优点。举例来说，当产生偏置电流I_导通和I_关闭时，自举开关电路和浮动电压源202的操作可在浮动电压源驱动器204中被复制。利用这些电路，可获得期望的自举开关电路性能使得（举例来说）导通电阻或过驱动电压可在过程和温度变动期间恒定。

图4A、图4B和图4C是描绘可为图2中描绘的自举开关电路供应预定电流的电流源电路的示例性实施方案的电路示意图。用于供应预定电流的电流源电路可连接到浮动电压源202中的节点或耦接晶体管102和104的节点（图4A、图4B和图4C中未示出）中的任何一个。电流源电路可响应于控制信号提供一个或多个偏置电流。第一偏置电流（例如I_导通）可用于跨过浮动电压源202端子产生压降，其可足够大来提供栅极-源极电压Vgs而接通自举开关电路200。第二偏置电流（例如I_关闭）可用于跨过浮动电压源202产生压降，其不超过自举开关电路200中的晶体管的阈值电压。举例来说，偏置电流I_关闭可跨过浮动电压源202产生为负值的压降。电流I_导通和I_关闭可提供相等以及相反但不受限于此的电流。

图4A示出其中电流源400和402基于操作开关404和406的控制信号分别提供电流I_导通和I_关闭的实施方案。两个电流源400和402可串联连接，且两个开关404和406可定位在电流源的每一个之间并且耦接在第一电源电压VDD与第二电源电压VSS之间。电流源400和402可提供电流I_导通和I_关闭给浮动电压源（图4A中未示出）。

图4B示出包括电流源410、电流源412、晶体管414、晶体管416和电流镜电路418的实施方案。晶体管414和416可以是NMOS晶体管，但受限于此。电流源410和412可基于操作晶体管414和416的控制信号分别提供电流I_导通和I_关闭。因此，晶体管414和416可以是电流导引晶体管，其响应于控制信号提供电流。当晶体管414被供应控制信号来提供用于电流源410的通路时，电流镜电路418中的PMOS晶体管可将电流源410的电流I_导通镜像到耦接到浮动电压源（图4B中未示出）的节点中。电流镜418可被配置成提供电流I_导通的复制品或其按比例调节版本（例如按比例调节达固定增益的电流I_导通）。在这种情况下，电流I_导通可在浮动电压源中产生压降以接通自举开关。当晶体管416被供应控制信号来提供用于电流源412的通路时，电流源412中的电流I_关闭可被供应给耦接到浮动电压源的节点。在这种情况下，电流I_关闭可在浮动电压源中产生压降以关闭自举开关。

图4C示出包括电流源420、晶体管422、晶体管424和电流镜电路426的实施方案。晶体管420和422可以是NMOS晶体管，但受限于此。电流镜426可被配置成提供电流I_导通的复制品或其按比例调节版本（例如按比例调节达固定增益的电流I_导通）。在这个实施方案中，单一电流源420可基于操作晶体管422和424的控制信号提供电流I_导通和I_关闭。因此，晶体管422和424可以是电流导引晶体管，其响应于控制信号提供电流。明确地说，电流源420可供应两个电路，每个具有接近耦接到浮动电压源（图4C中未示出）的节点的相同幅值但具不同方向。如果电流源被配置成提供多个电流值，那么可由电流源420提供不同电流幅值。

在图4B和图4C中所示的实施方案中，如果（举例来说）发送单一控制信号来控制第一晶体管的操作且使用反相器来控制第二晶体管的操作，那么发送到晶体管414和416以及发送到晶体管422和424的两个控制信号可由单一控制信号代替。

图5是描绘具有浮动电压源502和浮动电压源驱动器504的自举开关电路500的第二示例性实施方案的电路示意图。自举开关电路500可包括晶体管102和晶体管104，其可以是NMOS晶体管但不受限于此。类似于图1，晶体管102和104的栅极可相互耦接且其源极可相互耦接。浮动电压源502可包括晶体管506和电阻器508，但不受限于此。晶体管506可以是PMOS晶体管，但不受限于此。电阻器508可以耦接到晶体管506的源极且耦接到晶体管102和104的栅极。晶体管506的栅极可耦接到晶体管102和104的源极。电阻器508可以是可提供压降的双向元件。另外，举实例，电阻器508可以是电阻器、二极管、二极管连接NMOS或PMOS晶体管和齐纳二极管中的任何一种或组合。

浮动电压源驱动器504可包括提供电流I_导通的电流源510和提供电流I_关闭的电流源512。浮动电压源驱动器504可包括三个开关514、516和518。开关514、516和518可控制到浮动电压源502的电流I_导通和I_关闭供应。

浮动电压源驱动器504可供应电路到浮动电压源502的不同节点。举例来说，如图5中所示，浮动电压源驱动器504可供应电流到连接NMOS晶体管102和104栅极和电阻器508的节点，或可供应电流到连接电阻器508和晶体管506源极的节点。

为了接通自举开关电路500，开关516可被接通（即闭合），且开关514和518可被关闭（即断开）。在这种情况下，来自电流源510的电流I_导通可被提供到连接晶体管102和104栅极和电阻器508的节点。因此，从电流源510流动到电阻器508的电流I_导通可在电阻器508上提供压降，且电流可在晶体管506的源极与栅极之间产生。因此，在晶体管102和104的栅极与源极之间产生的电压可大致等于：

V_{GS_102/104}=V_R+V_{SG_506}           (1)

其中V_R是电阻器508上的压降，且V_{SG_506}是晶体管506源极与栅极之间的电压。当晶体管102和104的栅极与源极之间的电压大于晶体管102和104的阈值电压时，自举开关电路500可被接通。电流源510可提供电流I_导通使得跨过电阻器508和晶体管506提供压降来产生大致等于或大于晶体管102和104阈值电压的晶体管102和104栅极-源极电压。

为了关闭自举开关电路500，开关516可被关闭（即断开），且开关514和518可被可被接通（即闭合）。在这种情况下，来自电流源510的电流I_导通可被提供到连接晶体管506源极和电阻器508的节点。在这种情况下，可提供用于电流I_关闭从晶体管102和104栅极的节点到电流源512的通路。因此，电流可从电流源510流动到连接电阻器508和晶体管506源极，跨过电阻器508到达连接晶体管102和104栅极的节点，且到达电流源512。明确地说，电流I_导通减去电流I_关闭可从连接电阻器508和晶体管506的节点跨过晶体管506流动到连接晶体管102和104栅极的节点，且电流I_关闭可跨过电阻器508流动到连接晶体管102和104栅极的节点。在晶体管102和104的耦接栅极处的电压可大致等于：

V_{GS_102/104}=-V_R+V_{SG_506}      (2)

当晶体管102和104的栅极与源极之间的电压小于晶体管102和104的阈值电压时，自举开关电路500可被关闭。电流源510和512可分别提供电流I_导通和I_关闭，使得跨过电阻器508和晶体管506提供压降以在晶体管102和104的栅极与源极之间产生小于晶体管102和104阈值电压的电压。

与图2中所示的实施方案相反，在I_导通和I_关闭被提供到同一节点的情况下，在图5中所示的示例性实施方案中，浮动电压源驱动器504可供应电流到浮动电压源502的不同节点。此外，图5的自举开关电路500可使用两个电流源以跨过电阻器508产生所需压降来关闭自举开关电路200。

图6是描绘可用来产生用于自举开关电路的恒定过驱动电压的偏压发生器电路600的第一示例性实施方案的电路示意图。举例来说，偏压发生器电路600可以耦接到图1、图2或图5中描绘的自举开关。恒定过驱动电压可以是超过接通晶体管的阈值电压所提供的电压的一部分。过驱动电压可用来控制晶体管的某些参数。举例来说，过驱动电压可用来控制自举开关电路中晶体管102和104的某些参数。

如图6中所示，偏压发生器电路600可包括接收参考电压V_参考的输入端602、放大器604、晶体管606、晶体管608、晶体管610、电流源612、晶体管614、浮动电压源复制电路616和晶体管618。浮动电压源复制电路616可包括实质上与浮动电压源（例如，图2中所示的浮动电压源）中的对应电路元件相同的一个或多个电路元件。浮动电压源复制电路616可复制供应到自举开关电路（例如，图2中所示的电路200）中的晶体管的栅极-源极电压。浮动电压源复制电路616可包括PMOS晶体管620和电阻器622。晶体管606可以是NDMOS晶体管，晶体管608和610可以是NMOS晶体管，且晶体管614和618可以是PMOS晶体管，但不受限于此。

输入端602可从电压源接收电压V_参考且可将电压V_参考提供到放大器604的第一端子（例如负极输入端子）。放大器604的第二端子（例如正极端子）可经由节点Na耦接到NDMOS晶体管606的源极。NDMOS晶体管606的源极还可经由节点Na耦接到NMOS晶体管608的漏极。NMOS晶体管608可经由晶体管608和610的栅极耦接到NMOS晶体管610来复制由电流源612提供且供应到NMOS晶体管610栅极的电流Ib。NDMOS晶体管606的栅极可经由节点Nb耦接到NDMOS晶体管606的漏极并且耦接到PMOS晶体管614的漏极。PMOS晶体管614的栅极可耦接到放大器604的输出端。电压源复制电路616可耦接到连接NDMOS晶体管606和PMOS晶体管614的源极的节点Nb。PMOS晶体管618的源极也可耦接到连接NDMOS晶体管606和PMOS晶体管614的源极的节点Nb。浮动电压源复制电路616中的电阻器622可耦接到PMOS晶体管620的漏极和栅极。PMOS晶体管620和PMOS晶体管618的栅极也可耦接在一起。

偏压发生器电路600可被配置成提供电流I_导通使得提供给自举开关电路（未示出）的过驱动电压Vod在过程和温度变动期间大致恒定。过驱动电压Vod大致等于栅极-源极电压Vgs减去自举开关电路中晶体管的阈值电压Vth。供应给输入端602和放大器604的电压V_参考可经选择使得其在过程和温度变动期间大致恒定。参考电压V_{参 考}可大致等于开关装置的过驱动电压Vod。放大器604的输出端可驱动PMOS晶体管614使得电压V_参考存在于耦接到NMOS晶体管256源极的节点Na上。电流源612可提供会被迫跨过NDMOS晶体管606的偏置电流Ib。偏置电流Ib可经选择使得其足够小以在NDMOS晶体管606中产生小的栅极-源极电压Vgs。NDMOS晶体管606的低Vgs可类似于自举开关电路中晶体管的阈值电压Vth。

节点Nb处的电压可等于节点Na处的电压加上跨过NDMOS晶体管606的栅极-源极电压Vgs的压降。因为节点Na处的电压可以是V_参考，所以节点Nb处的电压可大致等于：

V_NB=V_REF+V_{GS_606}        (3)

其中V_参考是供应到输入端602的电压且V_{GS_606}是NDMOS晶体管606的栅极-源极电压。NDMOS晶体管606的栅极-源极电压Vgs可大致等于NDMOS晶体管606的阈值电压Vth。因此，节点Nb处的电压可大致等于：

V_NB≈V_REF+V_{TH_606}         (4)

其中V_{TH_606}是NDMOS晶体管606的阈值电压。节点Nb处的电压Vnb可被转变成偏置电流I_导通而被供应到可控制自举开关电路的浮动电压源。因此，电压Vnb可被转变成的偏置电流I_导通随后从偏置电流I_导通转变成为浮动电压源中的电压。

为了将节点Nb处的电压Vnb转变成电流I_导通，电压Vnb可被迫跨过浮动电压源装置的复制品而产生电流I_导通。电流I_导通可大致如下：

其中V_{TH_606}是NDMOS晶体管606的阈值电压且R_浮动源是浮动电压源的电阻。为说明目的（即，为了通过上述方程式描述本发明的方面），R_浮动源可被视为表示浮动电压源的电阻。这个电阻可对应于施加到浮动电压源的电压除以浮动电压源的电流。电流I_导通也可如下表示：

由浮动电压源驱动器产生的电流I_导通可被提供到浮动电压源（未示出）且浮动电压源中产生的电压可大致如下：

V_浮动源=I_导通*R_浮动源=V_NB≈V_{TH_606}+V_REF     (7)

接着，自举开关电路（未示出）中晶体管的栅极-源极电压Vgs可大致如下：

V_{GS_SW}=V_{TH_SW}+V_OD=V_浮动源≈V_{TH_606}+V_REF          (8)

其中V_{TH_SW}是自举开关中晶体管102和104的阈值电压且V_OD是过驱动电压。

从方程式8可见自举开关中晶体管102和104的阈值电压V_{TH_SW}可在过程和温度变动期间追踪NDMOS晶体管606的阈值电压Vth_606。明确地说，自举开关电路中晶体管的栅极-源极电压Vgs可大致等于NDMOS晶体管606的阈值电压Vth_606加上施加到浮动电压源驱动器节点602处的参考电压V_参考，其可大致恒定。因此，开关装置的过驱动电压Vod可等于施加到浮动电压源驱动器节点602处的参考电压V_参考。由偏压发生器电路600提供的过驱动电压Vod可在过程期间和各温度下不变。接着，这可确保在操作期间开关特性的稳定性。

图7是描绘可用来确保自举开关电路中的组件呈现恒定导通电阻的偏压发生器电路700的第一示例性实施方案的电路示意图。偏压发生器电路700可被配置成提供偏置电流I_导通使得可在过程和温度变动期间由自举开关电路（例如，图2的电路200）的晶体管组件保持恒定的导通电阻。偏压发生器电路700可包括电流源702、放大器704、电流源706、精密电阻器708、晶体管710、浮动电压源复制电路712和晶体管714。晶体管710可以是NDMOS经过且晶体管714可以是PMOS晶体管，但不限于此。

浮动电压源复制电路712可包括实质上与浮动电压源（例如，图2中所示的浮动电压源）中的对应电路元件相同的一个或多个电路元件。浮动电压源复制电路712可复制供应到自举开关电路（例如，图2中所示的电路200）中的晶体管的栅极-源极电压。浮动电压源复制电路712可包括PMOS晶体管716和电阻器718。

输入端702可将偏置电流Ib提供到连接放大器704的第一端子（例如负极输入端子）和NDMOS晶体管710漏极的节点。电流源706可将偏置电流Ib提供到连接放大器704的第二端子（例如正极端子）和电阻器708的节点。电阻器708可以是精密电阻器或提供精确电阻的电路元件的组合。精确电阻是可随时间大致恒定且在过程期间和各温度下不变的电阻。NDMOS晶体管710的栅极可耦接到放大器704的输出端。NDMOS晶体管的栅极可耦接到连接浮动电压源复制电路712和PMOS晶体管714的节点Na。浮动电压源复制电路712中PMOS晶体管716的源极可耦接到节点Na且PMOS晶体管716的漏极可耦接到电阻器718。PMOS晶体管716的栅极可耦接到PMOS晶体管714的栅极和PMOS晶体管716的漏极。

NDMOS晶体管710可经选择使得其大致是自举开关电路（未示出）中使用的晶体管102和104的复制品。放大器704可驱动NDMOS晶体管710的栅极使得在相同偏置电流Ib下，跨过电阻器708的压降被迫跨过NDMOS晶体管710的漏极-源极。因此，NDMOS晶体管710的电阻在温度和过程变动期间可与电阻器708的电阻相同。NDMOS晶体管710的栅极-源极电压（Vgs）可大致等于自举开关电路中晶体管的栅极-源极电压(Vgs_sw)，从而存在与电阻器708电阻相同的电阻。

NDMOS晶体管710的栅极-源极电压（Vgs）可被迫跨过浮动电压源复制电路712，其可类似于可用来提供电压到自举开关电路的浮动电压源。由偏压发生器电路700供应到浮动电压源的电流可以是：

其中V_{GS_710}是NDMOS晶体管710的栅极-源极电压，且R_浮动源是浮动电压源的电阻。浮动电压源可使用电流I_导通来供应浮动电压到自举开关电路的晶体管，所述浮动电压可大致如下：

V_浮动源=I_导通*R_浮动源=V_{GS_710}        (10)

因为浮动电压源在自举开关中晶体管的栅极与源极之间施加浮动电压，所以晶体管的栅极-源极电压可大致如下：

V_{GS_SW}=V_浮动源=V_{GS_710}        (11)

因此，自举开关中晶体管的栅极-源极电压(Vgs_sw)可大致是NDMOS晶体管710的栅极-源极电压(Vgs)。在这种配置下，自举开关中晶体管可呈现类似于精密电阻器708电阻的导通电阻，其在过程和温度变动期间大致恒定。使导通电阻在过程和温度变动期间保持大致恒定可容许晶体管102和104在导通电阻方面的特性大致恒定。

图8是描绘可用来产生用于自举开关电路的恒定晶体管导通电阻的偏压发生器电路800的第二示例性实施方案的电路示意图。偏压发生器电路800类似于图7中所示的偏压发生器电路700。除了图7中所示的元件之外，偏压发生器电路800可包括晶体管802和传感组件804。传感组件804可以是单位增益缓冲器，但不限于此。晶体管802可以是NDMOS晶体管，但不限于此。

在偏压发生器电路800中，晶体管710和802可用以复制供应给自举开关电路（例如，图2中所示的电路200）中晶体管的栅极-源极电压，同时在过程和温度变动期间保持恒定晶体管导通电阻。晶体管710和晶体管802可对自举开关电路中的晶体管提供改进型匹配。在示例性实施方案中，NDMOS晶体管710的栅极和NDMOS晶体管802的栅极可耦接在一起。类似地，NDMOS晶体管710的源极和NDMOS晶体管802的源极可耦接在一起。NDMOS晶体管710和802的栅极-源极电压（Vgs）可被迫跨过浮动电压源复制电路712。浮动电压源复制电路712可产生的电流I_导通可被提供给浮动电压源。使用电流I_导通，浮动电压源可在自举开关电路中的晶体管102和104的栅极与源极之间施加浮动电压，使得跨过晶体管102和104提供在过程和温度期间大致恒定的导通电阻。因此，在操作期间可改进或维持开关性能。

图9是描绘具有可处理快速开关的控制电路的自举开关电路900的第一示例性实施方案的电路示意图。自举开关电路900可包括晶体管102、晶体管104、电流源906、电路元件908、晶体管910、电流源912和晶体管914。晶体管102和晶体管104的栅极可相互耦接。类似地，晶体管102和晶体管104的源极可相互耦接。晶体管102、104和914可以是NMOS晶体管且晶体管910可以是PMOS晶体管，但不限于此。

电流源906可耦接在连接晶体管102和104栅极的节点与第一电源电压VDD之间。电路元件908可耦接在连接晶体管102和104栅极的节点与晶体管910源极之间。晶体管910的漏极可耦接到第二电源电压VSS。晶体管910和914可耦接到连接晶体管102和104源极的节点。晶体管914的漏极可耦接到第一电源电压VDD且晶体管914的源极可耦接到连接晶体管102和104源极的节点。电流源912可耦接在连接晶体管102和104源极的节点与第二电源电压VSS之间。

使用电流源906、电路元件908、晶体管910和914以及电流源912可跨过晶体管102和104的连接栅极和连接源极产生电压来控制自举开关电路中的晶体管102和104何时接通以及其何时关闭。为了接通晶体管102和104，电流源906可提供电流I_导通以跨过电路元件908产生电压(Vr)且产生PMOS晶体管910的栅极-源极电压（Vgs）。跨过电路元件908和PMOS晶体管910的电压可在NMOS晶体管102和104中产生栅极-源极电压（Vgs），其大致等于：

V_GS=V_R+V_{GS_910}          (12)

其中V_R是跨过电阻器的电压且V_{GS_910}是PMOS晶体管910的栅极-源极电压。当电流源906提供电流I_导通时，NMOS晶体管914可在耦接到该NMOS晶体管914的栅极的节点处经历负电压(Vgs)且其因此关闭。

为了关闭自举开关电路中的NMOS晶体管102和104，电流源912可提供电流I_关闭，其流过NMOS晶体管914。NMOS晶体管102和104的栅极-源极电压(Vgs)可大致等于NMOS晶体管914的栅极-源极电压(Vgs_914)。因此，NMOS晶体管102和104的栅极-源极电压Vgs可大致是：

V_GS=-V_{GS_914}            (13)

其中V_{GS_914}是NMOS晶体管914的栅极-源极电压。

自举开关电路900中的电路元件908可以是电阻器、二极管、二极管连接NMOS或PMOS晶体管和齐纳二极管中的任何一种或组合。自举开关电路900中的电路元件908不一定是双向电路元件。举例来说，电路元件908可以是定向电阻器或二极管。电路元件908可包括一个或多个二极管或二极管连接装置来提供快速接通和关闭。

图9中所示的自举开关电路900容许快速接通和关闭，这是因为PMOS晶体管910和NMOS晶体管914可经受相对较高的电流而不会跨过PMOS晶体管910和NMOS晶体管914产生高压降。因此，高电流可被提供用于自举开关电路中晶体管102和104的更快速接通和/或关闭。在接通和/或关闭之后，可减小电流来节约电力。

图10是描绘具有可处理快速开关的控制电路的自举开关电路1000的第二示例性实施方案的电路示意图。自举开关电路1000可包括晶体管102和104、电流源1002、NMOS晶体管1004和1006、由PMOS晶体管1008和1010形成的电流镜电路、一个或多个二极管1012、晶体管1014和晶体管1016。晶体管102和104的栅极可耦接在一起。类似地，晶体管102和104的源极可耦接在一起。晶体管102、104和1016可以是NMOS晶体管且晶体管1014可以是PMOS晶体管，但不限于此。

为了接通和关闭自举开关电路1000，可施加控制信号到NMOS晶体管1004和1006的栅极。为了接通自举开关电路1000中的晶体管102和104，可施加相对较高的信号到NMOS晶体管1004的栅极，且可施加相对较低的信号到NMOS晶体管1006的栅极。当NMOS晶体管1004接通时，电流Ib可流过NMOS晶体管1004和PMOS晶体管1008。由PMOS晶体管1008和1010形成的电流镜可被配置成将电流Ib注入连接二极管1012和NMOS晶体管1016的节点。电流Ib接着可流过二极管1012以及由PMOS晶体管1014形成的随耦器。跨过二极管1012且跨过PMOS晶体管1014的源极和栅极可产生压降。这些压降的总和可跨过晶体管102和104的源极和栅极施加。明确地说，自举开关电路1000中由二极管1012和PMOS晶体管1014引起的晶体管102和104的栅极-源极电压可大致如下：

V_GS=V_{GS_1014}+V_D1+V_D2+V_D3       (14)

其中V_D1、V_D2和V_D3是跨过二极管1012的电压，且V_{GS_1014}是PMOS晶体管1014的栅极-源极电压。当晶体管102和104的栅极-源极电压Vgs超过晶体管102和104的阈值电压时，晶体管102和104可被接通且自举开关电路1000可传导施加到自举开关电路1000输入端的信号。当供应偏置电流Ib来接通自举开关电路1000时，NMOS晶体管1016会关闭，这是因为其经历了负电压Vgs。

为了关闭自举开关电路1000中的晶体管102和104，可施加相对较低的信号到NMOS晶体管1004的栅极，且可施加相对较高的信号到NMOS晶体管1006的栅极。当NMOS晶体管1006接通时，电流Ib可流过NMOS晶体管1006和PMOS晶体管1016。当跨过PMOS晶体管1016施加偏置电流Ib时，NMOS晶体管102和104的栅极-源极电压Vgs可等于PMOS晶体管1016的栅极-源极电压的相反数。因此，在晶体管102和104的栅极-源极处可提供负电压来关闭自举开关电路1000。当NMOS晶体管1016传导偏置电流Ib时，二极管1012可被反向偏置。

类似于图9中所示的第一示例性实施方案，自举开关电路1000可容许更快速的接通和关闭，这是因为由PMOS晶体管1014、NMOS晶体管1016和二极管1012形成的随耦器连接装置可经受高电流而不会跨过这些装置产生高压降。因此，高电流可被提供用于更快速的接通和/或关闭。在接通和/或关闭之后，可减小电流来节约电力。

可被配置成提供期望压降的其它元件可用来代替形成压降的二极管1012。举例来说，电阻器或电阻器和二极管的组合可用来代替二极管1012。

使用由晶体管1004和1006形成的控制电路以及由晶体管1008和1010形成的电流镜电路所供应的偏置电流可由其它电路供应。这些电路的实例包括图4A、图4B和图4C中所示的示例性电路。

如本领域熟练技术人员将了解，本文描述的开关配置不限于所描绘的特定晶体管，而是可应用于各种晶体管技术，包括NMOS晶体管、PMOS晶体管、NDMOS晶体管和PDMOS晶体管。此外，在上述实施方案中，二极管可以是电阻器、二极管、二极管连接晶体管（例如，二极管连接的双极装置，诸如NPN或PNP晶体管）和齐纳二极管中的任何一种或组合。

虽然参考自举开关电路阐释所述实施方案，但应了解所述示例性实施方案可应用于具有一个或多个晶体管的其它类型的开关。

虽然上文已经描述本发明的各个方面，但应了解其已通过举实例且非限制性地加以呈现。本领域熟练技术人员将显而易知在不脱离本发明精神和范畴的情况下可在其中做出形式和细节上的各种变更。因此，本发明应仅根据以上权利要求及其等效物来定义。

Claims (31)

1.一种自举开关电路，其包括：

第一开关晶体管，其用来接收输入信号；

第二开关晶体管，其用来提供输出信号，其中所述第二开关晶体管的源极耦接到所述第一开关晶体管的源极；

电压源，其耦接到所述第一开关晶体管的栅极和所述第二开关晶体管的栅极中的至少一个，并且耦接到所述第一和第二开关晶体管的所述源极，其中所述电压源基于接收的偏置电流产生控制电压来启动所述第一和第二开关晶体管中的至少一个；和

电压源驱动器，其耦接到所述电压源，其中所述电压源驱动器基于偏置电压产生所述偏置电流，所述偏置电压包括大致对应于所述第一和第二开关晶体管中的至少一个的过驱动电压的第一电压和大致对应于所述第一和第二开关晶体管中的至少一个的阈值电压的第二电压。

2.根据权利要求1所述的自举开关电路，其中所述第一开关晶体管的所述栅极耦接到所述第二开关晶体管的所述栅极。

3.根据权利要求1所述的自举开关电路，其中所述第一电压是外部参考电压。

4.根据权利要求1所述的自举开关电路，其中所述第一电压和所述第二电压被导出以提供在过程和温度变动期间大致恒定的所述第一或第二开关晶体管的导通电阻。

5.根据权利要求1所述的自举开关电路，其中所述电压源驱动器包括电压源晶体管，其中所述电压源晶体管的栅极-源极电压大致对应于所述第二电压。

6.根据权利要求5所述的自举开关电路，其中所述电压源晶体管与所述第一和第二开关晶体管是相同类型。

7.根据权利要求1所述的自举开关电路，其中所述电压源包括：

传感元件，其耦接到所述第一和第二开关晶体管的所述源极，和

电路元件，其耦接在所述传感元件与所述第一和第二开关晶体管的所述栅极中的至少一个之间，

其中在所述电路元件和所述传感元件上产生的归因于所述偏置电流的压降实质上对应于所述控制电压。

8.根据权利要求7所述的自举开关电路，其中：

所述传感元件是晶体管，

所述电路元件包括耦接到所述晶体管的源极的电阻器，且

所述晶体管的栅极耦接到所述第一和第二开关晶体管的所述耦接源极。

9.根据权利要求1所述的自举开关电路，其中：

所述控制电压大致等于所述偏置电压，

所述控制电压包括对应于接通所述第一和第二开关晶体管中的至少一个所需的阈值电压的第一分量，和对应于施加到所述第一和第二开关晶体管中的至少一个的过驱动电压的第二分量，且

所述过驱动电压在过程和温度变动期间大致恒定。

10.根据权利要求1所述的自举开关电路，其中：

所述电压源驱动器包括电压源复制电路，其包括与所述电压源的对应电路元件实质相同的一个或多个电路元件，且

所述电压源复制电路将所述偏置电压转换成为所述偏置电流。

11.根据权利要求1所述的自举开关电路，其中所述电压源驱动器包括：

电压源晶体管，其中所述电压源晶体管的栅极-源极电压大致对应于所述第二电压，

放大器，其接收所述第一电压并且在连接至所述电压源晶体管的源极的节点处提供所述第一电压，和

浮动电压源复制电路，其耦接到连接所述电压源晶体管的漏极和栅极的节点，从而接收所述第一电压和所述第二电压的总和并且将所述偏置电压转换成为偏置电流。

12.一种自举开关电路，其包括：

第一开关晶体管，其用来接收输入信号；

第二开关晶体管，其用来提供输出信号，其中所述第二开关晶体管的源极耦接到所述第一开关晶体管的源极；

电压源，其耦接到所述第一开关晶体管的栅极和所述第二开关晶体管的栅极中的至少一个，并且耦接到所述第一和第二开关晶体管的所述源极，其中所述电压源基于接收的偏置电流产生控制电压来启动所述第一和第二开关晶体管中的至少一个；和

电压源驱动器，其耦接到所述电压源，其中所述电压源驱动器基于偏置电压产生所述偏置电流，所述偏置电压通过施加电流到具有大致恒定电阻的电路元件来产生，且所述偏置电压大致对应于用来启动所述第一和第二开关晶体管中的至少一个的所述控制电压。

13.根据权利要求12所述的自举开关电路，其中所述第一开关晶体管的所述栅极耦接到所述第二开关晶体管的所述栅极。

14.根据权利要求12所述的自举开关电路，其中所述电路元件包括电阻器。

15.根据权利要求12所述的自举开关电路，其中所述电路元件具有在过程和温度变动期间大致恒定的电阻。

16.根据权利要求12所述的自举开关电路，其中所述电压源驱动器包括电压源晶体管，其中所述电压源晶体管的栅极-源极电压大致对应于所述偏置电压。

17.根据权利要求16所述的自举开关电路，其中所述电压源晶体管与所述第一和第二开关晶体管是相同类型。

18.根据权利要求12所述的自举开关电路，其中所述电压源驱动器包括具有耦接栅极和耦接源极的第一电压源晶体管以及第二电压源晶体管，其中所述第一和第二电压源晶体管的栅极-源极电压大致对应于所述偏置电压。

19.根据权利要求18所述的自举开关电路，其中所述第一和第二电压源晶体管与所述第一和第二开关晶体管是相同类型。

20.根据权利要求12所述的自举开关电路，其中：

所述电压源驱动器包括电压源复制电路，其包括与所述电压源的对应电路元件实质相同的一个或多个电路元件，且

所述电压源复制电路将所述偏置电压转换成为所述偏置电流。

21.根据权利要求12所述的自举开关电路，其中所述电压源驱动器包括：

电压源晶体管，其中所述电压源晶体管的栅极-源极电压大致对应于所述偏置电压，

所述电压源驱动器包括电压源复制电路，其包括与所述电压源的对应电路元件实质相同的一个或多个电路元件，所述电压源复制电路耦接到所述电压源晶体管的栅极，且所述电压源复制电路将所述偏置电压转换成为所述偏置电流，和

放大器，其用来驱动所述电压源晶体管的所述栅极使得跨过所述电路元件的压降被迫跨过所述电压源晶体管的所述漏极和源极。

22.一种自举开关电路，其包括：

第一开关晶体管，其用来接收输入信号；

第二开关晶体管，其用来提供输出信号，其中所述第二开关晶体管的源极耦接到所述第一开关晶体管的源极；

电压源，其耦接到所述第一开关晶体管的栅极和所述第二开关晶体管的栅极中的至少一个，并且耦接到所述第一和第二开关晶体管的所述源极，

其中所述电压源产生第一控制电压来通过加和当第一偏置电流被施加到第一晶体管和电路元件时所述第一晶体管的栅极-源极电压和跨过所述电路元件的电压而接通所述第一和第二开关晶体管中的至少一个，且

其中所述电压源产生第二控制电压来关闭所述第一和第二开关晶体管中的至少一个，所述第二控制电压大致对应于当第二偏置电流被施加到第二晶体管时产生的所述第二晶体管的栅极-源极电压的负值。

23.根据权利要求22所述的自举开关电路，其中所述第一开关晶体管的所述栅极耦接到所述第二开关晶体管的所述栅极。

24.根据权利要求22所述的自举开关电路，其中所述电路元件包括定向电阻器。

25.根据权利要求22所述的自举开关电路，其中所述电路元件包括二极管或二极管连接装置。

26.根据权利要求22所述的自举开关电路，其中所述第一和第二晶体管的所述栅极耦接到所述第一和第二开关晶体管的所述源极，所述电路元件的第一端子耦接到所述第一晶体管的源极且所述电路元件的第二端子耦接到所述第一和第二开关晶体管的所述栅极中的至少一个，所述电路元件的所述第二端子接收所述第一偏置电流，且所述第二晶体管的所述源极接收所述第二偏置电流。

27.根据权利要求22所述的自举开关电路，其中所述第一和第二偏置电流由电流产生电路所产生，其包括：

电流镜电路；

第一电流导引晶体管，其耦接在所述电流镜电路与提供所述第一偏置电流的第一偏置电流源之间；和

第二电流导引晶体管，其耦接在所述电流镜电路与提供所述第二偏置电流的第二偏置电流源之间。

28.根据权利要求22所述的自举开关电路，其中所述第一和第二偏置电流由电流产生电路所产生，其包括：

具有连接在一起的源极的第一和第二电流导引晶体管，所述第一电流导引晶体管被配置成接收控制输入来接通或关闭所述第一和第二开关晶体管，所述第二电流导引晶体管被配置成接收所述控制输入的反数；

电流源，其耦接到所述第一和第二电流导引晶体管的所述源极；和

电流镜电路，其具有耦接在所述第一和第二电流导引晶体管的漏极之间的第一端子。

29.一种开关电路，其包括：

第一开关晶体管，其用来接收输入信号或提供输出信号；

第二开关晶体管，其用来接收所述输入信号或提供所述输出信号，其中所述第二开关晶体管的源极经由电路元件耦接到所述第一开关晶体管的源极；

电压源，其耦接到所述第一开关晶体管的栅极并且耦接到所述第一开关晶体管的源极，其中所述电压源基于接收的偏置电流产生控制电压来启动所述第一开关晶体管；和

电压源驱动器，其耦接到所述电压源，其中所述电压源驱动器基于偏置电压产生所述偏置电流。

30.根据权利要求29所述的开关电路，其中所述第一开关晶体管的所述栅极耦接到所述第二开关晶体管的栅极。

31.根据权利要求29所述的开关电路，其中所述偏置电压包括大致对应于所述第一开关晶体管的过驱动电压的第一电压和大致对应于所述第一开关晶体管的阈值电压的第二电压。

Images