CN103855169B - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN103855169B
CN103855169B CN201310624751.6A CN201310624751A CN103855169B CN 103855169 B CN103855169 B CN 103855169B CN 201310624751 A CN201310624751 A CN 201310624751A CN 103855169 B CN103855169 B CN 103855169B
Authority
CN
China
Prior art keywords
layer
conductive layer
insulating layer
transistor
addition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310624751.6A
Other languages
English (en)
Other versions
CN103855169A (zh
Inventor
山崎舜平
木村肇
三宅博之
小山润
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to CN201811513967.4A priority Critical patent/CN109449170B/zh
Publication of CN103855169A publication Critical patent/CN103855169A/zh
Application granted granted Critical
Publication of CN103855169B publication Critical patent/CN103855169B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/044—Physical layout, materials not provided for elsewhere
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Vehicle Body Suspensions (AREA)
  • Diaphragms For Electromechanical Transducers (AREA)
  • Measuring Pulse, Heart Rate, Blood Pressure Or Blood Flow (AREA)

Abstract

本发明提供一种能够提高可靠性的新颖的显示装置。本发明的一个方式是一种显示装置，包括：设置在第一布线与第二布线之间的绝缘层，其中，绝缘层包括第一绝缘层以及以与第一绝缘层重叠的方式设置的第二绝缘层，绝缘层包括第二绝缘层的一部分被去除的区域，并且，该区域用作保护电路。另外，本发明的一个方式是一种显示装置，其中在绝缘层与晶体管所具有的半导体层重叠的区域中包括第一绝缘层及第二绝缘层。另外，本发明的一个方式是一种显示装置，其中在将第一布线与第二布线直接连接的区域中包括第一绝缘层及第二绝缘层被去除的区域。

Description

显示装置
技术领域
本发明涉及一种物体（product；包括机器（machine）、产品（manufacture）及组件（composition of matter））以及方法（process；包括单纯方法及生产方法）。尤其是，本发明的一个方式涉及一种半导体装置、显示装置、发光装置、电子设备、它们的驱动方法或制造方法。尤其是，本发明的一个方式尤其涉及一种包含氧化物半导体的半导体装置、显示装置、电子设备或发光装置。
此外，显示装置是指包括显示元件的装置。另外，显示装置包括驱动多个像素的驱动电路等。此外，显示装置包括配置在其他衬底上的控制电路、电源电路、信号生成电路等。
背景技术
近年来，随着技术革新，以液晶显示装置为代表的显示装置的元件及布线的微型化得到进展，量产技术也显著地进步。今后，需要通过进一步提高制造成品率来实现低成本化。
当对显示装置施加因静电等引起的浪涌电压时，元件被破坏而不能进行正常的显示。因此，有制造成品率恶化的忧虑。作为上述问题的对策，在显示装置中设置有用来使浪涌电压分散到其他布线的保护电路（例如，参照专利文献1至7）。
现有技术文献
[专利文献1]日本专利申请公开2010-92036号公报
[专利文献2]日本专利申请公开2010-92037号公报
[专利文献3]日本专利申请公开2010-97203号公报
[专利文献4]日本专利申请公开2010-97204号公报
[专利文献5]日本专利申请公开2010-107976号公报
[专利文献6]日本专利申请公开2010-107977号公报
[专利文献7]日本专利申请公开2010-113346号公报
发明内容
发明要解决的技术问题
在显示装置中，保护电路所代表的以提高可靠性为目的的结构非常重要。
于是，本发明的一个方式的课题之一是提供一种能够提高可靠性的具有新颖结构的显示装置。或者，本发明的一个方式的课题之一是提供一种能够降低静电破坏的具有新颖结构的显示装置。或者，本发明的一个方式的课题之一是提供一种能够降低静电的影响的具有新颖结构的显示装置。或者，本发明的一个方式的课题之一是提供一种不容易损坏的具有新颖结构的显示装置。或者，本发明的一个方式的课题之一是提供一种能够降低在研磨工序中对晶体管造成的影响的具有新颖结构的显示装置。或者，本发明的一个方式的课题之一是提供一种能够降低在检查工序中对晶体管造成的影响的具有新颖结构的显示装置。或者，本发明的一个方式的课题之一是提供一种能够降低使用触摸传感器时的不良现象的影响的具有新颖结构的显示装置。或者，本发明的一个方式的课题之一是提供一种能够降低晶体管的特性变动或劣化的具有新颖结构的显示装置。或者，本发明的一个方式的课题之一是提供一种能够降低晶体管的阈值电压的变动或劣化的具有新颖结构的显示装置。或者，本发明的一个方式的课题之一是提供一种能够抑制晶体管的常导通化状态的具有新颖结构的显示装置。或者，本发明的一个方式的课题之一是提供一种能够提高晶体管的制造成品率的具有新颖结构的显示装置。或者，本发明的一个方式的课题之一是提供一种能够保护晶体管的具有新颖结构的显示装置。或者，本发明的一个方式的课题之一是提供一种能够使积聚在像素电极中的电荷放电的具有新颖结构的显示装置。或者，本发明的一个方式的课题之一是提供一种能够使积聚在布线中的电荷放电的具有新颖结构的显示装置。或者，本发明的一个方式的课题之一是提供一种包括导电率得到提高的氧化物半导体层的具有新颖结构的显示装置。或者，本发明的一个方式的课题之一是提供一种能够控制氧化物半导体层的导电率的具有新颖结构的显示装置。或者，本发明的一个方式的课题之一是提供一种能够控制栅极绝缘膜的导电率的具有新颖结构的显示装置。或者，本发明的一个方式的课题之一是提供一种能够容易实现正常的显示的具有新颖结构的显示装置。
此外，这些课题的记载不妨碍其他课题的存在。此外，本发明的一个方式并不需要解决所有上述课题。另外，从说明书、附图、权利要求书等的记载看来上述以外的课题是显然的，且可以从说明书、附图、权利要求书等的记载中抽出上述以外的课题。
解决问题的技术手段
本发明的一个方式是一种显示装置，包括：设置在第一布线与第二布线之间的绝缘层，其中，所述绝缘层包括第一绝缘层以及以与所述第一绝缘层重叠的方式设置的第二绝缘层，并且，所述绝缘层包括具有所述第二绝缘层的一部分被去除的区域的保护电路。
本发明的一个方式是一种显示装置，包括：设置在第一布线与第二布线之间的绝缘层，其中，所述绝缘层包括第一绝缘层以及以与所述第一绝缘层重叠的方式设置的第二绝缘层，所述绝缘层包括具有所述第二绝缘层的一部分被去除的区域的保护电路，并且，在所述绝缘层与晶体管所具有的半导体层重叠的区域中包括所述第一绝缘层及所述第二绝缘层。
本发明的一个方式是一种显示装置，包括：设置在第一布线与第二布线之间的绝缘层，其中，所述绝缘层包括第一绝缘层以及以与所述第一绝缘层重叠的方式设置的第二绝缘层，所述绝缘层包括具有所述第二绝缘层的一部分被去除的区域的保护电路，在所述绝缘层与晶体管所具有的半导体层重叠的区域中包括所述第一绝缘层及所述第二绝缘层，并且，在将所述第一布线与所述第二布线直接连接的区域中，具有所述第一绝缘层及所述第二绝缘层被去除的区域。
在本发明的一个方式的显示装置中，所述第一绝缘层的电阻率优选为1010Ωcm以上且低于1018Ωcm。
在本发明的一个方式中，所述半导体层优选为氧化物半导体层。
发明效果
根据本发明的一个方式，可以提高显示装置的可靠性。
附图说明
图1A和图1B是显示装置的俯视示意图及说明保护电路的电路图；
图2A和图2B是说明显示装置的电阻元件的截面图；
图3是显示装置的俯视示意图及说明保护电路的电路图；
图4是显示装置的俯视示意图；
图5A和图5B是显示装置的俯视图及电路图；
图6A和图6B是显示装置的截面图；
图7A和图7B是显示装置的俯视图及电路图；
图8是显示装置的截面图；
图9A和图9B是显示装置的截面图；
图10是显示装置的截面图；
图11A至图11D是说明晶体管的制造方法的图；
图12A至图12C是说明晶体管的制造方法的图；
图13A和图13B是说明晶体管的截面图的图；
图14A至图14C是说明显示装置的制造方法的图；
图15A和图15B是说明显示装置的制造方法的图；
图16A和图16B是说明显示装置的制造方法的图；
图17A和图17B是说明显示装置的制造方法的图；
图18是显示装置的截面图；
图19A和图19B是显示装置的俯视图及截面图；
图20A和图20B是显示装置的俯视图及截面图；
图21A和图21B是显示装置的俯视图及截面图；
图22A和图22B是显示装置的俯视图；
图23A和图23B是显示装置的截面图；
图24A至图24C是显示装置的电路图；
图25A至图25C是显示装置的截面图；
图26A至图26D是说明显示装置的制造方法的截面图；
图27A至图27C是说明显示装置的制造方法的截面图；
图28A和图28B是显示装置的俯视图及截面图；
图29A和图29B是显示装置的截面图；
图30是显示装置的截面图；
图31是显示装置的截面图；
图32是显示装置的截面图；
图33是显示装置的截面图；
图34是显示装置的截面图；
图35是显示装置的截面图；
图36是显示装置的截面图；
图37是显示装置的截面图；
图38是显示装置的截面图；
图39是显示装置的截面图；
图40是显示装置的俯视图；
图41A和图41B是显示装置的截面图及俯视图；
图42A和图42B是说明触摸传感器的图；
图43是说明触摸传感器的截面图；
图44是说明触摸传感器的电路图；
图45A和图45B是说明能够用于显示装置的像素的电路的电路图；
图46是说明使用本发明的一个方式的显示装置的显示模块的图；
图47A至图47H是说明使用本发明的一个方式的显示装置的电子设备的图；
图48A至图48H是说明使用本发明的一个方式的显示装置的电子设备的图；
图49A和图49B是显示装置的俯视图及截面图；
图50A至图50C是用来说明氧化物叠层的截面图及能带图；
图51是说明保护电路的电路图；
图52A和图52B是说明保护电路的电路图及波形图。
符号说明
GL 扫描线
DL 数据线
LC 液晶元件
CAP 电容元件
DL_Y 数据线
DL_n 数据线
DL_1 数据线
GL_X 扫描线
GL_m 扫描线
GL_1 扫描线
102 像素部
104 驱动电路部
104a 栅极驱动器
104b 源极驱动器
106 保护电路
106_1 保护电路
106_2 保护电路
106_3 保护电路
106_4 保护电路
107 端子部
108 像素电路
110 布线
112 布线
114 电阻元件
130 液晶元件
131_1 晶体管
131_2 晶体管
133_1 电容元件
133_2 电容元件
134 晶体管
135 发光元件
140 衬底
142 导电层
144 绝缘层
146 绝缘层
148 导电层
151 晶体管
152 晶体管
153 晶体管
154 晶体管
155 晶体管
156 晶体管
157 晶体管
158 晶体管
159 晶体管
160 晶体管
161 晶体管
162 晶体管
163 晶体管
164 晶体管
165 晶体管
166 晶体管
171 电阻元件
172 电阻元件
173 电阻元件
174 电阻元件
175 电阻元件
176 电阻元件
177 电阻元件
178 电阻元件
179 电阻元件
180 电阻元件
181 布线
182 布线
183 布线
184 布线
185 布线
186 布线
187 布线
188 布线
189 布线
190 布线
191 布线
199 电阻元件
301 导电膜
302 晶体管
304 晶体管
306 晶体管
308 晶体管
310 晶体管
312 晶体管
314 晶体管
316 晶体管
351 布线
352 布线
353 布线
354 布线
355 布线
356 布线
381 布线
382 布线
383 布线
384 布线
385 布线
386 布线
400 衬底
401 导电膜
402 栅电极
403 绝缘膜
404 第二绝缘膜
405 氧化物半导体膜
406 岛状氧化物半导体层
406s 氧化物叠层
407 导电膜
408 源电极
409 漏电极
410 绝缘层
411 绝缘层
412 绝缘层
413 氧化物半导体层
414 氧化物半导体层
414s 氧化物层
415 氧化物半导体层
416 绝缘层
420 触摸面板
421 偏振片
422 偏振片
423 导电层
430 区域
431 布线
432 布线
450 触摸传感器
451 电极
451a 导电膜
451b 导电膜
451c 导电膜
452 电极
454 电容元件
461 FPC
462 FPC
471 电极
481 绝缘膜
482 绝缘膜
486 布线
491 衬底
492 衬底
500 液晶显示装置
501 像素部
502 栅极驱动器
503 栅极驱动器
504 源极驱动器
505 端子部
506 FPC
511 保护电路
512 密封构件
515 间隔物
518 像素
519 导电层
520 导电层
521 衬底
522 晶体管
523 半导体层
524 导电层
525 导电层
526 导电层
528 开口部
532 绝缘层
533 绝缘层
534 绝缘层
535 绝缘层
536 绝缘层
537 绝缘层
538 绝缘层
539 取向膜
540 液晶层
541 衬底
542 黑矩阵
543 滤色片
544 保护层
545 取向膜
551 导电层
551L 布线
552 导电层
552L 布线
553 开口部
554 导电层
555 半导体层
556 导电层
557 导电层
558 导电层
559 导电层
561 导电层
571 导电层
572 导电层
573 导电层
574 导电层
575 导电层
576 导电层
581 像素部
582 保护电路
583 连接部
584 开口部
585 开口部
586 开口部
600 布线
601 布线
602 布线
603 保护电路
604A 晶体管
604B 晶体管
605A 晶体管
605B 晶体管
5000 框体
5001 显示部
5002 显示部
5003 扬声器
5004 LED灯
5005 操作键
5006 连接端子
5007 传感器
5008 麦克风
5009 开关
5010 红外端口
5011 记录媒体读入部
5012 支撑部
5013 耳机
5014 天线
5015 快门按钮
5016 图像接收部
5017 充电器
5018 支撑台
5019 外部连接端口
5020 指向装置
5021 读写器
5022 框体
5023 显示部
5024 遥控装置
5025 扬声器
5026 显示模块
5027 整体浴室
5028 显示模块
5029 车体
5030 天花板
5031 显示模块
5032 铰链部
8000 显示模块
8001 上部覆盖物
8002 下部覆盖物
8003 FPC
8004 触摸面板
8005 FPC
8006 显示面板单元
8007 背光单元
8008 光源
8009 框架
8010 印刷衬底
8011 电池
具体实施方式
下面，参照附图对实施方式进行说明。但是，实施方式可以以多个不同方式来实施，所属技术领域的普通技术人员可以很容易地理解到，其方式和详细内容可以在不脱离本发明的宗旨及其范围的情况下被变更为各种各样的形式。因此，本发明不应该被解释为仅限定在以下所示的实施方式所记载的内容中。
此外，在附图中，大小、层的厚度或区域有时为了明确起见而被夸大。因此，不一定局限于其尺度。此外，在附图中，示意性地示出理想的例子，而不局限于附图所示的形状或数值等。例如，可以包括因噪声所引起的信号、电压或电流的不均匀，或定时的偏差所引起的信号、电压或电流的不均匀等。
此外，在本说明书等中，晶体管是指至少包括栅极、漏极以及源极的具有三个端子的元件。并且，在漏极（漏极端子、漏极区或漏电极）与源极（源极端子、源极区或源电极）之间具有沟道区，并能够通过漏极、沟道区以及源极而流过电流。
在此，因为源极和漏极根据晶体管的结构或工作条件等而改变，因此很难限定哪个是源极哪个是漏极。因此，有时不将用作源极的部分或用作漏极的部分称为源极或漏极，而将源极和漏极中的一个记为第一电极并将源极和漏极中的另一个记为第二电极。
此外，本说明书所使用的“第一”、“第二”、“第三”等序数词是为了避免结构要素的混淆而附上的，而不是为了在数目方面上进行限定而附上的。
此外，在本说明书中，“使A与B连接”是指除了使A与B直接连接的情况以外，还包括使A与B电连接的情况。在此，“使A与B电连接”是指当在A与B之间存在具有某种电作用的对象物时，能够进行A和B的电信号的授受。
此外，在本说明书中，为了方便起见，使用“上”“下”等的表示配置的词语以参照附图说明各结构的位置关系。另外，结构的位置关系根据描述各结构的方向适当地改变其关系。因此，不局限于本说明书中所说明的词语，根据情况可以适当地换词语。
另外，附图中的方框图的各电路方框的配置是为了说明而特定位置关系的，虽然其示出为使用不同的电路方框使不同的功能实现，但是有时在实际上的电路或区域中，将其设置为有可能在相同的电路或相同的区域中使不同的功能实现。此外，附图中的方框图的各电路方框的功能是为了说明而特定功能的，虽然其示出为一个电路方框，但是有时在实际上的电路或区域中，将在一个电路方框中进行的处理设定为在多个电路方框中进行。
此外，像素相当于能够控制一个色彩单元（例如，R（红色）、G（绿色）、B（蓝色）中任一种）的亮度的显示单位。因此，当采用彩色显示装置时，彩色图像的最小显示单位由R的像素、G的像素和B的像素的三种像素构成。但是，用来显示彩色图像的色彩单元不局限于三种颜色，而既可以使用三种以上的颜色，也可以使用RGB以外的颜色。
在本说明书中，参照附图对本发明的实施方式进行说明。另外，按如下顺序进行各实施方式的说明。
1.实施方式1（根据本发明的一个方式的基本结构）
2.实施方式2（显示装置的各结构）
3.实施方式3（显示装置的各结构的变形例子）
4.实施方式4（触摸面板的结构）
5.实施方式5（触摸面板的变形例子）
6.实施方式6（像素电路结构的变化形式）
7.实施方式7（电子设备）
8.实施方式8（成膜方法）
实施方式1
在本实施方式中，参照图1A和图1B、图2A和图2B、图3、图49A和图49B、图51以及图52A和图52B对本发明的一个方式的显示装置进行说明。
图1A所示的显示装置包括：具有像素的显示元件的区域（以下称为像素部102）；具有用来驱动像素的电路的电路部（以下称为驱动电路部104）；具有保护元件的功能的电路（以下称为保护电路106）；以及端子部107。
像素部102包括用来驱动配置为X行（X为2以上的自然数）Y列（Y为2以上的自然数）的多个显示元件的电路（以下称为像素电路108），驱动电路部104包括输出选择像素的信号（扫描信号）的电路（以下称为栅极驱动器104a）、用来供应用来驱动像素的显示元件的信号（数据信号）的电路（以下称为源极驱动器104b）等的驱动电路。
栅极驱动器104a具有移位寄存器等。栅极驱动器104a通过端子部107被输入用来驱动移位寄存器的信号并将该信号输出。例如，栅极驱动器104a被输入起始脉冲信号、时钟信号等并输出脉冲信号。栅极驱动器104a具有控制被提供扫描信号的布线（以下称为扫描线GL_1至GL_X）的电位的功能。另外，也可以设置多个栅极驱动器104a，并通过多个栅极驱动器104a分割地控制扫描线GL_1至GL_X。或者，栅极驱动器104a具有能够供应初始化信号的功能。但是，不局限于此，栅极驱动器104a可以供应其他信号。
源极驱动器104b具有移位寄存器等。除了用来驱动移位寄存器的信号之外，作为数据信号的基础的信号（像素信号）也通过端子部107被输入到源极驱动器104b。源极驱动器104b具有以像素信号为基础生成写入到像素电路108的数据信号的功能。另外，源极驱动器104b具有依照输入起始脉冲信号、时钟信号等而得到的脉冲信号来控制数据信号的输出的功能。另外，源极驱动器104b具有控制被提供数据信号的布线（以下称为数据线DL_1至DL_Y）的电位的功能。或者，源极驱动器104b具有能够供应初始化信号的功能。但是，不局限于此，源极驱动器104b可以供应其他信号。
源极驱动器104b例如使用多个模拟开关等来构成。通过依次使多个模拟开关成为导通状态，源极驱动器104b可以输出对图像信号进行时间分割而成的信号作为数据信号。此外，也可以使用移位寄存器等来构成源极驱动器104b。
多个像素电路108的每一个分别通过被提供扫描信号的多个布线（以下称为扫描线GL）之一而被输入脉冲信号，并通过被提供数据信号的多个布线（以下称为数据线DL）之一而被输入数据信号。另外，多个像素电路108的每一个通过栅极驱动器104a来控制数据信号的数据的写入及保持。例如，通过扫描线GL_m（m是X以下的自然数）从栅极驱动器104a对第m行第n列的像素电路108输入脉冲信号，并根据扫描线GL_m的电位而通过数据线DL_n（n是Y以下的自然数）从源极驱动器104b对第m行第n列的像素电路108输入数据信号。
保护电路106与作为栅极驱动器104a与像素电路108之间的布线的扫描线GL连接。或者，保护电路106与作为源极驱动器104b与像素电路108之间的布线的数据线DL连接。或者，保护电路106可以与栅极驱动器104a与端子部107之间的布线连接。或者，保护电路106可以与源极驱动器104b与端子部107之间的布线连接。此外，端子部107是指设置有用来从外部的电路对显示装置输入电源、控制信号及像素信号的端子的部分。
保护电路106是当自身所连接的布线被提供一定的范围之外的电位时使该布线和其他布线作为导通状态的电路。但是，不局限于此，保护电路106也可以供应其他信号。
如图1A所示，通过对像素部102和驱动电路部104分别设置保护电路106，可以提高显示装置对因ESD（Electro Static Discharge：静电放电）等而产生的过电流的耐性。但是，保护电路106的结构不局限于此，例如，也可以采用只将栅极驱动器104a与保护电路106连接的结构或只将源极驱动器104b与保护电路106连接的结构。或者，也可以采用将端子部107与保护电路106连接的结构。
另外，虽然在图1A中示出由栅极驱动器104a和源极驱动器104b形成驱动电路部104的例子，但是不局限于此结构。例如，也可以采用如下结构：只形成栅极驱动器104a并安装另外准备的形成有源极驱动电路的衬底（例如，由单晶半导体膜、多晶半导体膜形成的驱动电路衬底）的结构。
保护电路106例如可以使用电阻元件等来构成。图1B示出具体的保护电路的一个例子。
在图1B所示的保护电路106中，在布线110与布线112之间连接有电阻元件114。布线110例如是从图1A所示的扫描线GL、数据线DL或端子部107引导至驱动电路部104的布线。
另外，作为一个例子，布线112是被提供用来对栅极驱动器104a或源极驱动器104b供应电源的电源线的电位（例如第一电位（以下称为高电源电位VDD）、第二电位（以下称为低电源电位VSS）或接地电位GND）的布线。或者，是被提供共同电位（公用电位）的布线（公用线）。作为一个例子，布线112优选与用来对栅极驱动器104a供应电保护电路部的截面图的结构。另外，图36所示的截面图的结构是以直接接触于保护电路部中的半导体层555的方式设置绝缘层538的结构。
在图36所示的截面图中，示出衬底521、导电层519、绝缘层532、绝缘层533、半导体层523、导电层520、导电层524、绝缘层534、绝缘层535、绝缘层536、绝缘层537、导电层525、导电层526、绝缘层538、取向膜539、液晶层540、衬底541、黑矩阵542、滤色片543、保护层544、取向膜545、导电层552、导电层554、半导体层555。另外，在图36中，示出晶体管522。
作为一个例子，图37所示的截面图是图35所示的截面图的变形例子。在图37中，除了像素部的截面图之外，还同时示出图8所示的保护电路部的截面图的结构。另外，图37所示的截面图的结构是以直接接触于保护电路部中的半导体层555的方式设置绝缘层538的结构。
在图37所示的截面图中，示出衬底521、导电层519、绝缘层532、绝缘层533、半导体层523、导电层520、导电层524、绝缘层534、绝缘层535、绝缘层536、绝缘层537、导电层525、导电层526、绝缘层538、取向膜539、液晶层540、衬底541、黑矩阵542、滤色片543、保护层544、取向膜545、导电层552、导电层554、半导体层555。另外，在图37中，示出晶体管522。
作为一个例子，图38所示的截面图是图6A所示的截面图的变形例子。在图38中，除了像素部的截面图之外，还同时示出图8所示的保护电路部的截面图的结构。另外，图38所示的截面图的结构是以直接接触于保护电路部中的半导体层555的方式设置绝缘层538的结构。
在图38所示的截面图中，示出衬底521、导电层519、绝缘层532、绝缘层533、半导体层523、导电层520、导电层524、绝缘层534、绝缘层535、绝缘层536、绝缘层537、导电层525、导电层526、绝缘层538、取向膜539、液晶层540、衬底541、黑矩阵542、滤色片543、保护层544、取向膜545、导电层552、导电层554、半导体层555。另外，在图38中，示出晶体管522。
本实施方式可以与其他实施方式适当地组合而实施。
源的电源线连接，尤其是，与供应低电位的布线连接。这是因为：扫描线GL在大部分的期间中为低电位，因此，当布线112的电位也为低电位时，可以降低在正常工作中从扫描线GL泄漏到布线112的电流。
在此，参照图2A和图2B对能够用作电阻元件114的结构的一个例子进行说明。
图2A所示的电阻元件114包括：形成在衬底140上的具有导电性的层（以下称为导电层142）；形成在衬底140及导电层142上的具有绝缘性的层（以下称为绝缘层144）；以及形成在绝缘层144上的具有导电性的层（以下称为导电层148）。
图2B所示的电阻元件114包括：形成在衬底140上的导电层142；形成在衬底140及导电层142上的绝缘层144；形成在绝缘层144上的绝缘层146；以及形成在绝缘层144及绝缘层146上的导电层148。
另外，图1B所示的布线112相当于由导电层142形成的布线。此外，图1B所示的布线110相当于由导电层148形成的布线。
换言之，图2A和图2B所示的电阻元件114具有在一对电极之间夹持绝缘层144的结构，通过控制绝缘层144的电阻率（也称为电阻率、比电阻），在一对电极中的一个流过过电流的情况下，可以使过电流的一部分或全部流过另一个电极。
但是，在夹持在一对电极之间的绝缘层的电阻率较高的情况下，例如，在使用1018Ωcm以上的绝缘层的情况下，当一对电极中的某一个流过过电流时，不能使过电流顺利地流到另一个电极。
于是，作为本发明的一个方式，作为夹持在一对电极之间的绝缘层144的电阻率，例如使用1010Ωcm以上且低于1018Ωcm，优选为1011Ωcm以上且低于1015Ωcm的绝缘膜。作为具有这样的电阻率的绝缘膜，例如可以举出包含氮和硅的绝缘膜。
另外，如图2B所示，电阻元件114也可以是将覆盖一对电极中的一个电极的端部的绝缘层146设置在绝缘层144上的结构。绝缘层146可以使用其电阻率高于绝缘层144的材料形成。作为绝缘层146，使用例如1018Ωcm以上的绝缘膜即可。作为具有这样的电阻率的绝缘膜，例如可以举出包含氧、氮和硅的绝缘膜。
另外，在图1A所示的构成显示装置的构成像素部102及驱动电路部104的晶体管的制造工序中，可以同时形成用作电阻元件114的一对电极的导电层142、148以及用作电阻元件114的绝缘层的绝缘层144、146。
具体而言，例如，可以在与上述晶体管的栅电极相同的工序中制造导电层142，可以在与上述晶体管的源电极或漏电极相同的工序中制造导电层148，可以在与上述晶体管的栅极绝缘层相同的工序中制造绝缘层144、146。
如此，通过在图1A所示的显示装置中设置保护电路106，像素部102及驱动电路部104可以提高对因ESD等而产生的过电流的耐性。因此，可以提供一种能够提高可靠性的新颖的显示装置。
接着，参照图3对图1A所示的显示装置的具体结构进行说明。
图3所示的显示装置包括：像素部102；用作驱动电路部的栅极驱动器104a；源极驱动器104b；保护电路106_1；保护电路106_2；保护电路106_3；以及保护电路106_4。
另外，像素部102、栅极驱动器104a及源极驱动器104b与图1A所示的结构相同。
保护电路106_1包括晶体管151、152、153、154以及电阻元件171、172、173。另外，保护电路106_1设置在栅极驱动器104a与连接到该栅极驱动器104a的布线181、182、183之间。另外，在晶体管151中，具有作为源电极的功能的第一端子与具有作为栅电极的功能的第二端子连接，具有作为漏电极的功能的第三端子与布线183连接。在晶体管152中，具有作为源电极的功能的第一端子与具有作为栅电极的功能的第二端子连接，具有作为漏电极的功能的第三端子与晶体管151的第一端子连接。在晶体管153中，具有作为源电极的功能的第一端子与具有作为栅电极的功能的第二端子连接，具有作为漏电极的功能的第三端子与晶体管152的第一端子连接。在晶体管154中，具有作为源电极的功能的第一端子与具有作为栅电极的功能的第二端子连接，具有作为漏电极的功能的第三端子与晶体管153的第一端子连接。另外，晶体管154的第一端子与布线183及布线181连接。另外，布线183设置有电阻元件171、173。此外，电阻元件172设置在布线182与晶体管152的第一端子及晶体管153的第三端子之间。
另外，布线181例如可以用作被提供低电源电位VSS的电源线。此外，布线182例如可以用作公用线。另外，布线183例如可以用作被提供高电源电位VDD的电源线。
保护电路106_2包括晶体管155、156、157、158以及电阻元件174、175。另外，保护电路106_2设置在栅极驱动器104a与像素部102之间。此外，在晶体管155中，具有作为源电极的功能的第一端子与具有作为栅电极的功能的第二端子连接，具有作为漏电极的功能的第三端子与布线185连接。在晶体管156中，具有作为源电极的功能的第一端子与具有作为栅电极的功能的第二端子连接，具有作为漏电极的功能的第三端子与晶体管155的第一端子连接。在晶体管157中，具有作为源电极的功能的第一端子与具有作为栅电极的功能的第二端子连接，具有作为漏电极的功能的第三端子与晶体管156的第一端子连接。在晶体管158中，具有作为源电极的功能的第一端子与具有作为栅电极的功能的第二端子连接，具有作为漏电极的功能的第三端子与晶体管157的第一端子连接。另外，晶体管158的第一端子与布线184连接。此外，电阻元件174设置在布线185与晶体管156的第一端子及晶体管157的第三端子之间。另外，电阻元件175设置在布线184与晶体管156的第一端子及晶体管157的第三端子之间。
另外，布线184例如可以用作被提供低电源电位VSS的电源线。此外，布线185例如可以用作被提供高电源电位VDD的电源线。另外，布线186例如可以用作栅极线。
保护电路106_3包括晶体管159、160、161、162以及电阻元件176、177。另外，保护电路106_3设置在源极驱动器104b与像素部102之间。此外，在晶体管159中，具有作为源电极的功能的第一端子与具有作为栅电极的功能的第二端子连接，具有作为漏电极的功能的第三端子与布线190连接。在晶体管160中，具有作为源电极的功能的第一端子与具有作为栅电极的功能的第二端子连接，具有作为漏电极的功能的第三端子与晶体管159的第一端子连接。在晶体管161中，具有作为源电极的功能的第一端子与具有作为栅电极的功能的第二端子连接，具有作为漏电极的功能的第三端子与晶体管160的第一端子连接。在晶体管162中，具有作为源电极的功能的第一端子与具有作为栅电极的功能的第二端子连接，具有作为漏电极的功能的第三端子与晶体管161的第一端子连接。另外，晶体管162的第一端子与布线191连接。此外，电阻元件176设置在布线190与晶体管160的第一端子及晶体管161的第三端子之间。另外，电阻元件177设置在布线191与晶体管160的第一端子及晶体管161的第三端子之间。
另外，布线188例如可以用作公用线或源极线。此外，布线189、190例如可以用作被提供高电源电位VDD的电源线。另外，布线191例如可以用作被提供低电源电位VSS的电源线。
保护电路106_4包括晶体管163、164、165、166以及电阻元件178、179、180。此外，保护电路106_4设置在源极驱动器104b与连接到该源极驱动器104b的布线187、188、189、190、191之间。另外，在晶体管163中，具有作为源电极的功能的第一端子与具有作为栅电极的功能的第二端子连接，具有作为漏电极的功能的第三端子与布线187连接。在晶体管164中，具有作为源电极的功能的第一端子与具有作为栅电极的功能的第二端子连接，具有作为漏电极的功能的第三端子与晶体管163的第一端子连接。在晶体管165中，具有作为源电极的功能的第一端子与具有作为栅电极的功能的第二端子连接，具有作为漏电极的功能的第三端子与晶体管164的第一端子连接。在晶体管166中，具有作为源电极的功能的第一端子与具有作为栅电极的功能的第二端子连接，具有作为漏电极的功能的第三端子与晶体管165的第一端子连接。另外，晶体管166的第一端子与布线189连接。此外，电阻元件178设置在布线187与布线188之间。此外，布线188设置有电阻元件179，并与晶体管164的第一端子及晶体管165的第三端子连接。另外，电阻元件180设置在布线188与布线189之间。
另外，布线187、191例如可以用作被提供低电源电位VSS的电源线。此外，布线188例如可以用作公用线或源极线。另外，布线189、190例如可以用作被提供高电源电位VDD的电源线。
另外，布线181至布线191不仅仅局限于图3中的高电源电位VDD、低电源电位VSS、公用线CL所示的功能，也可以分别独立地具有扫描线、信号线、电源线、接地线、电容线或公用线等的功能。
如此，保护电路106_1至106_4由二极管接法的多个晶体管和多个电阻元件构成。即，保护电路106_1至106_4可以以并联的方式组合二极管接法的晶体管和电阻元件来形成。
此外，如图3所示，保护电路106_1至保护电路106_4可以设置在像素部102及与栅极驱动器104a连接的布线之间、像素部102与栅极驱动器104a之间、像素部102与源极驱动器104b之间或像素部102与连接到源极驱动器104b的布线之间。
另外，作为一个例子，图49A和图49B分别示出对应于图3所说明的保护电路106_2的俯视图及用作电阻元件的区域的截面图。在图49A所示的俯视图中附记的符号相当于在图3中附记的符号。此外，图49B是沿着图49A的切断线M-N的截面图。如图49A和图49B所示，通过去除重叠于布线的绝缘层的一部分来控制布线之间的绝缘层的电阻率，本实施方式所说明的保护电路的电阻元件可以用作使过电流顺利地流过的电阻元件。
另外，图51是示出与图3所说明的保护电路不同的结构的电路图。在图51所示的电路图中，示出晶体管155A至晶体管158A、晶体管155B至晶体管158B、电阻元件174A、175A、电阻元件174B、175B、电阻元件199、布线184、布线185及布线186。此外，关于在图51所示的电路图中附记的符号，对与图3所说明的保护电路106_2相同的结构附记相同的符号。图51所示的电路图与图3所示的保护电路106_2的不同之处在于这一点：并列配置相当于图3的保护电路106_2的电路，且在布线之间设置电阻元件199。
另外，与电阻率为1010Ωcm以上且低于1018Ωcm的电阻元件174A、175A、电阻元件174B、175B相比，图51所示的保护电路106_2所包括的电阻元件199优选具有更低的电阻率，即103Ωcm以上且低于106Ωcm。通过采用图51所示的电路图的结构，可以抑制被提供到布线的信号发生陡峭变化。
如此，通过在图3所示的显示装置中设置多个保护电路，像素部102及驱动电路部104（栅极驱动器104a、源极驱动器104b）可以进一步提高对因ESD等发生的过电流的耐性。因此，可以提供一种能够提高可靠性的新颖的显示装置。
另外，尤其是在图3所示的保护电路106_1至保护电路106_4所具有的多个二极管接法的晶体管中，通过将氧化物半导体用于作为沟道形成区的半导体层，可以使该晶体管具有良好的保护电路的功能。
在此，参照图52A和图52B所示的电路图及波形图，说明使将氧化物半导体用于作为沟道形成区的半导体层的晶体管作为保护电路所具有的二极管接法的晶体管来发挥功能的情况的优点。
图52A示出进行信号的输入和输出的布线600；被提供高电源电位HVDD的布线601、被提供低电源电位HVSS的布线602、保护电路603。
被提供到布线600的信号Sig是时钟信号、选择信号、固定电位的信号等。图52A和图52B所说明的一个例子中，对信号Sig为时钟信号的情况进行说明。在此情况下，布线600提供到其他元件或布线的信号Sig_out为被提供到栅极驱动器或源极驱动器的时钟信号。
被提供到布线601的高电源电位HVDD既可以为与高电源电位VDD相同的电位，又可以为比其更高的电位。另外，被提供到布线602的低电源电位HVSS既可以为与低电源电位VSS相同的电位，又可以为比其更低的电位。
保护电路603包括晶体管604A和晶体管604B以及晶体管605A和晶体管605B，作为多个二极管接法的晶体管的一个例子。
晶体管604A及晶体管604B是在布线600与布线601之间以二极管接法的方式设置的晶体管。晶体管604A及晶体管604B在进行正常工作中几乎不流过电流，可以直接将信号Sig作为信号Sig_out提供。另外，当施加浪涌电压时流过过电流，晶体管604A及晶体管604B可以将使信号Sig所具有的浪涌电压降压而得到的信号作为Sig_out来提供。此外，在与过电流流过在晶体管604A及晶体管604B中的方向相反的方向上流过电子。
另外，图52B示出将信号Sig设为时钟信号时的波形的一个例子。在晶体管604A及晶体管604B中，在图52B所示的信号Sig的波形中，当施加高于高电源电位HVDD的浪涌电压611时产生过电流及电子流，由此可以使浪涌电压611降压到高电源电位，并可以将浪涌电压被去除的时钟信号作为信号Sig_out提供。因此，可以将被提供信号Sig_out的电路的绝缘破坏防范于未然。
可以以箭头606表示流过在晶体管604A及晶体管604B中的过电流及电子流。在箭头606中，实线箭头I表示过电流的方向，虚线箭头e-表示电子流。
晶体管605A及晶体管605B是在布线600与布线602之间以二极管接法的方式设置的晶体管。晶体管605A及晶体管605B在进行正常工作中几乎不流过电流，可以直接将信号Sig作为信号Sig_out提供。另外，当施加浪涌电压时流过过电流，晶体管605A及晶体管605B可以将使信号Sig所具有的浪涌电压升压而得到的信号作为Sig_out来提供。此外，在与过电流流过在晶体管605A及晶体管605B中的方向相反的方向上流过电子。
另外，在晶体管604A及晶体管604B中，在上述图52B所示的信号Sig的波形中，当施加低于低电源电位HVSS的浪涌电压612时产生过电流及电子流，由此可以使浪涌电压612升压到低电源电位，并可以将浪涌电压被去除的时钟信号作为信号Sig_out来提供。因此，可以将被提供信号Sig_out的电路的绝缘破坏防范于未然。
可以以箭头607表示流过在晶体管605A及晶体管605B中的过电流及电子流。在箭头607中，实线箭头I表示过电流的方向，虚线箭头e-表示电子流。
另外，尤其是在图52A所示的晶体管604A和晶体管604B以及晶体管605A和晶体管605B中，将氧化物半导体用于作为沟道形成区的半导体层。将氧化物半导体用于作为沟道形成区的半导体层的晶体管是截止状态下的泄漏电流极低的晶体管。因此，可以将保护电路603不工作时流过的泄漏电流降低到极低。
另外，与将硅等用于半导体层的晶体管相比，将氧化物半导体用于作为沟道形成区的半导体层的晶体管的带隙高1至2V左右，因此不容易发生雪崩击穿，而对电场具有高的耐性。因此，通过将氧化物半导体用于作为沟道形成区的半导体层，可以使保护电路具有优良的功能。
如参照图52A和图52B所说明那样，通过将使用氧化物半导体的晶体管设置在保护电路中，可以使保护电路具有例如使泄漏电流极低以及对电场的高的耐性等这样的优良的功能。
另外，虽然在本实施方式中说明了设置保护电路的情况的例子，但是本发明的实施方式的一个方式不局限于此。根据情况，也可以不设置保护电路。
本实施方式所示的结构可以与其他实施方式所示的结构适当地组合而使用。
实施方式2
在本实施方式中，对具有上述实施方式所说明的保护电路的使用水平电场方式的液晶元件的显示装置（也称为液晶显示装置）的结构进行说明。水平电场方式的液晶显示装置由于与垂直电场方式相比可以获得广视角，所以近年来作为移动式设备等显示装置而被采用于各种屏幕尺寸的液晶显示装置。
此外，液晶显示装置是指具有液晶元件的装置。另外，液晶显示装置包括驱动多个像素的驱动电路等。此外，液晶显示装置包括配置在其他衬底上的控制电路、电源电路、信号生成电路及背光灯模块等，有时被称为液晶模块。
作为水平电场方式的液晶元件，以IPS(In-Plane-Switching：平面内转换)模式及FFS(Fringe Field Switching：边缘电场转换)模式为代表。在本实施方式中，尤其对FFS模式的液晶显示装置的结构进行说明。
参照图4至图17A和图17B对本实施方式的液晶显示装置进行说明。
<使用俯视示意图的水平电场方式的液晶显示装置的结构>
图4是示出液晶显示装置500的结构的一个例子的俯视示意图。
在图4所示的液晶显示装置500的俯视示意图中，示出具有像素的电路（以下称为像素部501）、输出选择像素的信号（扫描信号）的电路（以下称为栅极驱动器502、503）、用来供应用来驱动像素的显示元件的信号（数据信号）的电路（以下称为源极驱动器504）、端子部505、FPC506（Flexible printed circuit:柔性印刷电路）、密封构件512及具有元件的保护功能的电路（以下称为保护电路511）。
在图4所示的像素部501的俯视示意图中，示出像素518、布线（以下称为扫描线GL）及布线（以下称为数据线DL）。对像素518通过扫描线GL提供扫描信号。另外，对像素518通过数据线DL提供数据信号。
在图4所示的栅极驱动器502和栅极驱动器503中的一个与奇数行的扫描线GL连接，另一个与偶数行的扫描线GL连接。源极驱动器504与数据线DL连接。
图4所示的端子部505在密封构件512的外侧与FPC506连接。端子部505通过各向异性导电膜与FPC506电连接。另外，在图4所示的端子部505的俯视示意图中，在栅极驱动器502、503与源极驱动器504之间示出用来提供用来进行控制的信号（控制信号）的布线、用来提供电源的布线（电源线）。
为了密封设置在内部的液晶层，设置图4所示的密封构件512。另外，为了防止来自外部的水分的侵入并保持夹持液晶层的衬底之间的一定的间隔，设置密封构件512。
在图4所示的俯视示意图中，保护电路511设置在：谋求将栅极驱动器502与端子部505电连接的布线之间；谋求将栅极驱动器503与端子部505电连接的布线之间；谋求将栅极驱动器502与像素部501电连接的布线之间；谋求将栅极驱动器503与像素部501电连接的布线之间；以及谋求将源极驱动器504与像素部501电连接的布线之间。
另外，虽然图4中未图示，除了上述元件之外，液晶显示装置500包括：用来将被提供共同电位（公共电位）的布线（公用线）与其他布线连接的公共接触部、谋求将设置在不同的层中的布线连接的连接部等。
<像素的结构>
下面，对像素518的结构例子进行说明。图5A是示出像素的结构例子的俯视图，图5B是对应于俯视图的一部分的电路图。
另外，图6A是沿着图5A的切断线A1-A2的截面图。图6B是沿着图5A的切断线A3-A4的截面图。
在图5A所示的像素518的俯视图中，作为一个例子示出具有导电性的层（以下称为导电层519）、具有导电性的层（以下称为导电层520）、半导体层523、具有导电性的层（以下称为导电层524）、具有导电性的层（以下称为导电层525）以及具有导电性的层（以下称为导电层526）、间隔物515。
导电层519是用作扫描线的布线。另外，导电层519具有作为晶体管522的栅电极的功能。导电层519具有作为被提供诸如高电源电位VDD、低电源电位VSS、接地电位或公共电位等的恒电位的布线的功能。导电层519具有作为为了谋求设置在不同层中的布线之间的电连接而引导的布线的功能。作为导电层519，使用由包含铝、钛、铬、钴、镍、铜、钇、锆、钼、钌、银、钽和钨中的一种以上的导电材料构成的膜以单层或两层以上形成即可。
导电层520是用作数据线的布线。另外，导电层520具有作为晶体管522的源极和漏极中的一个电极的功能。另外，导电层520具有作为被提供诸如高电源电位VDD、低电源电位VSS、接地电位或公共电位等恒电位的布线的功能。另外，导电层520具有作为为了谋求设置在不同的层中的布线之间的电连接而引导的布线的功能。作为导电层520，可以与导电层519同样地形成。
半导体层523是具有半导体特性的层。作为具有半导体特性的层，可以使用以硅（Si）为主要成分的半导体层、以有机材料为主要成分的半导体层或以金属氧化物为主要成分的半导体层。作为以金属氧化物为主要成分的半导体层的一个例子，可以形成氧化物半导体层。
导电层524用作晶体管522的源极和漏极中的另一个电极。另外，导电层524具有作为为了谋求设置在不同层中的布线之间的电连接而引导的布线的功能。导电层524可以与导电层520同样地形成。
导电层525是用作液晶元件的共同电极或像素电极的层。另外，具有作为为了谋求设置在不同层中的布线之间的电连接而引导的布线的功能。作为导电层525的一个例子，可以使用由如下氧化物构成的膜：包含氧化钨的铟氧化物、包含氧化钨的铟锌氧化物、包含氧化钛的铟氧化物、包含氧化钛的铟锡氧化物、铟锡氧化物、铟锌氧化物以及添加有氧化硅的铟锡氧化物等。另外，共同电极和像素电极中的一个具有梳齿状的形状，另一个具有平面状的形状。
导电层526是用作液晶元件的共同电极或像素电极的层。另外，具有作为为了谋求设置在不同层中的布线之间的电连接而引导的布线的功能。导电层526可以与导电层525同样地形成。
另外，作为导电层525和导电层526的位置关系，虽然在本实施方式中示出用作共同电极的导电层525设置在用作像素电极的导电层526的下侧（衬底521一侧）的例子，但是也可以将用作共同电极的导电层525设置在用作像素电极的导电层526的上侧。
间隔物515为了保持单元间隙（cell gap）而设置。如图5A所示，间隔物515形成在用作扫描线的导电层519与用作数据线的导电层520重叠的区域。这样的区域是液晶材料的取向无序的区域且无助于显示。通过在这样的区域中形成，可以提高像素518的开口率。
在图5B所示的像素518的电路图中，作为一个例子示出扫描线GL、数据线DL、晶体管522、电容元件CAP及液晶元件LC。
晶体管522具有作为控制液晶元件LC与数据线DL之间的连接的开关元件的功能。晶体管522的导通及截止由通过扫描线GL从晶体管522的栅极输入的扫描信号来控制。
电容元件CAP的一个例子是在导电层525重叠于导电层526的区域中形成的元件。因此，不需要在像素518中另行制造电容线。
液晶元件LC的一个例子是由共同电极、像素电极及液晶层构成的元件。通过形成在共同电极与像素电极之间的电场的作用，液晶层的液晶材料的取向变化。
在图6A所示的像素518的沿着切断线A1-A2的截面图中，作为一个例子示出：衬底521；导电层519；具有绝缘性的层（以下称为绝缘层532）；具有绝缘性的层（以下称为绝缘层533）；半导体层523；导电层520；导电层524；具有绝缘性的层（以下称为绝缘层534）；具有绝缘性的层（以下称为绝缘层535）；具有绝缘性的层（以下称为绝缘层536）；具有绝缘性的层（以下称为绝缘层537）；导电层525；导电层526；具有绝缘性的层（以下称为绝缘层538）；对液晶赋予取向性的膜（以下称为取向膜539）；液晶层540；衬底541；具有遮光性的膜（以下称为黑矩阵542）；滤色片543；保护层544；以及对液晶赋予取向性的膜（以下称为取向膜545）。另外，图5B示出晶体管522。
作为衬底521的一个例子，使用玻璃衬底、陶瓷衬底、石英衬底、蓝宝石衬底等。衬底541也与此同样。
绝缘层532是用作晶体管522的栅极绝缘膜的层。另外，绝缘层532是用作保护电路中的电阻元件的层。作为绝缘层532，可以使用包含氧化铝、氧化镁、氧化硅、氧氮化硅、氮氧化硅、氮化硅、氧化镓、氧化锗、氧化钇、氧化锆、氧化镧、氧化钕、氧化铪和氧化钽中的一种以上的绝缘膜的单层或叠层。绝缘层532是其电阻率比绝缘层533小的材料。
绝缘层533是用作晶体管522的栅极绝缘膜的层。作为绝缘层533，可以与绝缘层532同样地形成。绝缘层533优选为其电阻率比绝缘层532大的材料。
作为绝缘层532，例如设置氮氧化硅膜、氮化硅膜、氧化铝膜等的叠层或单层。作为绝缘层533，设置氧化硅膜、氧氮化硅膜等的叠层或单层。例如，可以作为绝缘层532应用厚度为300nm的氮化硅膜，作为绝缘层533应用厚度为50nm的氧氮化硅膜。
此外，氮氧化硅是指氮含量比氧大的绝缘材料，而氧氮化硅是指氧含量比氮大的绝缘材料。
绝缘层534至536使用由无机材料构成的绝缘膜形成。尤其优选的是，将绝缘层534及绝缘层535设为氧化物膜，将绝缘层536设为氮化物膜。另外，通过将绝缘层536设为氮化物绝缘膜，可以抑制氢或水等杂质从外部侵入到半导体层523中。另外，也可以采用不设置绝缘层534的结构。
绝缘层537使用由有机材料构成的绝缘膜形成。尤其优选的是，绝缘层537具有对其上形成的层或膜赋予平坦性的功能。作为绝缘层537，可以使用丙烯酸类树脂、聚酰亚胺类树脂等具有耐热性的有机材料。
绝缘层538作为用来防止来自外部的水或杂质的侵入的钝化膜形成。另外，绝缘层538构成形成在导电层525与导电层526重叠的区域中的电容的电介质。与绝缘层536同样，绝缘层538优选为由氮化物或氮氧化物构成的绝缘膜，例如形成氮化硅膜、氮氧化硅膜等即可。
取向膜539优选为用来对液晶层所具有的液晶分子赋予取向性的膜。取向膜545也是与此同样的。
作为一个例子，黑矩阵542通过使用具有遮光性的已知的材料并利用印刷法、喷墨法、使用光刻法技术的蚀刻方法等来分别形成在所希望的位置。
作为滤色片543，可以使用透过红色波长区的光的滤色片、透过绿色波长区的光的滤色片、透过蓝色波长区的光的滤色片等。各滤色片通过使用公知的材料并利用印刷法、喷墨法、使用光刻法技术的蚀刻方法等来分别形成在所希望的位置。
作为保护层544，形成具有保护黑矩阵542及滤色片543的功能的层。作为保护层544，例如可以使用丙烯酸类树脂等的绝缘层。
在图6B所示的像素518的沿着切断线A3-A4的截面图中，作为一个例子示出层叠图6A所说明的层且设置有用来维持单元间隙的间隔物515的部分。
<保护电路的结构>
下面，对保护电路511的结构例子进行说明。图7A是示出像素的结构例子的俯视图，图7B是对应于俯视图的电路图。
另外，图8是沿着图7A的切断线B1-B2的截面图。
在图7A所示的保护电路511的俯视图中，作为一个例子示出具有导电性的层（以下称为导电层551）、具有导电性的层（以下称为导电层552）、开口部553。
导电层551是用来使由于浪涌电压导致的过电流泄漏的布线。作为一个例子，导电层551固定为接地电位（GND）。导电层551可以与导电层519同样地形成。
导电层552是用作扫描线或信号线的布线。导电层552可以与导电层520同样地形成。
开口部553是去除设置在导电层551与导电层552之间的绝缘层532和绝缘层533中的绝缘层533而设置的开口部。
换言之，图7A所示的保护电路511具有在一对电极之间夹持绝缘层532的结构，通过控制绝缘层532的电阻率，在一对电极的一个流过过电流的情况下，可以使过电流的一部分或全部流到另一个电极。
在本发明的一个方式中，作为夹持在一对电极之间的绝缘层532，例如使用1010Ωcm以上且低于1018Ωcm，优选为1011Ωcm以上且低于1015Ωcm的绝缘膜。作为具有这样的电阻率的绝缘膜，例如可以举出包含氮和硅的绝缘膜。
如此，通过将保护电路511设置在图7A所示的导电层之间，显示装置可以提高对因ESD等而产生的过电流的耐性。因此，可以提供一种可以提高可靠性的新颖的显示装置。
在图7B所示的包括保护电路511的电路图中，作为一个例子示出布线551L、布线552L。
布线551L具有在对布线552L施加浪涌电压的情况下使过电流泄漏的功能。
布线552L是被提供扫描信号及数据信号等的信号的布线。另外，布线552L具有使在施加浪涌电流的情况下产生的过电流泄漏到布线551L并且使扫描信号及数据信号等的信号***漏到布线551L的功能。
保护电路511设置在布线551L与布线552L之间。保护电路511使由于浪涌电压产生的过电流泄漏到固定为接地电位的布线551L一侧。另外，保护电路511具有使被提供到布线552L的扫描信号及数据信号等的信号的电位不变动的程度的电阻率。
在图8所示的保护电路511的沿着切断线B1-B2的截面图中，作为一个例子示出衬底521、导电层551、绝缘层532、绝缘层533、导电层552、绝缘层534、绝缘层535、绝缘层536、绝缘层537、绝缘层538、取向膜539、液晶层540、衬底541、黑矩阵542、保护层544、取向膜545。
如上所述，在保护电路511中，去除设置在导电层551与导电层552之间的绝缘层532及绝缘层533中的绝缘层533。因此，通过改变开口部553的大小，可以抑制绝缘层532的电阻率，在一对电极的一个流过过电流的情况下，可以使过电流的一部分或全部流到另一个电极。
<连接部的结构>
接着，对将设置在不同的层中的导电层彼此连接的连接部的结构例子进行说明。图9A是示出导电层571与导电层572之间的连接部的结构例子的截面图。另外，图9B是示出导电层572与导电层573之间的连接部的结构例子的截面图。
在图9A所示的连接部的截面图中，作为一个例子示出衬底521、导电层571、绝缘层532、绝缘层533、导电层572、绝缘层534、绝缘层535、绝缘层536、绝缘层537、绝缘层538、取向膜539、液晶层540、衬底541、黑矩阵542、保护层544、取向膜545。
导电层571是与导电层519及导电层551形成在同一层中的导电层。导电层571可以与导电层519及导电层551同样地形成。
导电层572是与导电层520、导电层524及导电层552形成在同一层中的导电层。导电层572可以与导电层520、导电层524及导电层552同样地形成。
在导电层571与导电层572之间的连接部中，设置在导电层571与导电层572之间的绝缘层532及绝缘层533被去除。因此，可以将导电层571直接连接到导电层572。
在图9B所示的连接部的截面图中，作为一个例子示出衬底521、绝缘层532、绝缘层533、导电层572、绝缘层534、绝缘层535、绝缘层536、绝缘层537、导电层573、绝缘层538、取向膜539、液晶层540、衬底541、黑矩阵542、保护层544、取向膜545。
导电层573是与导电层525形成在同一层中的导电层。导电层573可以与导电层525同样地形成。
在导电层572与导电层573之间的连接部中，设置在导电层573与导电层572之间的绝缘层534、绝缘层535、绝缘层536及绝缘层537被去除。因此，可以将导电层572直接连接到导电层573。
<端子部的结构>
下面，对端子部505的结构例子进行说明。图10是示出端子部505与FPC506之间的连接部的结构例子的截面图。
在图10所示的端子部的截面图中，作为一个例子示出衬底521、绝缘层532、绝缘层533、晶体管522、导电层572、导电层574、绝缘层537、取向膜539、液晶层540、衬底541、黑矩阵542、保护层544、取向膜545、导电层561、FPC506。
导电层574是与导电层526形成在同一层中的导电层。导电层574可以与导电层526同样地形成。
导电层561是用来将导电层574粘合到FPC506而使它们成为电导通状态的层。作为一个例子，作为导电层561采用设置各向异性导电膜的结构即可。各向异性导电膜是使对热固化性或热固化性及光固化性的树脂混合了导电粒子的膏状或片状的材料固化而得到的。各向异性导电膜通过光照射或热压接合而成为呈现各向异性的导电材料。作为用于各向异性导电膜的导电粒子，例如可以使用由诸如Au、Ni、Co等薄膜状的金属覆盖了球状的有机树脂而得到的粒子。
通过去除取向膜539的一部分，可以将通过导电层561的导电层572与导电层574的连接设为直接连接的结构。
<晶体管的制造方法>
下面，示出包括上述晶体管522的显示装置的晶体管的制造方法。
参照图11A至图12C对晶体管522的制造方法进行说明。图11A至图12C是示出像素518的晶体管522的制造方法的一个例子的截面图，但也可以同时将具有与此同样的结构的栅极驱动器502、503及源极驱动器504所具有的晶体管形成在衬底上。
首先，举出图11A至图12C所说明的各结构。在图11A至图12C中，依次说明衬底400、导电膜401、栅电极402、第一绝缘膜403、第二绝缘膜404、氧化物半导体膜405、岛状氧化物半导体层406、导电膜407、源电极408、漏电极409、绝缘层410、绝缘层411、绝缘层412的各结构。另外，衬底400具有与图6A所说明的衬底521相同的结构。另外，栅电极402具有与图6A所说明的导电层519相同的结构。另外，第一绝缘膜403具有与图6A所说明的绝缘层532相同的结构。另外，第二绝缘膜404具有与图6A所说明的绝缘层533相同的结构。另外，岛状氧化物半导体层406具有与图6A所说明的半导体层523相同的结构。另外，源电极408具有与图6A所说明的导电层520相同的结构。另外，漏电极409具有与图6A所说明的导电层524相同的结构。另外，绝缘层410具有与图6A所说明的绝缘层534相同的结构。另外，绝缘层411具有与图6A所说明的绝缘层535相同的结构。另外，绝缘层412具有与图6A所说明的绝缘层536相同的结构。
如图11A所示，在衬底400上形成构成第一层的布线及电极的导电膜401。
另外，作为导电膜401的一个例子，可以形成在氮化钨膜上层叠了铜膜的膜或钨单层膜。
接着，如图11B所示，将导电膜401加工而形成晶体管的栅电极402。
以覆盖栅电极402的方式形成第一绝缘膜403。接着，在第一绝缘膜403上形成第二层的第二绝缘膜404。
第一绝缘膜403及第二绝缘膜404具有作为晶体管的栅极绝缘膜的功能。
例如，采用第一层为氮化硅膜且第二层为氧化硅膜的多层膜即可。第二层的氧化硅膜可以是氧氮化硅膜。此外，第一层的氮化硅膜可以是氮氧化硅膜。
氧化硅膜优选使用缺陷密度小的氧化硅膜。具体而言，使用如下氧化硅膜：在电子自旋共振（ESR：Electron Spin Resonance）中来源于g值为2.001的信号的自旋的自旋密度为3×1017spins/cm3以下，优选为5×1016spins/cm3以下。氧化硅膜优选使用具有过量氧的氧化硅膜。氮化硅膜使用氢及氨的释放量少的氮化硅膜。氢及氨的释放量通过TDS（ThermalDesorption Spectroscopy：热脱附谱分析法）分析进行测量即可。
氮化硅膜的电阻率为1010Ωcm以上且低于1018Ωcm，优选为1011Ωcm以上且低于1015Ωcm。因此，第一层的绝缘膜403优选为氮化硅膜。
接着，如图11C所示，在第二绝缘膜404上形成氧化物半导体膜405。在此，作为氧化物半导体膜405，通过溅射法形成In-Ga-Zn氧化物膜。
作为用作晶体管的半导体层的氧化物半导体，例如有氧化铟、氧化锡、氧化锌、In-Zn类氧化物、Sn-Zn类氧化物、Al-Zn类氧化物、Zn-Mg类氧化物、Sn-Mg类氧化物、In-Mg类氧化物、In-Ga类氧化物、In-Ga-Zn类氧化物（也记为IGZO）、In-Al-Zn类氧化物、In-Sn-Zn类氧化物、Sn-Ga-Zn类氧化物、Al-Ga-Zn类氧化物、Sn-Al-Zn类氧化物、In-Hf-Zn类氧化物、In-Zr-Zn类氧化物、In-Ti-Zn类氧化物、In-Sc-Zn类氧化物、In-Y-Zn类氧化物、In-La-Zn类氧化物、In-Ce-Zn类氧化物、In-Pr-Zn类氧化物、In-Nd-Zn类氧化物、In-Sm-Zn类氧化物、In-Eu-Zn类氧化物、In-Gd-Zn类氧化物、In-Tb-Zn类氧化物、In-Dy-Zn类氧化物、In-Ho-Zn类氧化物、In-Er-Zn类氧化物、In-Tm-Zn类氧化物、In-Yb-Zn类氧化物、In-Lu-Zn类氧化物、In-Sn-Ga-Zn类氧化物、In-Hf-Ga-Zn类氧化物、In-Al-Ga-Zn类氧化物、In-Sn-Al-Zn类氧化物、In-Sn-Hf-Zn类氧化物、In-Hf-Al-Zn类氧化物等。
例如，可以使用其原子数比为In:Ga:Zn=1:1:1、In:Ga:Zn=3:1:2或In:Ga:Zn=2:1:3的In-Ga-Zn类氧化物或接近该组成的氧化物。
当构成半导体层的氧化物半导体膜包含大量的氢时，由于氢与氧化物半导体键合而氢的一部分成为施主，并产生作为载流子的电子。由此，晶体管的阈值电压向负方向移动。因此，在形成氧化物半导体膜之后优选进行脱水化处理（脱氢化处理），从氧化物半导体膜去除氢或水分来进行高纯度化，以使尽量不包含杂质。
此外，有时因对氧化物半导体膜进行脱水化处理（脱氢化处理）而使氧化物半导体膜的氧减少。因此，为了填补因对氧化物半导体膜进行脱水化处理（脱氢化处理）而增加的氧空位，优选的是，进行对氧化物半导体膜添加氧的处理。在本说明书等中，有时将对氧化物半导体膜供应氧的情况称为加氧化处理，或者，有时将使氧化物半导体膜所包含的氧多于化学计量组成的情况称为过氧化处理。
像这样，通过进行脱水化处理（脱氢化处理）以从氧化物半导体膜去除氢或水分，并进行加氧化处理以填补氧空位，可以得到i型（本征）的、或无限趋近于i型的实质上呈i型（本征）的氧化物半导体膜。此外，实质上呈本征是指氧化物半导体膜中的来源于施主的载流子极少（近于零），载流子密度为1×1017/cm3以下、1×1016/cm3以下、1×1015/cm3以下、1×1014/cm3以下、1×1013/cm3以下。
此外，如此，具备i型或实质上呈i型的氧化物半导体膜的晶体管可以实现极为优良的截止电流（off-state current）特性。例如，可以使使用氧化物半导体膜的晶体管的处于截止状态时的漏极电流在室温（25℃左右）下为1×10-18A以下，优选为1×10-21A以下，更优选为1×10-24A以下，或者，在85℃下为1×10-15A以下，优选为1×10-18A以下，更优选为1×10-21A以下。此外，“晶体管处于截止状态”是指：在n沟道型晶体管的情况下，栅极电压充分低于阈值电压的状态。具体而言，只要栅极电压比阈值电压低1V以上、2V以上或3V以上，则晶体管达到截止状态。
另外，氧化物半导体膜可以具有包括非晶结构、微晶结构、多晶结构的非单晶结构或单晶结构。
此外，作为氧化物半导体膜，也可以使用具有结晶部分的CAAC-OS（C AxisAligned Crystalline Oxide Semiconductor：c轴取向晶体氧化物半导体）膜。
CAAC-OS膜不是完全的单晶，也不是完全的非晶。另外，在很多情况下该结晶部的尺寸为能够容纳于一个边长小于100nm的立方体的尺寸。另外，在使用透射电子显微镜（TEM:Transmission Electron Microscope）的观察图像中，包括在CAAC-OS膜中的非晶部与结晶部的边界不明确。另外，利用TEM在CAAC-OS膜中确认不到晶界（也称grainboundary）。因此，在CAAC-OS膜中，起因于晶界的电子迁移率的降低得到抑制。
在包括在CAAC-OS膜中的结晶部中，c轴在平行于CAAC-OS膜的被形成面的法向量或CAAC-OS膜的表面的法向量的方向上一致，并且在从垂直于ab面的方向看时具有三角形或六边形的原子排列，且在从垂直于c轴的方向看时，金属原子排列为层状或者金属原子和氧原子排列为层状。另外，在不同结晶部之间a轴及b轴的方向可以各自不同。在本说明书中，当只记载“垂直”时，还包括85°以上且95°以下的范围。另外，当只记载“平行”时，还包括-5°以上且5°以下的范围。另外，构成氧化物半导体膜的氧的一部分也可以被氮取代。
另外，在CAAC-OS膜中，结晶部的分布也可以不均匀。例如，在CAAC-OS膜的形成过程中，在从氧化物半导体膜的表面一侧进行晶体生长的情况下，与被形成面附近相比，有时在表面附近结晶部所占的比例高。另外，通过对CAAC-OS膜添加杂质，有时在该杂质添加区中结晶部被非晶化。
因为包括在CAAC-OS膜中的结晶部的c轴在平行于CAAC-OS膜的被形成面的法向量或表面的法向量的方向上一致，所以有时根据CAAC-OS膜的形状（被形成面的截面形状或表面的截面形状）而朝向彼此不同的方向。另外，结晶部的c轴方向是平行于形成CAAC-OS膜时的被形成面的法向量或表面的法向量的方向。结晶部通过进行成膜或进行成膜后的加热处理等的晶体化处理来形成。
在使用CAAC-OS膜的晶体管中，可以降低因照射可见光或紫外光而产生的电特性的变动。因此，该晶体管的可靠性高。
接着，如图11D所示，对氧化物半导体膜405进行加工来形成岛状氧化物半导体层406。
接着，如图12A所示，形成具有作为晶体管的源极及漏极的电极或数据线的功能的导电膜407。导电膜407可以与导电膜401同样地形成。作为一个例子，导电膜407为三层结构。第一层、第三层使用钛膜形成，第二层使用铝膜形成。钛膜、铝膜利用溅射法形成。
接着，如图12B所示，将导电膜407加工而形成源电极408、漏电极409。
接着，如图12C所示，形成绝缘层410至412。
此外，当绝缘层410和绝缘层411中的一个或两个是氧化物膜的情况下，优选含有比化学计量组成多的氧。由此，能够防止岛状氧化物半导体层406中的氧脱离，并且使包含在氧过量区域中的该氧移动到氧化物半导体膜，从而填补氧空位。
当绝缘层411是包含比化学计量组成多的氧的氧化物膜的情况下，绝缘层410优选是使氧透过的氧化物膜。此外，在绝缘层411中，从外部进入到绝缘层411的氧的一部分残留在膜中。另外，有时预先包含在绝缘层411中的氧扩散到外部。由此，绝缘层411优选是氧的扩散系数大的氧化绝缘膜。
在将绝缘层412设为氮化物绝缘膜的情况下，绝缘层410和绝缘层411中的一个或两个优选为具有对氮的阻挡性的绝缘膜。例如，通过形设为致密的氧化物膜，可以使其具有对氮的阻挡性，具体地说，优选设为在25℃下使用0.5重量%的氢氟酸时的蚀刻速度为10nm/分以下的氧化物膜。
绝缘层410至412可以利用PE-CVD法或溅射法等各种成膜方法来形成。此外，绝缘层410至412优选在真空中连续地形成。通过这样做，可以抑制杂质混入到绝缘层410、绝缘层411及绝缘层412的各个界面。在用于绝缘层410及绝缘层411的材料为同种组成的情况下，有时绝缘层410与绝缘层411的界面不能明确地辨别。
例如，在利用PE-CVD法形成氧化硅膜或氧氮化硅膜的情况下，绝缘层410及绝缘层411可以以下述成膜条件形成：将衬底保持为180℃以上且400℃以下，更优选为200℃以上且370℃以下，将作为原料气体的含有硅的沉积性气体及氧化性气体导入处理室并将处理室内的压力设定为20Pa以上且250Pa以下，更优选设定为40Pa以上且200Pa以下，并对设置在处理室内的电极供应高频功率。
例如，在作为绝缘层412利用PE-CVD装置形成含氢量少的氮化硅膜的情况下，可以采用如下条件来形成：将衬底保持为80℃以上且400℃以下，更优选为200℃以上且370℃以下，将原料气体导入处理室并将处理室内的压力设定为100Pa以上且250Pa以下，优选为100Pa以上且200Pa以下，并对设置在处理室内的电极供应高频功率。
另外，优选的是，在形成绝缘层411之后进行加热处理，将包含在绝缘层410或绝缘层411中的过量氧移动到岛状氧化物半导体层406中，来填补岛状氧化物半导体层406中的氧空位。此外，作为对岛状氧化物半导体层406进行脱氢化或脱水化的加热处理来进行该加热处理即可。
以上是包括晶体管522的显示装置的晶体管的制造方法。
另外，虽然在图11A至图12C中的说明中示出岛状氧化物半导体层406为单层结构，但是也可以采用两层以上的多层膜的氧化物半导体层。
作为一个例子，如图13A所示，也可以采用由氧化物半导体层413及氧化物半导体层414这两层构成岛状氧化物半导体层406的结构。
另外，作为另一个例子，如图13B所示，也可以采用由氧化物半导体层413、氧化物半导体层414及氧化物半导体层415这三层构成岛状氧化物半导体层406的结构。
在此，参照图50A至图50C对图13A和图13B所示的氧化物叠层进行详细说明。在此，作为氧化物叠层的例子，对图13A所示的层叠有两层的氧化物半导体层的情况进行说明。以下，为了进行说明，将图13A所说明的岛状氧化物半导体层406换称为氧化物叠层406s，将氧化物半导体层414换称为氧化物层414s。
图50A是氧化物叠层406s的放大图。氧化物叠层406s具有氧化物半导体层413和氧化物层414s。
氧化物半导体层413优选包括至少包含铟（In）、锌（Zn）及M（Al、Ga、Ge、Y、Zr、Sn、La、Ce或Hf等金属）的以In-M-Zn氧化物表示的层。
氧化物层414s是由构成氧化物半导体层413的元素中的一种以上构成，并且其导带底端的能量相比氧化物半导体层413的导带底端的能量更接近于真空能级0.05eV以上、0.07eV以上、0.1eV以上或0.15eV以上、且2eV以下、1eV以下、0.5eV以下或0.4eV以下的氧化物膜。此时，当对栅电极402施加电场时，在氧化物叠层406s中的导带底端的能量小的氧化物半导体层413中形成沟道。换言之，通过在氧化物半导体层413与绝缘层410之间具有氧化物层414s，可以在不与绝缘层410接触的氧化物半导体层413中形成晶体管的沟道。另外，由构成氧化物半导体层413的元素中的一种以上构成氧化物层414s，因此在氧化物半导体层413与氧化物层414s之间不容易发生界面散射。因此，因为在氧化物半导体层413与氧化物层414s之间不阻碍载流子的移动，从而晶体管的场效应迁移率得到提高。另外，在氧化物半导体层413与氧化物层414s之间不容易产生界面能级。当在氧化物半导体层413与氧化物层414s之间存在界面能级时，有时形成以该界面为沟道的阈值电压不同的第二晶体管，使晶体管的外观上的阈值电压发生变动。因此，通过设置氧化物层414s，可以降低晶体管的阈值电压等电特性的波动。
作为氧化物层414s，包含以In-M-Zn氧化物（M为Al、Ti、Ga、Ge、Y、Zr、Sn、La、Ce或Hf等）表示并且M的原子数比高于氧化物半导体层413的氧化物层。具体而言，作为氧化物层414s，使用与氧化物半导体层413相比包含1.5倍以上、优选为2倍以上、更优选为3倍以上的高原子数比的上述元素的氧化物层。上述元素与氧的键合比铟与氧的键合坚固，所以具有抑制在氧化物层中产生氧空位的功能。就是说，与氧化物半导体层413相比，氧化物层414s是不容易产生氧空位的氧化物层。
就是说，在氧化物半导体层413、氧化物层414s为包含铟、锌及M（Al、Ti、Ga、Ge、Y、Zr、Sn、La、Ce或Hf等金属）的In-M-Zn氧化物时，当将氧化物层414s的原子数比设为In：M：Zn=x1：y1：z1并且将氧化物半导体层413的原子数比设为In：M：Zn=x2：y2：z2时，y1/x1优选大于y2/x2。将y1/x1设定为y2/x2的1.5倍以上，优选为2倍以上，更优选为3倍以上。此时，在氧化物半导体层413中，当y2为x2以上时可以使晶体管具有稳定的电特性。但是，当y2为x2的3倍以上时晶体管的场效应迁移率变低，所以y2优选为x2以上且小于x2的3倍。
另外，当氧化物半导体层413为In-M-Zn氧化物时，In和M的原子数比率优选为In在25atomic%以上且M低于75atomic%，更优选为In在34atomic%以上且M低于66atomic%。此外，当氧化物层414s为In-M-Zn氧化物时，In和M的原子数比率优选为In低于50atomic%且M在50atomic%以上，更优选为In低于25atomic%且M在75atomic%以上。
作为氧化物半导体层413及氧化物层414s，例如可以使用包含铟、锌及镓的氧化物半导体。具体而言，作为氧化物半导体层413，可以使用In：Ga：Zn=1：1：1[原子数比]的In-Ga-Zn氧化物、In：Ga：Zn=3：1：2[原子数比]的In-Ga-Zn氧化物或具有与其相近组成的氧化物，并且，作为氧化物层414s，可以使用In：Ga：Zn=1：3：2[原子数比]的In-Ga-Zn氧化物、In：Ga：Zn=1：6：4[原子数比]的In-Ga-Zn氧化物、In：Ga：Zn=1：9：6[原子数比]的In-Ga-Zn氧化物或具有与其相近组成的氧化物。
另外，将氧化物半导体层413的厚度设定为3nm以上且200nm以下，优选为3nm以上且100nm以下，更优选为3nm以上且50nm以下。此外，将氧化物层414s的厚度设定为3nm以上且100nm以下，优选为3nm以上且50nm以下。
接着，参照图50B和图50C对氧化物叠层406s的能带结构进行说明。
作为一个例子，使用能隙为3.15eV的In-Ga-Zn氧化物作为氧化物半导体层413，使用能隙为3.5eV的In-Ga-Zn氧化物作为氧化物层414s。利用光谱椭偏仪（HORIBA JOBINYVON公司的UT-300）测定能隙。
氧化物半导体层413及氧化物层414s的真空能级和价带顶端的能量差（也称为电离电位）分别为8eV及8.2eV。另外，关于真空能级和价带顶端之间的能量差，利用紫外线光电子能谱分析（UPS：Ultraviolet Photoelectron Spectroscopy）装置（PHI公司的VersaProbe）进行测定。
因此，氧化物半导体层413及氧化物层414s的真空能级与导带底端之间的能量差（也称为电子亲和力）分别为4.85eV及4.7eV。
图50B示意地示出氧化物叠层406s的能带结构的一部分。在此，对以与氧化物叠层406s接触的方式设置氧化硅膜的情况进行说明。此外，图50B所示的EcI1表示氧化硅膜的导带底端的能量，EcS1表示氧化物半导体层413的导带底端的能量，EcS2表示氧化物层414s的导带底端的能量，EcI2表示氧化硅膜的导带底端的能量。另外，EcI1在图13A中相当于第二绝缘膜404，EcI2在图13A中相当于绝缘层410。
如图50B所示，在氧化物半导体层413及氧化物层414s中，导带底端的能量没有势垒而平缓地变化。换言之，可以说是连续地变化。这可以说是因为如下缘故：氧化物层414s包含与氧化物半导体层413共同的元素，氧在氧化物半导体层413与氧化物层414s之间相互地移动，由此形成混合层。
从图50B可知，氧化物叠层406s的氧化物半导体层413成为阱（well）,在使用氧化物叠层406s的晶体管中沟道区形成在氧化物半导体层413中。另外，由于氧化物叠层406s的导带底端的能量连续地变化，也可以说氧化物半导体层413和氧化物层414s连续地接合。
另外，如图50B所示那样，虽然在氧化物层414s与绝缘层410之间的界面附近有可能形成起因于杂质或缺陷的陷阱能级，但是通过设置氧化物层414s，可以使氧化物半导体层413与该陷阱能级远离。但是，当EcS1与EcS2之间的能量差小时，有时氧化物半导体层413的电子越过该能量差而到达陷阱能级。电子被陷阱能级捕获，从而在与绝缘层的界面附近产生负的电荷，这导致晶体管的阈值电压向正的方向移动。因此，通过将EcS1与EcS2之间的能量差设定为0.1eV以上，优选为0.15eV以上，晶体管的阈值电压变动降低而使晶体管具有稳定的电特性，所以是优选的。
图50C示意地示出氧化物叠层406s的能带结构的一部分，它是图50B所示的能带结构的变形例子。在此，对以与氧化物叠层406s接触的方式设置氧化硅膜的情况进行说明。图50C所示的EcI1表示氧化硅膜的导带底端的能量，EcS1表示氧化物半导体层413的导带底端的能量，EcI2表示氧化硅膜的导带底端的能量。另外，EcI1在图13A中相当于第二绝缘膜404，EcI2在图13A中相当于绝缘层410。
在图13A所示的晶体管中，当形成源电极408、漏电极409时，有时氧化物叠层406s的上方，即氧化物层414s被蚀刻。但是，当形成氧化物层414s时，有时在氧化物半导体层413的上表面形成氧化物半导体层413和氧化物层414s的混合层。
例如，在氧化物半导体层413为In：Ga：Zn=1：1：1[原子数比]的In-Ga-Zn氧化物或In：Ga：Zn=3：1：2[原子数比]的In-Ga-Zn氧化物并且氧化物层414s为In：Ga：Zn=1：3：2[原子数比]的In-Ga-Zn氧化物或In：Ga：Zn=1：6：4[原子数比]的In-Ga-Zn氧化物的情况下，与氧化物半导体层413相比，氧化物层414s的Ga的含量多，所以在氧化物半导体层413的上表面可能形成与GaOx层或氧化物半导体层413相比包含更多的Ga的混合层。
因此，即使在氧化物层414s被蚀刻的情况下，EcS1的位于EcI2一侧的导带底端的能量也会变高，有时成为图50C所示的能带结构。
<像素部、保护电路、连接部的制造方法>
下面，参照图14A至图17B对在衬底521上制造像素部581、保护电路582及连接部583的工序进行说明。
首先，如图14A所示，通过光刻工序和蚀刻工序在衬底521上形成导电层519、导电层551及导电层571。使用第一光掩模在导电膜上形成由抗蚀剂构成的掩模(以下称为抗蚀剂掩模)，对该导电膜进行蚀刻，由此形成导电层519、导电层551及导电层571。并且，在形成导电层519、导电层551及导电层571之后，去除抗蚀剂掩模。
接着，在导电层519、导电层551及导电层571上形成绝缘层532及绝缘层533。并且，如图14B所示，通过光刻工序和蚀刻工序在绝缘层533上形成半导体层523。使用第二光掩模在半导体膜上形成抗蚀剂掩模，对该半导体膜进行蚀刻，由此形成半导体层523。并且，在形成半导体层523之后，去除抗蚀剂掩模。
接着，在绝缘层532中形成开口部584，在绝缘层532及绝缘层533中形成开口部585。具体而言，如图14C所示，可以通过光刻工序和蚀刻工序，可以在保护电路582中形成残留了绝缘层532的开口部584，并在连接部583中形成绝缘层532及绝缘层533被去除的开口部585。使用第三光掩模，在绝缘层533上形成具有不同的厚度的抗蚀剂掩模，对绝缘层533和/或绝缘层532进行蚀刻，由此形成开口部584及开口部585。并且，在形成开口部584及开口部585之后，去除抗蚀剂掩模。
通过使用多级灰度掩模，可以当形成开口部584、开口部528时形成掩模。多级灰度掩模是指能够在曝光部分、中间曝光部分以及未曝光部分进行三个曝光级别的掩模，并且，是所透过的光具有多种强度的曝光掩模。通过进行一次曝光及显影工序,可以形成具有多种（典型为两种）厚度区域的抗蚀剂掩模。因此，通过使用多级灰度掩模，可以削减曝光掩模的个数。作为多级灰度掩模，可以举出半色调掩模或灰色调掩模等。
通过使用多级灰度掩模，开口部584、585可以设为各自在深度方向上不同的开口部。由此，可以实现在开口部584中绝缘层532被露出且在开口部585中导电层519被露出的结构。另外，开口部584、585的形成方法不局限于此，例如也可以使用不同的掩模来进行。
由此，形成在像素部581中的绝缘层532、533可以用作叠层的栅极绝缘层。另外，形成在保护电路582中的绝缘层532可以用作电阻元件。此外，为了直接连接各导电层，可以去除连接部583中的绝缘层532、533。换言之，在本实施方式所示的显示装置中，可以在相同的工序中形成像素部581、保护电路582及连接部583。因此，可以形成显示装置而不增加制造成本。
接着，在半导体层523、导电层571、绝缘层532及绝缘层533上形成导电膜。并且，如图15A所示，通过光刻工序和蚀刻工序在半导体层523、导电层571、绝缘层532及绝缘层533上形成导电层520、导电层524、导电层552及导电层571。使用第四光掩模，在导电膜上形成抗蚀剂掩模，对该导电膜进行蚀刻，由此形成导电层520、导电层524、导电层552及导电层571。并且，在形成导电层520、导电层524、导电层552及导电层571之后，去除抗蚀剂掩模。
接着，在导电层520、导电层524、导电层552、导电层571及绝缘层533上形成绝缘层534、绝缘层535、绝缘层536及绝缘层537。并且，如图15B所示，通过光刻工序和蚀刻工序在像素部581中形成直到导电层524的开口部585。使用第五光掩模，在绝缘层537上形成抗蚀剂掩模，对绝缘层534、绝缘层535、绝缘层536及绝缘层537进行蚀刻，由此形成开口部585。并且，在形成开口部585之后，去除抗蚀剂掩模。
另外，虽然光掩模的个数增加1个，但是用来在绝缘层537中形成开口部的光掩模也可以与用来在绝缘层534、绝缘层535及绝缘层536中形成接触孔的光掩模不同。
接着，在导电层524及绝缘层537上形成导电膜。并且，如图16A所示，通过光刻工序和蚀刻工序在绝缘层537上形成导电层525。使用第六光掩模，在导电膜上形成抗蚀剂掩模，对该导电膜进行蚀刻，由此形成导电层525。并且，在形成导电层525之后去除抗蚀剂掩模。
另外，也可以采用如下结构：通过形成导电层525形成用来将与该导电层525形成在同一层中的导电层直接连接到形成在不同层中的导电层的连接部。在此情况下，优选的是，采用通过第五光掩模预先在规定的地方形成开口部的结构。或者，也可以采用通过形成导电层525来相互直接连接形成在不同的层中的多个导电层的结构。在此情况下，可以采用使用同一光掩模一起进行开口的开口部来将不同的各导电层电连接，因此可以减少所使用的光掩模的个数。
接着，在导电层524、导电层525及绝缘层537上形成绝缘层538。并且，如图16B所示，通过光刻工序和蚀刻工序在像素部581中形成直到导电层524的开口部586。使用第七光掩模，在绝缘层538上形成抗蚀剂掩模，对该绝缘层538进行蚀刻，由此形成开口部586。并且，在形成开口部586之后，去除抗蚀剂掩模。
接着，在导电层524及绝缘层538上形成导电膜。并且，如图17A所示，通过光刻工序和蚀刻工序在导电层524及绝缘层538上形成导电层526。使用第八光掩模，在导电膜上形成抗蚀剂掩模，对该导电膜进行蚀刻，由此形成导电层526。并且，在形成导电层526之后，去除抗蚀剂掩模。
另外，也可以采用如下结构：通过形成导电层526来形成用来将与该导电层526形成在同一层中的导电层直接连接到形成在不同层中的导电层的连接部。在此情况下，优选的是，采用通过第七光掩模预先在规定的地方形成开口部的结构。或者，也可以通过形成导电层526来相互直接连接形成在不同的层中的多个导电层。在此情况下，可以采用使用同一光掩模一起进行开口的开口部来将不同的各导电层电连接，因此可以减少所使用的光掩模的个数。
如图17B所示，在导电层526及绝缘层538上形成取向膜539。通过印刷法等将聚酰亚胺树脂涂敷在导电层526及绝缘层538上，并进行烧成来形成取向膜539。可以通过摩擦或光照射对取向膜539进行取向处理。
另外，虽然未图示，但是在取向膜539上形成用来保持单元间隙的间隔物。在取向膜539上涂敷感光固化树脂剂，通过第九光掩模曝光树脂剂，进行显影处理，由此在各像素中形成由树脂构成的间隔物。
虽然省略了关于形成在以与衬底521对置的方式设置的衬底541上的结构的图示，但是在此进行简单的说明。
在衬底541上制造黑矩阵542、滤色片543、保护层544。另外，黑矩阵542及滤色片543也可以形成在衬底521一侧。在保护层544上形成有取向膜545。
接着，在衬底521与衬底541之间形成液晶层540。作为液晶层540的形成方法，可以使用分配器法（滴落法）或在将衬底521贴合到衬底541之后利用毛细现象注入液晶的注入法。
经过上述单元工序，可以制造密封有液晶层540的液晶面板。
本实施方式可以与其他实施方式适当地组合而实施。
实施方式3
在本实施方式中，对上述实施方式2所说明的水平电场方式的液晶显示装置的各结构的变形例子进行说明。
<像素的变形例子的结构>
如图18所示，也可以采用导电层526重叠于晶体管522地设置的结构。
<保护电路的变形例子的结构>
下面，对保护电路511的变形例子进行说明。图19A是示出保护电路的结构例子的俯视图，图19B是沿着图19A的切断线B3-B4的截面图。
在图19A所示的保护电路511的俯视图中，作为一个例子示出导电层552、具有导电性的层（以下称为导电层554）、半导体层555。
导电层554是用来使由于浪涌电压导致的过电流泄漏的布线。作为一个例子，导电层554固定为接地电位（GND）。导电层554可以与导电层520同样地形成。
半导体层555是具有半导体特性的层。半导体层555可以与半导体层523同样地形成。
换言之，图19A所示的保护电路511具有在一对电极之间夹持半导体层555的结构，通过控制半导体层555的电阻率，在一对电极的一个流过过电流的情况下，可以使过电流的一部分或全部流过另一个电极。
如此，通过设置图19A所示的保护电路511，像素部501、栅极驱动器502、503及源极驱动器504可以提高对因ESD等而产生的过电流的耐性。因此，可以提供一种能够提高可靠性的新颖的显示装置。
在图19B所示的保护电路511的沿着切断线B3-B4的截面图中，作为一个例子示出衬底521、绝缘层532、绝缘层533、半导体层555、导电层552、导电层554、绝缘层534、绝缘层535、绝缘层536、绝缘层537、绝缘层538、取向膜539、液晶层540、衬底541、黑矩阵542、保护层544、取向膜545。
如上所述，在保护电路511中，采用在导电层552与导电层554之间设置半导体层555的结构。因此，像素部501、栅极驱动器502、503及源极驱动器504可以提高对因ESD等而产生的过电流的耐性。因此，可以提供一种能够提高可靠性的新颖的显示装置。
另外，对保护电路511的其他变形例子进行说明。图20A是示出保护电路的结构例子的俯视图，图20B是沿着图20A的切断线B5-B6的截面图。
在图20A所示的保护电路511的俯视图中，作为一个例子示出导电层552、导电层554、半导体层555、导电层556、导电层557。
导电层556及导电层557是用来将导电层552与半导体层555连接且将导电层554与半导体层555连接的布线。导电层556及导电层557可以与导电层525同样地形成。
换言之，图20A所示的保护电路511具有在一对电极之间夹持导电层556、半导体层555及导电层557的结构，通过控制半导体层555的电阻率，在一对电极的一个流过过电流的情况下，可以使过电流的一部分或全部流过另一个电极。
如此，通过设置图20A所示的保护电路511，像素部501、栅极驱动器502、503及源极驱动器504可以提高对因ESD等而产生的过电流的耐性。因此，可以提供一种能够提高可靠性的新颖的显示装置。
在图20B所示的保护电路511的沿着切断线B5-B6的截面图中，作为一个例子示出衬底521、绝缘层532、绝缘层533、半导体层555、导电层552、导电层554、绝缘层534、绝缘层535、绝缘层536、绝缘层537、导电层556、导电层557、绝缘层538、取向膜539、液晶层540、衬底541、黑矩阵542、保护层544、取向膜545。
如上所述，在保护电路511中，采用在导电层552与导电层554之间设置导电层556、导电层557及半导体层555的结构。因此，像素部501、栅极驱动器502、503及源极驱动器504可以提高对因ESD等而产生的过电流的耐性。因此，可以提供一种能够提高可靠性的新颖的显示装置。
另外，对保护电路511的其他变形例子进行说明。图21A是示出保护电路的结构例子的俯视图，图21B是沿着图21A的切断线B7-B8的截面图。
在图21A所示的保护电路511的俯视图中，作为一个例子示出导电层552、导电层554、半导体层555、导电层558、导电层559。
导电层558及导电层559是用来将导电层552与半导体层555连接且将导电层554与半导体层555连接的布线。导电层558及导电层559可以与导电层526同样地形成。
换言之，图21A所示的保护电路511具有在一对电极之间夹持导电层558、半导体层555及导电层559的结构，通过控制半导体层555的电阻率，在一对电极的一个流过过电流的情况下，可以使过电流的一部分或全部流到另一个电极。
如此，通过设置图21A所示的保护电路511，像素部501、栅极驱动器502、503及源极驱动器504可以提高对因ESD等而产生的过电流的耐性。因此，可以提供一种能够提高可靠性的新颖的显示装置。
在图21B所示的保护电路511的沿着切断线B7-B8的截面图中，作为一个例子示出衬底521、绝缘层532、绝缘层533、半导体层555、导电层552、导电层554、绝缘层534、绝缘层535、绝缘层536、绝缘层537、导电层558、导电层559、绝缘层538、取向膜539、液晶层540、衬底541、黑矩阵542、保护层544、取向膜545。
如上所述，在保护电路511中，采用在导电层552与导电层554之间设置导电层558、导电层559及半导体层555的结构。因此，像素部501、栅极驱动器502、503及源极驱动器504可以提高对因ESD等而产生的过电流的耐性。因此，可以提供一种能够提高可靠性的新颖的显示装置。
另外，在图19A、图20A及图21A所示的保护电路的俯视图中，作为半导体层的形状也可以采用如图22A和图22B所示的蛇曲形状。
另外，对保护电路511的其他结构例子进行说明。图23A和图23B是示出保护电路的结构例子的截面图。
在图23A所示的保护电路511的截面图中，作为一个例子示出衬底521、绝缘层532、绝缘层533、导电层551、导电层552、半导体层555、绝缘层534、绝缘层535、绝缘层536、绝缘层537、导电层525、导电层558、导电层559、绝缘层538、取向膜539、液晶层540、衬底541、黑矩阵542、保护层544、取向膜545。
如上所述，在保护电路511中，采用在导电层552与导电层551之间设置半导体层555及导电层525的结构。因此，像素部501、栅极驱动器502、503及源极驱动器504可以提高对因ESD等而产生的过电流的耐性。因此，可以提供一种能够提高可靠性的新颖的显示装置。
在图23B所示的保护电路511的截面图中，作为一个例子示出衬底521、绝缘层532、绝缘层533、导电层551、导电层552、半导体层555、绝缘层534、绝缘层535、绝缘层536、绝缘层537、导电层526、导电层558、导电层559、绝缘层538、取向膜539、液晶层540、衬底541、黑矩阵542、保护层544、取向膜545。
如上所述，在保护电路511中，采用在导电层552与导电层551之间设置半导体层555及导电层526的结构。因此，像素部501、栅极驱动器502、503及源极驱动器504可以提高对因ESD等而产生的过电流的耐性。因此，可以提供一种能够提高可靠性的新颖的显示装置。
另外，图24A、图24B和图24C示出能够用作保护电路511的电路结构的一个例子。
图24A所示的电路结构是具有布线351、352、381和晶体管302、304的结构。
在晶体管302中，具有作为源电极的功能的第一端子与具有作为栅电极的功能的第二端子连接，具有作为漏电极的功能的第三端子与布线351连接。另外，晶体管302的第一端子与布线381连接。在晶体管304中，具有作为源电极的功能的第一端子与具有作为栅电极的功能的第二端子连接，具有作为漏电极的功能的第三端子与布线352连接。另外，晶体管304的第一端子与布线381连接。
图24B所示的电路结构包括布线353、354、382、383、384和晶体管306、308、310、312。
在晶体管306中，具有作为源电极的功能的第一端子与具有作为栅电极的功能的第二端子连接，具有作为漏电极的功能的第三端子与布线383连接。另外，晶体管306的第一端子与布线382连接。
在晶体管308中，具有作为源电极的功能的第一端子与具有作为栅电极的功能的第二端子连接，具有作为漏电极的功能的第三端子与布线384连接。另外，晶体管308的第一端子与布线383连接。
在晶体管310中，具有作为源电极的功能的第一端子与具有作为栅电极的功能的第二端子连接，具有作为漏电极的功能的第三端子与布线382连接。另外，晶体管310的第一端子与布线383连接。
在晶体管312中，具有作为源电极的功能的第一端子与具有作为栅电极的功能的第二端子连接，具有作为漏电极的功能的第三端子与布线383连接。另外，晶体管312的第一端子与布线384连接。
图24C所示的电路结构包括布线355、356、385、386和晶体管314、316。
在晶体管314中，用作源电极的第一端子与用作栅电极的第二端子连接，用作漏电极的第三端子与布线385连接。另外，晶体管314的第一端子与布线386连接。
在晶体管316中，用作源电极的第一端子与用作栅电极的第二端子连接，用作漏电极的第三端子与布线386连接。另外，晶体管316的第一端子与布线385连接。
如图24A、图24B和图24C所示的电路结构，能够用于本发明的一个方式的保护电路511也可以使用二极管接法的晶体管。
另外，在图24A、图24B和图24C所示的电路结构中，通过采用图25A至图25C所示的截面示意图的结构，用作源电极的第一端子与用作栅电极的第二端子之间的连接可以任意地控制电阻率。
图25A示出能够用作保护电路511的电阻元件。另外，在图25A所示的电阻元件的截面图中，示出衬底521、导电层551、绝缘层532、绝缘层533、半导体层555、导电层552、绝缘层534、绝缘层535、绝缘层536、绝缘层537及导电层556。
图25B示出能够用作保护电路511的电阻元件。另外，在图25B所示的电阻元件的截面图中，示出衬底521、导电层551、绝缘层532、绝缘层533、半导体层555、导电层552、绝缘层534、绝缘层535、绝缘层536、绝缘层537、导电层556及导电层557。
图25C示出能够用作保护电路511的电阻元件。另外，在图25C所示的电阻元件的截面图中，示出衬底521、导电层551、绝缘层532、绝缘层533、半导体层555、导电层552、导电层554、绝缘层534、绝缘层535、绝缘层536、绝缘层537、导电层556及导电层557。
另外，本实施方式可以与本说明书所示的其他实施方式适当地组合。
<晶体管的变形例子的结构>
下面，对晶体管522的变形例子进行说明。
以下，示出包括上述晶体管522的显示装置的晶体管的制造方法。
使用图26A至图27C对晶体管522的制造方法进行说明。
图26A至图27C所示的制造方法与图11A至图12C所示的制造方法不同之处在于：将栅电极402的沟道长度方向上的长度L1设定为大于氧化物半导体层的沟道长度方向上的长度L2（L1>L2）；以及在形成岛状氧化物半导体层406的工序中，同时加工第二绝缘膜404而形成第二绝缘层416。通过采用该结构，可以在源电极408（或漏电极409）与栅电极402之间形成作为保护电路的电阻元件。
如图26D所示，在将栅电极402的沟道长度方向上的长度L1设定为大于氧化物半导体层的沟道长度方向上的长度L2的情况下，预先在将栅电极402加工的时间点，将沟道长度方向上的长度L1设定得较大而进行加工即可。
另外，在形成如图26D所示的岛状氧化物半导体层406及第二绝缘层416的情况下，采用在残留加工岛状氧化物半导体层406时的抗蚀剂掩模的状态下实施各向同性蚀刻而去除第二绝缘层416的一部分的结构即可。此时，在第二绝缘层416的蚀刻的同时，对岛状氧化物半导体层406的端部进行蚀刻，从而小于岛状氧化物半导体层406的设计的尺寸。
另外，图28A和图28B示出具备利用图26A至图27C所示的制造方法制造的晶体管522的像素518的结构。图28A是示出像素的结构例子的俯视图，图28B是图28A的沿着切断线A7-A8的截面图。
<液晶显示装置的截面图中的变形例子的结构>
下面，对水平电场方式的液晶显示装置的截面图的变形例子进行说明。
作为一个例子，图29A和图29B所示的截面图是图28B所示的截面图的变形例子。在图29A和图29B中，除了像素部的截面图之外，还同时示出了连接部的截面图的结构。另外，图29A所示的截面图的结构是在形成半导体层523之后形成导电层526的结构。
另外，在图29B的结构中，示出了在与黑矩阵542重叠的区域的导电层525及导电层573上层叠地设置用来辅助导电性的导电层576的结构。另外，在图29A、29B中，作为与连接部中的导电层直接连接的导电层，示出了不同的导电层571和导电层572。
在图29A所示的截面图中，示出衬底521、导电层519、绝缘层532、绝缘层533、半导体层523、导电层520、导电层524、绝缘层534、绝缘层535、绝缘层536、导电层525、导电层526、取向膜539、液晶层540、衬底541、黑矩阵542、滤色片543、保护层544、取向膜545、导电层571、导电层573。另外，在图29A中，示出晶体管522。
在图29B所示的截面图中，示出衬底521、导电层519、绝缘层532、绝缘层533、半导体层523、导电层520、导电层524、绝缘层534、绝缘层535、绝缘层536、导电层525、导电层526、取向膜539、液晶层540、衬底541、黑矩阵542、滤色片543、保护层544、取向膜545、导电层571、导电层573、导电层576。另外，在图29B中，示出晶体管522。
导电层576具有作为用来辅助导电层525及导电层573的导电性的电极的功能。作为导电层576，使用由包含铝、钛、铬、钴、镍、铜、钇、锆、钼、钌、银、钽和钨中的一种以上的导电材料构成的膜以单层或两层以上的方式形成即可。
下面，在图30所示的截面图的结构中，与图29A和图29B不同，是首先形成导电层526，然后形成半导体层523的结构。因此，在图30的结构中，是绝缘层533重叠于导电层526地残留的结构。
在图30所示的截面图中，示出衬底521、导电层519、绝缘层532、绝缘层533、半导体层523、导电层520、导电层524、绝缘层534、绝缘层535、绝缘层536、导电层525、导电层526、取向膜539、液晶层540、衬底541、黑矩阵542、滤色片543、保护层544、取向膜545、导电层572、导电层573、导电层576。另外，在图30中，示出晶体管522。
作为一个例子，图31所示的截面图是图6A所示的截面图的变形例子。在图31中，除了像素部的截面图之外，还同时示出了连接部的截面图的结构。另外，图31所示的截面图的结构是在形成用作像素电极的导电层526之后形成用作共同电极的导电层525的结构。
在图31所示的截面图中，示出衬底521、导电层519、绝缘层532、绝缘层533、半导体层523、导电层520、导电层524、绝缘层534、绝缘层535、绝缘层536、绝缘层537、导电层525、导电层526、绝缘层538、取向膜539、液晶层540、衬底541、黑矩阵542、滤色片543、保护层544、取向膜545、导电层571、导电层573、导电层575。另外，在图31中，示出晶体管522。
作为一个例子，图32所示的截面图是图6A所示的截面图的变形例子。在图32中，除了像素部的截面图之外，还同时示出连接部的截面图的结构。另外，图32所示的截面图的结构是用作像素电极的导电层526与构成晶体管522的半导体层523重叠的结构。
在图32所示的截面图中，示出衬底521、导电层519、绝缘层532、绝缘层533、半导体层523、导电层520、导电层524、绝缘层534、绝缘层535、绝缘层536、绝缘层537、导电层525、导电层526、绝缘层538、取向膜539、液晶层540、衬底541、黑矩阵542、滤色片543、保护层544、取向膜545、导电层571、导电层573。另外，在图32中，示出晶体管522。
作为一个例子，图33所示的截面图是图6A所示的截面图的变形例子。在图33中，除了像素部的截面图之外，还同时示出连接部的截面图的结构。另外，图33所示的截面图的结构是以与导电层526重叠且位于晶体管522上的方式设置用作晶体管的背栅电极的导电层576的结构。
在图33所示的截面图中，示出衬底521、导电层519、绝缘层532、绝缘层533、半导体层523、导电层520、导电层524、绝缘层534、绝缘层535、绝缘层536、绝缘层537、导电层525、导电层526、绝缘层538、取向膜539、液晶层540、衬底541、黑矩阵542、滤色片543、保护层544、取向膜545、导电层571、导电层573、导电层576。另外，在图33中，示出晶体管522。
导电层576是用作晶体管的背栅电极的布线。作为导电层576，可以与导电层575同样地形成。
作为一个例子，图34所示的截面图是图33所示的截面图的变形例子。在图34中，除了像素部的截面图之外，还同时示出连接部的截面图的结构。另外，图34所示的截面图的结构是以与直接连接到导电层519的导电层526重叠且位于晶体管522上的方式设置用作晶体管的背栅电极的导电层576的结构。
在图34所示的截面图中，示出衬底521、导电层519、绝缘层532、绝缘层533、半导体层523、导电层520、导电层524、绝缘层534、绝缘层535、绝缘层536、绝缘层537、导电层525、导电层526、绝缘层538、取向膜539、液晶层540、衬底541、黑矩阵542、滤色片543、保护层544、取向膜545、导电层571、导电层573、导电层576。另外，在图34中，示出晶体管522。
作为一个例子，图35所示的截面图是图6A所示的截面图的变形例子。在图35中，除了像素部的截面图之外，还同时示出连接部的截面图的结构。另外，图35所示的截面图的结构是在晶体管522与用作像素电极的导电层526之间的连接的部分处相重叠地设置导电层525的结构。
在图35所示的截面图中，示出衬底521、导电层519、绝缘层532、绝缘层533、半导体层523、导电层520、导电层524、绝缘层534、绝缘层535、绝缘层536、绝缘层537、导电层525、导电层526、绝缘层538、取向膜539、液晶层540、衬底541、黑矩阵542、滤色片543、保护层544、取向膜545、导电层571、导电层573、导电层575。另外，在图35中，示出晶体管522。
作为一个例子，图36所示的截面图是图31所示的截面图的变形例子。在图36中，除了像素部的截面图之外，还同时示出图8所示的
实施方式4
在本实施方式中，对通过在上述实施方式1所说明的水平电场方式的显示装置中设置触摸传感器（触摸检测装置）而将该显示装置用作触摸面板的结构进行说明。
在本实施方式中，参照图39至图44对触摸面板进行说明。
图39是将液晶显示装置500用作触摸面板的触摸面板的截面图。另外，图40是示出用作形成触摸传感器的静电电容的电极的导电层的结构例子的俯视图。另外，图41A是沿着图40的切断线C1-C2的截面图，图41B是图40的区域430中的俯视图。
在图39所示的示出将液晶显示装置500用作触摸面板的触摸面板420的结构例子的截面图中，作为一个例子示出衬底521、导电层519、绝缘层532、绝缘层533、半导体层523、导电层520、导电层524、绝缘层534、绝缘层535、绝缘层536、绝缘层537、导电层525、导电层526、绝缘层538、取向膜539、液晶层540、衬底541、黑矩阵542、滤色片543、保护层544、取向膜545、具有偏振功能的构件（以下称为偏振片421）、具有偏振功能的构件（以下称为偏振片422）、具有导电性的层（以下称为导电层423）。另外，在图39中，示出晶体管522。
触摸面板420具备静电电容式传感器作为触摸传感器。在衬底521的外侧安装有偏振片421，在衬底541的外侧安装有偏振片422。
对偏振片421没有特别限制，只要能由自然光或圆偏振光产生线性偏振光即可。例如，可使用通过对齐到一定方向上地配置二色性物质而使其具有光学各异向性的偏振片。这类的偏振片能通过以聚乙烯醇等膜吸附碘类化合物等，并将此膜往一个方向延展的方式来形成。此外，作为二色性物质，除了能使用碘类化合物之外，还可以使用染料类化合物等。偏振片422也是同样的。
导电层423是用作防止带电用的导电体及形成触摸传感器的静电电容的一个电极的层。作为导电层423，可以与导电层525同样地形成。
在图40所示的用作共同电极及形成触摸传感器的静电电容的另一个电极的导电层525、及导电层423的结构例子的俯视图中，作为一个例子示出衬底521、衬底541、FPC461、FPC462、布线431、布线432、导电层525及导电层423。另外，在图40中，以虚线来图示相当于像素部501的区域。
在图40所示的俯视图中，导电层525及导电层423具有条纹状的形状，以在平面上正交的方式设置导电层525及导电层423。导电层525通过布线431与安装在衬底521上的FPC461连接。导电层423通过布线432与安装在衬底541上的FPC462连接。
在图41A所示的沿着图40的切断线C1-C2的截面图中，示出衬底521、晶体管522、导电层525、导电层526、液晶层540、衬底541及导电层423。
在每个像素中，设置有用作像素电极的导电层526，并且与晶体管522连接。
另外，在图41B所示的图40的区域430中的俯视图中，示出像素518、导电层525及导电层423。
在导电层525与导电层423交叉的区域中，设置有多个像素518。
在导电层525及导电层423交叉的区域中，形成触摸传感器的静电电容。在以导电层525及导电层423为一对电极的电容元件中，导电层525是用来对该电容元件提供电位的电极。另一方面，导电层423是用来取出流过电容元件的电流的电极。
触摸面板420的工作可以大致分为对像素输入图像信号的显示工作以及检测触摸动作的传感检测工作。在显示工作时，导电层525的电位被固定为低电平。在传感检测工作期间，脉冲信号依次施加到各导电层525，将其电位设为高电平。此时，如果用手指接触到触摸面板420，由手指形成的电容被附加到触摸传感器的电容元件，因此流过电容元件的电流发生变化而改变导电层423的电位。通过依次扫描导电层525的脉冲信号并检测导电层423的电位变化，能够检测出手指的触摸位置。
如上所述，通过使用液晶显示装置500构成触摸面板，作为构成触摸面板420的静电电容的电极可以使用本来设置在FFS模式的液晶显示装置500中的用来防止带电的导电体以及像素的共同电极，因此可以提供轻质、薄型且高显示品质的触摸面板。
实施方式5
在本实施方式中，对关于上述实施方式4所说明了的将显示装置用作触摸面板的结构的变形例子及其应用例子进行说明。
<外置式触摸面板的变形例子的结构>
作为触摸面板的结构，可以采用如下结构的外置式触摸面板：将形成静电电容的触摸面板衬底安装在液晶显示装置500的衬底541一侧的结构；或者通过使用安装在液晶显示装置500的衬底541的外侧的用来防止带电的导电膜来构成表面电容（surfacecapacitive）式触摸传感器的结构等。以下，参照图42A至图43对应用于外置式触摸面板的触摸传感器的结构例子进行说明。
图42A是示出触摸传感器的结构例子的分解立体图，图42B是示出触摸传感器的电极的结构例子的俯视图。图43是示出触摸传感器450的结构例子的截面图。
如图42A及图42B所示，触摸传感器450相当于多个电极451和多个电极452的俯视图。在图42A及图42B所示的触摸传感器450中，在衬底491上形成有排列在X轴方向上的多个电极451以及排列在与X轴方向交叉的Y轴方向上的多个电极452。
电极451、452具有多个四边形状的导电膜相连接的结构。多个电极451及多个电极452以导电膜的四边形状的部分的位置不重叠的方式来配置。为了防止电极451接触于电极452，在电极451与电极452交叉的部分设置有绝缘膜。
图43是说明电极451与电极452之间的连接结构的一个例子的截面图，作为一个例子示出电极451与电极452交叉的部分的截面图。另外，图44是电极451与电极452交叉的部分的等效电路图。如图44所示，在电极451与电极452交叉的部分形成有电容元件454。
如图43所示，电极451由第一层的导电膜451a及导电膜451b、以及绝缘膜481上的第二层的电极451c构成。导电膜451a通过电极451c与导电膜451b连接。电极452由第一层的导电膜形成。以覆盖电极451、452及471的方式形成有绝缘膜482。作为绝缘膜481、482，例如形成氧氮化硅膜即可。另外，也可以在衬底491与电极451及电极471之间形成由绝缘膜构成的基底膜。作为基底膜，例如可以形成氧氮化硅膜。
电极451和电极452由具有对可见光的透光性的导电材料形成。例如，作为具有透光性的导电材料，有包含氧化硅的氧化铟锡、氧化铟锡、氧化锌、氧化铟锌或添加有镓的氧化锌等。
导电膜451a与电极471连接。电极471构成用来与FPC连接的端子。与电极451同样，电极452也连接到其他的电极471。电极471例如可以使用钨膜形成。
以覆盖电极451、452及471的方式形成有绝缘膜482。为了将电极471与FPC电连接，在电极471上的绝缘膜481及绝缘膜482中形成有开口。在绝缘膜482上，由粘合剂或粘合薄膜等贴合衬底492。通过由粘合剂或粘合薄膜将衬底491一侧安装在液晶显示装置500的衬底541，构成触摸面板。
<外置式触摸面板的应用例子的结构>
接着，使用图46对可以使用本发明的一个方式的显示装置的显示模块进行说明。
图46所示的显示模块8000在上部覆盖物8001与下部覆盖物8002之间包括连接于FPC8003的触摸面板8004、连接于FPC8005的显示面板单元8006、背光单元8007、框架8009、印刷衬底8010、电池8011。
上部覆盖物8001及下部覆盖物8002结合触摸面板8004及显示面板单元8006的尺寸而可以适当地改变形状或尺寸。
触摸面板8004可以重叠于显示面板单元8006地使用电阻膜方式或静电电容方式的触摸面板。此外，也可以使显示面板单元8006的相对衬底（密封衬底）具有触摸面板的功能。另外，也可以在显示面板单元8006的各像素内设置光传感器，而用作光学触摸面板。
背光单元8007具有光源8008。光源8008也可以采用设置在背光单元8007的端部并使用光扩散板的结构。
框架8009除了具有保护显示面板单元8006的功能以外还具有用来遮断因印刷衬底8010的工作而产生的电磁波的电磁屏蔽的功能。此外，框架8009具有作为散热板的功能。
印刷衬底8010具有用来输出电源电路、视频信号及时钟信号的信号处理电路。作为对电源电路供应电力的电源，既可以采用外部的商业电源，又可以采用另行设置的电池8011的电源。当使用商用电源时，可以省略电池8011。
此外，在显示模块8000中还可以设置偏振片、相位差板、棱镜片等构件。
另外，本实施方式所示的结构等可以与其他实施方式所示的结构适当地组合而实施。
实施方式6
在本实施方式中，使用图45A和图45B对能够用于图1A所示的显示装置的像素电路108的结构进行说明。通过改变像素电路108所具有的显示元件，本发明的显示装置可以应用于各种显示装置。
在本说明书等中，显示元件、作为具有显示元件的装置的显示装置、发光元件以及作为具有发光元件的装置的发光装置可以采用各种方式或者具有各种元件。作为显示元件、显示装置、发光元件或发光装置的一个例子，存在具有其对比度、亮度、反射率、透射率等因电磁作用而变化的显示媒体的元件或装置，其中显示媒体诸如EL（电致发光）元件（包含有机物及无机物的EL元件、有机EL元件、无机EL元件）、LED（白色LED、红色LED、绿色LED、蓝色LED等）、晶体管（根据电流而发光的晶体管）、电子发射元件、液晶元件、电子墨水、电泳元件、光栅光阀（GLV）、等离子体显示面板（PDP）、数字微镜设备（DMD）、压电陶瓷显示器、碳纳米管等。作为使用EL元件的显示装置的一个例子，有EL显示器等。作为使用电子发射元件的显示装置的一个例子，有场致发射显示器（FED）或SED方式平面型显示器（SED：Surface-conduction Electron-emitter Display：表面传导电子发射显示器）等。作为使用液晶元件的显示装置的一个例子，有液晶显示器（透射型液晶显示器、半透射型液晶显示器、反射型液晶显示器、直观型液晶显示器、投射型液晶显示器）等。作为使用电子墨水或电泳元件的显示装置的一个例子，有电子纸等。
作为EL元件的一个例子，可以举出具有阳极、阴极、夹在阳极与阴极之间的EL层的元件等。作为EL层的一个例子，有利用来自单线态激子的发光（荧光）的层、利用来自三线态激子的发光（磷光）的层、包括利用来自单线态激子的发光（荧光）和来自三线态激子的发光（磷光）的层、由有机物形成的层、由无机物形成的层、包括由有机物形成的层和无机物形成的层、包含高分子材料的层、包含低分子材料的层或者包含高分子材料和低分子材料的层等。然而，不局限于此，作为EL元件可以使用各种元件。
作为液晶元件的一个例子，有利用液晶的光学调制作用来控制光的透射或非透射的元件。该元件可以由一对电极及液晶层构成。另外，液晶的光学调制作用由施加到液晶的电场（包括横向电场、纵向电场或倾斜方向电场）控制。另外，具体而言，作为液晶元件的一个例子，可以举出向列液晶、胆甾相（cholesteric）液晶、近晶液晶、盘状液晶、热致液晶、溶致液晶、低分子液晶、高分子液晶、高分子分散型液晶（PDLC）、强介电液晶、反强介电液晶、主链型液晶、侧链型高分子液晶、等离子体寻址液晶（PALC）、香蕉型液晶等。另外，作为液晶的驱动方法也可以使用如下模式：TN（Twisted Nematic：扭转向列）模式；STN（SuperTwisted Nematic：超扭曲向列）模式；IPS（In-Plane-Switching：平面内转换）模式；FFS（Fringe FieldSwitching：边缘电场转换）模式；MVA（Multi-domain Vertical Alignment：多象限垂直取向）模式；PVA（Patterned Vertical Alignment：垂直取向构型）模式；ASV（Advanced Super View：高级超视觉）模式；ASM（Axially Symmetric aligned Micro-cell：轴对称排列微单元）模式；OCB（Optically Compensated Birefringence：光学补偿弯曲）模式；ECB（Electrically Controlled Birefringence：电控双折射）模式；FLC（Ferroelectric Liquid Crystal：铁电液晶）模式；AFLC（AntiFerroelectric LiquidCrystal：反铁电液晶）模式；PDLC（Polymer Dispersed Liquid Crystal：聚合物分散型液晶）模式；PNLC（Polymer Network Liquid Crystal：聚合物网路型液晶）模式；宾主模式；蓝相（Blue Phase）模式等。但是，不局限于此，作为液晶元件及其驱动方式可以使用各种液晶元件及驱动方式。
作为电子纸的显示方法的一个例子，可以使用：利用分子来进行显示的装置（如光学各向异性、染料分子取向等）；利用粒子来进行显示的装置（如电泳、粒子移动、粒子旋转、相变等）；通过使薄膜的一端移动而进行显示的装置；利用分子的发色/相变来进行显示的装置；通过分子的光吸收而进行显示的装置；或者，电子和空穴相结合而通过自发光来进行显示的装置；等。具体而言，作为电子纸的显示方法的一个例子，有微囊型电泳、水平移动型电泳、垂直移动型电泳、球状扭转球、磁性扭转球、圆柱扭转球方式、带电色粉、电子粉粒流体、磁泳型、磁热敏式、电润湿、光散射（透明/白浊变化）、胆甾相液晶/光导电层、胆甾相液晶、双稳态向列液晶、强介电液晶、二色性色素·液晶分散型、可动薄膜、利用无色染料的着色和去色、光致变色、电致变色、电沉积、柔性有机EL等。然而，不局限于此，作为电子纸及其显示方法，可以使用各种电子纸及显示方法。在此，通过使用微囊型电泳，可以解决迁移粒子的凝集和沉淀。电子粉粒流体具有高速响应性、高反射率、广视角、低耗电量、存储性等的优点。
在图1A所示的显示装置中，像素电路108可以具有图45A所示的结构。
图45A所示的像素电路108包括液晶元件130、晶体管131_1和电容元件133_1。
另外，图45B所示的像素电路108包括晶体管131_2、电容元件133_2、晶体管134和发光元件135。
另外，本实施方式可以与本说明书所示的其他实施方式适当地组合。
实施方式7
在本实施方式中说明电子设备的例子。
图47A至图47H以及图48A至图48D是示出电子设备的图。这些电子设备可以具有框体5000、显示部5001、扬声器5003、LED灯5004、操作键5005（包括电源开关或操作开关）、连接端子5006、传感器5007（它包含测量如下因素的功能：力、位移、位置、速度、加速度、角速度、转速、距离、光、液、磁、温度、化学物质、声音、时间、硬度、电场、电流、电压、电力、辐射线、流量、湿度、倾斜度、振动、气味或红外线）、麦克风5008等。
图47A是移动计算机，该移动计算机除了上述以外还可以包括开关5009、红外端口5010等。图47B是具备记录媒体的便携式图像再现装置（例如DVD再现装置），该便携式图像再现装置除了上述以外还可以包括第二显示部5002、记录媒体读入部5011等。图47C是护目镜型显示器，该护目镜型显示器除了上述以外还可以包括第二显示部5002、支撑部5012、耳机5013等。图47D是便携式游戏机，该便携式游戏机除了上述以外还可以包括记录媒体读入部5011等。图47E是具有电视接收功能的数码相机，该数码相机除了上述以外还可以包括天线5014、快门按钮5015、显像部5016等。图47F是便携式游戏机，该便携式游戏机除了上述以外还可以包括第二显示部5002、记录媒体读入部5011等。图47G是电视接收机，该电视接收机除了上述以外还可以包括调谐器、图像处理部等。图47H是移动式电视接收机，该便携式电视接收机除了上述以外还可以包括能够收发信号的充电器5017等。图48A是显示器，该显示器除了上述以外还可以包括支撑台5018等。图48B是相机，该相机除了上述以外还可以包括外部连接端口5019、快门按钮5015、图像接收部5016等。图48C是计算机，该计算机除了上述以外还可以包括指向装置5020、外部连接端口5019、读写器5021等。图48D是移动电话机，该移动电话机除了上述以外还可以包括发送部、接收部、用于移动电话/移动终端的单波段播放（one-segment broadcasting）部分接收服务用调谐器等。
图47A至图47H、图48A至图48D所示的电子设备可以具有各种功能。例如，可以具有如下功能：将各种信息（静态图像、动态图像、文字图像等）显示在显示部上的功能；触摸面板功能；显示日历、日期或时刻等的功能；通过利用各种软件（程序）控制处理的功能；无线通信功能；通过利用无线通信功能来连接到各种计算机网络的功能；通过利用无线通信功能来进行各种数据的发送或接收的功能；读出储存在记录媒体中的程序或数据来将其显示在显示部上的功能等。再者，在具有多个显示部的电子设备中，可以具有如下功能：一个显示部主要显示图像信息，而另一个显示部主要显示文字信息的功能；或者，通过在多个显示部上显示考虑到视差的图像来显示立体图像的功能等。再者，在具有图像接收部的电子设备中，可以具有如下功能：拍摄静态图像的功能；拍摄动态图像的功能；对所拍摄的图像进行自动或手动校正的功能；将所拍摄的图像储存在记录媒体（外部或内置于相机）中的功能；将所拍摄的图像显示在显示部上的功能等。此外，图47A至图47H、图48A至图48D所示的电子设备可以具有的功能不局限于上述功能，而可以具有各种各样的功能。
本实施方式所述的电子设备的特征在于具有用来显示某些信息的显示部。
下面，说明显示装置的应用例子。
图48E示出将显示装置与建筑物设置为一体的例子。图48E包括框体5022、显示部5023、作为操作部的遥控装置5024、扬声器5025等。显示装置以壁挂式的方式而与建筑物成为一体，并且可以不需要较大的空间而设置。
图48F示出在建筑物内将显示装置与建筑物设置为一体的另一个例子。显示模块5026与整体浴室5027设置为一体，并且洗澡的人可以观看显示模块5026。
此外，在本实施方式中，作为建筑物的例子举出墙、整体浴室。但是，本实施方式不局限于此，也可以将显示装置安装到各种建筑物。
下面，示出将显示装置与移动体设置为一体的例子。
图48G是示出将显示装置设置到汽车中的例子的图。显示模块5028被安装到汽车的车体5029，并且可以根据需要显示车体的工作或从车体内部或外部输入的信息。另外，也可以具有导航功能。
图48H是示出将显示装置与旅客用飞机为一体的例子的图。图48H是示出在将显示模块5031设置在旅客用飞机的座位上方的天花板5030时的使用时的形状的图。显示模块5031通过铰链部5032被安装到天花板5030，并且利用铰链部5032的伸缩乘客可以观看显示模块5031。显示模块5031具有通过乘客的操作来显示信息的功能。
此外，在本实施方式中，作为移动体例示出汽车车体、飞机机体，但是不限于此，还可以设置在各种移动体诸如摩托车、自动四轮车（包括汽车、公共汽车等）、电车（包括单轨、铁路等）以及船舶等。
实施方式8
另外，虽然上述实施方式所公开的导电膜或半导体膜可以利用溅射法或等离子体CVD法形成，但是也可以利用例如热CVD（Chemical Vapor Deposition：化学气相沉积）法等其他方法形成。作为热CVD法的例子，可以使用MOCVD（Metal Organic Chemical VaporDeposition：有机金属化学气相沉积）法或ALD（Atomic Layer Deposition：原子层沉积）法。
由于热CVD法是不使用等离子体的成膜方法，因此具有不产生因等离子体损伤所引起的缺陷的优点。
可以以如下方法进行利用热CVD法的成膜：将原料气体及氧化剂同时供应到处理室内，将处理室内的压力设定为大气压或降低的压力，使其沉积到衬底上并在衬底附近或在衬底上发生反应。
另外，可以以如下方法进行利用ALD法的成膜：将处理室内的压力设定为大气压或降低的压力，将用于反应的原料气体依次导入处理室，并且按该顺序反复地导入气体。例如，通过切换各开关阀（也称为高速阀）来将两种以上的原料气体依次供应到处理室内。为了防止多种原料气体混合，例如，在导入第一原料气体的同时或之后导入惰性气体（氩或氮等）等，然后导入第二原料气体。此外，在同时导入惰性气体的情况下，惰性气体用作载流子气体，另外，也可以在导入第二原料气体的同时导入惰性气体。另外，也可以利用真空抽气将第一原料气体排出来代替导入惰性气体，然后导入第二原料气体。第一原料气体附着到衬底表面形成第一层，之后与导入的第二原料气体起反应，由此第二层层叠在第一层上而形成薄膜。通过控制按该气体导入顺序同时反复多次地进行直到获得所希望的厚度为止，可以形成阶梯覆盖性良好的薄膜。由于薄膜的厚度可以根据重复气体导入顺序的次数来进行调节，因此，可以进行精密的厚度调节而适用于形成微型FET。
利用MOCVD法或ALD法等热CVD法可以形成以上所示的实施方式所公开的导电膜或半导体膜，例如，在形成In-Ga-Zn-O膜的情况下，使用三甲基铟、三甲基镓及二甲基锌。另外，三甲基铟的化学式为In（CH3）3。另外，三甲基镓的化学式为Ga（CH3）3。另外，二甲基锌的化学式为Zn（CH3）2。另外，不局限于上述组合，也可以使用三乙基镓（化学式为Ga（C2H5）3）代替三甲基镓，并使用二乙基锌（化学式为Zn（C2H5）2）代替二甲基锌。
例如，在通过利用ALD法的成膜装置来形成钨膜的情况下，依次反复导入WF6气体和B2H6气体形成初始钨膜，然后同时导入WF6气体和H2气体形成钨膜。此外，也可以使用SiH4气体代替B2H6气体。
例如，在通过利用ALD法的成膜装置来形成氧化物半导体膜如In-Ga-Zn-O膜的情况下，依次反复导入In（CH3）3气体和O3气体形成In-O层，然后同时导入Ga（CH3）3气体和O3气体形成GaO层，进而，在这之后同时导入Zn（CH3）2气体和O3气体形成ZnO层。此外，这些层的顺序不局限于上述例子。此外，也可以混合这些气体来形成混合化合物层如In-Ga-O层、In-Zn-O层、Ga-Zn-O层等。此外，虽然也可以使用通过Ar等惰性气体进行鼓泡而得到的H2O气体代替O3气体，但是优选使用不包含H的O3气体。另外，也可以使用In（C2H5）3气体代替In（CH3）3气体。此外，也可以使用Ga（C2H5）3气体代替Ga（CH3）3气体。还可以使用In（C2H5）3气体代替In（CH3）3气体。另外，也可以使用Zn（CH3）2气体。
此外，在本说明书等中，可以在某一个实施方式中所述的附图或文章中取出其一部分而构成发明的一个方式。因此，在记载有说明某一部分的附图或文章的情况下，取出其一部分的附图或文章的内容也是作为发明的一个方式被公开的，所以能够构成发明的一个方式。因此，例如，可以在记载有一个或多个有源元件（晶体管、二极管等）、布线、无源元件（电容元件、电阻元件等）、导电层、绝缘层、半导体层、有机材料、无机材料、构件、装置、工作方法、制造方法等的附图或文章中，取出其一部分而构成发明的一个方式。例如，可以从具有N个（N是整数）电路元件（晶体管、电容元件等）而构成的电路图中取出M个（M是整数，M<N）电路元件（晶体管、电容元件等）来构成发明的一个方式。作为其他例子，可以从具有N个（N是整数）层而构成的截面图中取出M个（M是整数，M<N）层来构成发明的一个方式。再者，作为其他例子，可以从具有N个（N是整数）要素而构成的流程图中取出M个（M是整数，M<N）要素来构成发明的一个方式。
此外，在本说明书等中，在某一个实施方式所述的附图或文章中记载有至少一个具体例子的情况下，所属技术领域的普通技术人员可以很容易地理解一个事实就是可以由上述具体例子导出该具体例子的上位概念。因此，在某一个实施方式中所述的附图或文章中记载有至少一个具体例子的情况下，该具体例子的上位概念也作为发明的一个方式被公开，并可以构成发明的一个方式。
另外，在本说明书等中，至少附图中记载的内容（也可以是附图中的一部分）作为发明的一个方式被公开，并可以构成发明的一个方式。因此，其内容只要在附图中有记载，即使不使用文章描述，该内容也作为发明的一个方式被公开，并可以构成发明的一个方式。同样地，取出附图中的一部分的附图也作为发明的一个方式被公开，并可以构成发明的一个方式。

Claims (3)

1.一种显示装置，包括：
包括第一导电层、第二导电层和半导体层的保护电路，
其中，所述第一导电层与所述第二导电层彼此离开，
所述半导体层包含氧化物半导体层，
在接触于所述半导体层的绝缘层中的开口部中，所述第一导电层和所述第二导电层与所述半导体层电连接，
并且，所述保护电路不包括晶体管。
2.一种包括根据权利要求1所述的显示装置的电子设备。
3.根据权利要求2所述的电子设备，其中所述电子设备是选自移动计算机、便携式图像再现装置、护目镜型显示器、便携式游戏机、数码相机、电视接收机、计算机和移动电话机中的一种。
CN201310624751.6A 2012-11-28 2013-11-28 显示装置 Active CN103855169B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811513967.4A CN109449170B (zh) 2012-11-28 2013-11-28 显示装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2012-260210 2012-11-28
JP2012260210 2012-11-28
JP2013-157232 2013-07-30
JP2013157232 2013-07-30

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201811513967.4A Division CN109449170B (zh) 2012-11-28 2013-11-28 显示装置

Publications (2)

Publication Number Publication Date
CN103855169A CN103855169A (zh) 2014-06-11
CN103855169B true CN103855169B (zh) 2019-01-08

Family

ID=50772466

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201811513967.4A Active CN109449170B (zh) 2012-11-28 2013-11-28 显示装置
CN201310624751.6A Active CN103855169B (zh) 2012-11-28 2013-11-28 显示装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201811513967.4A Active CN109449170B (zh) 2012-11-28 2013-11-28 显示装置

Country Status (5)

Country Link
US (1) US9130367B2 (zh)
JP (6) JP6347940B2 (zh)
KR (3) KR102282651B1 (zh)
CN (2) CN109449170B (zh)
TW (5) TWI613759B (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104113053B (zh) * 2014-04-21 2017-05-24 京东方科技集团股份有限公司 静电放电保护电路、显示基板和显示装置
TWI726843B (zh) * 2014-05-30 2021-05-11 日商半導體能源研究所股份有限公司 觸控面板
JP5993496B2 (ja) * 2014-07-16 2016-09-14 株式会社神戸製鋼所 酸化物半導体薄膜、及び前記酸化物半導体薄膜の表面に保護膜を有する積層体の品質評価方法、及び酸化物半導体薄膜の品質管理方法
KR102224457B1 (ko) * 2014-08-06 2021-03-09 엘지디스플레이 주식회사 표시장치와 그 제조 방법
KR20230044334A (ko) * 2014-09-12 2023-04-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
US9785339B2 (en) * 2014-12-04 2017-10-10 Microsoft Technology Licensing, Llc Touch input device in a circuit board
KR102425836B1 (ko) * 2015-03-24 2022-07-29 삼성디스플레이 주식회사 유기 발광 표시 장치
WO2016181261A1 (ja) * 2015-05-14 2016-11-17 株式会社半導体エネルギー研究所 表示装置、表示モジュール、電子機器
JP2016219483A (ja) * 2015-05-15 2016-12-22 株式会社半導体エネルギー研究所 半導体装置
KR102352307B1 (ko) * 2015-08-05 2022-01-19 삼성디스플레이 주식회사 보호 회로 및 이를 포함하는 유기발광 표시장치
CN105445998A (zh) * 2015-12-31 2016-03-30 武汉华星光电技术有限公司 Ltps显示面板及其制备工艺
US10482305B1 (en) * 2016-01-06 2019-11-19 Apple Inc. Electronic devices with thin-film masking layers
CN107833883A (zh) * 2017-10-18 2018-03-23 深圳市华星光电半导体显示技术有限公司 一种静电防护电路结构、显示面板及显示装置
CN109698192B (zh) * 2017-10-23 2021-01-22 京东方科技集团股份有限公司 静电保护电路、阵列基板及显示装置
CN111223459B (zh) * 2018-11-27 2022-03-08 元太科技工业股份有限公司 移位寄存器以及栅极驱动电路
WO2023155087A1 (en) * 2022-02-17 2023-08-24 Jade Bird Display (shanghai) Limited Electrostatic discharge protection system of micro device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6911688B2 (en) * 2002-04-15 2005-06-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device and manufacturing method thereof
CN1936660A (zh) * 2005-09-20 2007-03-28 Lg.菲利浦Lcd株式会社 液晶显示装置及其制造方法
CN1991451A (zh) * 2005-12-28 2007-07-04 Lg.菲利浦Lcd株式会社 液晶显示装置用阵列基板及其制造方法

Family Cites Families (128)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63250166A (ja) * 1987-04-06 1988-10-18 Nec Ic Microcomput Syst Ltd 半導体装置
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH06151716A (ja) * 1992-11-11 1994-05-31 Hitachi Ltd 半導体集積回路装置
JP2958202B2 (ja) * 1992-12-01 1999-10-06 シャープ株式会社 半導体装置
JPH0738054A (ja) * 1993-07-19 1995-02-07 Hitachi Ltd 半導体装置
JP3014915B2 (ja) * 1994-04-19 2000-02-28 沖電気工業株式会社 多面取り薄膜トランジスタアレイ基板及びその検査方法
JPH08179366A (ja) * 1994-12-22 1996-07-12 Casio Comput Co Ltd 薄膜トランジスタアレイ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP4588300B2 (ja) * 2002-06-05 2010-11-24 株式会社半導体エネルギー研究所 半導体装置、電子機器
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4370806B2 (ja) 2003-05-15 2009-11-25 カシオ計算機株式会社 薄膜トランジスタパネルおよびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
WO2005088726A1 (ja) 2004-03-12 2005-09-22 Japan Science And Technology Agency アモルファス酸化物及び薄膜トランジスタ
JP4673569B2 (ja) * 2004-03-31 2011-04-20 株式会社リコー 半導体装置
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006060191A (ja) * 2004-07-23 2006-03-02 Seiko Epson Corp 薄膜半導体装置及びその製造方法、電気光学装置、電子機器
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
CN101057333B (zh) 2004-11-10 2011-11-16 佳能株式会社 发光器件
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
CN101057338B (zh) 2004-11-10 2011-03-16 佳能株式会社 采用无定形氧化物的场效应晶体管
KR100998527B1 (ko) 2004-11-10 2010-12-07 고쿠리츠다이가쿠호진 토쿄고교 다이가꾸 비정질 산화물 및 전계 효과 트랜지스터
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
EP1770788A3 (en) 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101103374B1 (ko) 2005-11-15 2012-01-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP5286826B2 (ja) * 2007-03-28 2013-09-11 凸版印刷株式会社 薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、およびアクティブマトリスクディスプレイ
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP5305646B2 (ja) * 2007-12-18 2013-10-02 株式会社ジャパンディスプレイウェスト 半導体装置、電気光学装置、及び電子機器
JP2009295867A (ja) * 2008-06-06 2009-12-17 Rohm Co Ltd 半導体装置
US8174047B2 (en) * 2008-07-10 2012-05-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101772377B1 (ko) 2008-09-12 2017-08-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
WO2010029866A1 (en) 2008-09-12 2010-03-18 Semiconductor Energy Laboratory Co., Ltd. Display device
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
KR101722409B1 (ko) 2008-09-19 2017-04-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN103400838B (zh) 2008-09-19 2016-03-30 株式会社半导体能源研究所 显示装置
EP2172804B1 (en) 2008-10-03 2016-05-11 Semiconductor Energy Laboratory Co, Ltd. Display device
KR101273972B1 (ko) 2008-10-03 2013-06-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
CN101719493B (zh) * 2008-10-08 2014-05-14 株式会社半导体能源研究所 显示装置
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
EP2202802B1 (en) * 2008-12-24 2012-09-26 Semiconductor Energy Laboratory Co., Ltd. Driver circuit and semiconductor device
JP4506899B2 (ja) * 2009-07-16 2010-07-21 カシオ計算機株式会社 薄膜トランジスタパネルおよびその製造方法
KR101082174B1 (ko) 2009-11-27 2011-11-09 삼성모바일디스플레이주식회사 유기전계발광 표시 장치 및 그의 제조 방법
WO2011096286A1 (en) * 2010-02-05 2011-08-11 Semiconductor Energy Laboratory Co., Ltd. Field effect transistor and semiconductor device
WO2012121255A1 (ja) * 2011-03-09 2012-09-13 ルネサスエレクトロニクス株式会社 半導体装置
JP2012216780A (ja) * 2011-03-31 2012-11-08 Ricoh Co Ltd ｐ型酸化物、ｐ型酸化物製造用組成物、ｐ型酸化物の製造方法、半導体素子、表示素子、画像表示装置、及びシステム
TWI627483B (zh) 2012-11-28 2018-06-21 半導體能源研究所股份有限公司 顯示裝置及電視接收機

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6911688B2 (en) * 2002-04-15 2005-06-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device and manufacturing method thereof
CN1936660A (zh) * 2005-09-20 2007-03-28 Lg.菲利浦Lcd株式会社 液晶显示装置及其制造方法
CN1991451A (zh) * 2005-12-28 2007-07-04 Lg.菲利浦Lcd株式会社 液晶显示装置用阵列基板及其制造方法

Also Published As

Publication number Publication date
KR102282651B1 (ko) 2021-07-27
TW201941421A (zh) 2019-10-16
KR20210094506A (ko) 2021-07-29
TWI613759B (zh) 2018-02-01
TWI757837B (zh) 2022-03-11
JP2018174331A (ja) 2018-11-08
JP6347940B2 (ja) 2018-06-27
TW201820612A (zh) 2018-06-01
CN109449170A (zh) 2019-03-08
JP7375142B2 (ja) 2023-11-07
KR102489234B1 (ko) 2023-01-18
KR20140068762A (ko) 2014-06-09
TWI662698B (zh) 2019-06-11
CN109449170B (zh) 2023-10-31
TWI703723B (zh) 2020-09-01
TW201423910A (zh) 2014-06-16
JP6553771B2 (ja) 2019-07-31
JP2019185054A (ja) 2019-10-24
KR20230012092A (ko) 2023-01-25
TW202114208A (zh) 2021-04-01
US9130367B2 (en) 2015-09-08
JP2024008954A (ja) 2024-01-19
JP2015046561A (ja) 2015-03-12
JP2021076860A (ja) 2021-05-20
JP2022183150A (ja) 2022-12-08
TWI820614B (zh) 2023-11-01
CN103855169A (zh) 2014-06-11
TW202243240A (zh) 2022-11-01
US20140145181A1 (en) 2014-05-29

Similar Documents

Publication Publication Date Title
CN103855169B (zh) 显示装置
JP7199496B2 (ja) 表示装置
JP2022028702A (ja) 表示装置
JP6951534B2 (ja) 表示装置
TWI753899B (zh) 半導體裝置及包括該半導體裝置的顯示裝置
JP7297984B2 (ja) 表示装置、表示モジュールおよび電子機器
CN102959713A (zh) 半导体装置
TW201133785A (en) Semiconductor device and method for manufacturing the same
CN110024135A (zh) 半导体装置
CN103855170B (zh) 显示装置及电子设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant