CN103854971B - 纳米线的制造方法、纳米线场效应晶体管的制造方法 - Google Patents

纳米线的制造方法、纳米线场效应晶体管的制造方法 Download PDF

Info

Publication number
CN103854971B
CN103854971B CN201210513894.5A CN201210513894A CN103854971B CN 103854971 B CN103854971 B CN 103854971B CN 201210513894 A CN201210513894 A CN 201210513894A CN 103854971 B CN103854971 B CN 103854971B
Authority
CN
China
Prior art keywords
nano wire
nano
manufacture method
wire
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210513894.5A
Other languages
English (en)
Other versions
CN103854971A (zh
Inventor
肖德元
洪中山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201210513894.5A priority Critical patent/CN103854971B/zh
Priority to US13/832,648 priority patent/US8912545B2/en
Publication of CN103854971A publication Critical patent/CN103854971A/zh
Priority to US14/536,953 priority patent/US20150060767A1/en
Application granted granted Critical
Publication of CN103854971B publication Critical patent/CN103854971B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66522—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with an active layer made of a group 13/15 material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/762—Nanowire or quantum wire, i.e. axially elongated structure having two dimensions of 100 nm or less
    • Y10S977/763—Nanowire or quantum wire, i.e. axially elongated structure having two dimensions of 100 nm or less formed along or from crystallographic terraces or ridges
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/84—Manufacture, treatment, or detection of nanostructure
    • Y10S977/89—Deposition of materials, e.g. coating, cvd, or ald
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/902—Specified use of nanostructure
    • Y10S977/932—Specified use of nanostructure for electronic or optoelectronic application
    • Y10S977/936—Specified use of nanostructure for electronic or optoelectronic application in a transistor or 3-terminal device
    • Y10S977/938—Field effect transistors, FETS, with nanowire- or nanotube-channel region

Abstract

本发明提供一种纳米线的制造方法、纳米线场效应晶体管的制造方法，所述纳米线的制造方法包括：形成横截面呈长方形的第一纳米线；在所述第一纳米线的表面上形成半导体层，形成包括所述第一纳米线和所述半导体层的第二纳米线，所述第二纳米线横截面为边长数大于或等于五的多边形；对所述第二纳米线进行退火，以形成纳米线。本发明还提供一种包括所述纳米线制造方法的纳米线场效应晶体管的制造方法。本发明能在简化制程的同时优化纳米线场效应晶体管的性能。

Description

纳米线的制造方法、纳米线场效应晶体管的制造方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种纳米线的制造方法、纳米线场效应晶体管的制造方法。
背景技术
为了跟上摩尔定律的脚步，人们不断地缩小半导体器件(例如：场效应晶体管)的特征尺寸。由于小尺寸下短沟道效应和栅极漏电流的问题使晶体管的开关性能变坏，因此通过缩小传统场效应晶体管的物理尺寸来提高性能已经面临一些困难。
现有技术发展了纳米线场效应晶体管(Nanowire Field-Effect Transistor，NWFET)技术。在公开号为US2011133162A1的美国专利申请中公开了一种纳米线场效应晶体管。参考图1，示出了所述美国专利申请中公开的纳米线场效应晶体管的示意图，包括：硅衬底100，位于所述硅衬底100上的氧化埋层104；所述氧化埋层104的上表面形成有多个凸起部，所述凸起部上形成有第一衬垫区域106、第二衬垫区域108以及位于所述第一衬垫区域106、第二衬垫区域108之间的多个纳米线110，所述多个纳米线110相对于所述氧化埋层104悬挂于第一衬垫区域106、第二衬垫区域108之间。其中，所述第一衬垫区域106、第二衬垫区域108后续用于形成源极区域和漏极区域，所述多个纳米线110构成沟道区域，所述纳米线110上还会形成包围所述纳米线110的围栅结构(图未示)。
所述NWFET具有一维纳米线沟道，由于量子限制效应，沟道内载流子原理表面分布，因此载流子传输受表面散射和沟道横向电场影响较小，从而可以获得较高的电子迁移率。此外，由于NWFET具有较小尺寸的沟道并且通常采用围栅结构，栅极可以从多个方向对所述沟道进行调制，从而可增强栅极的调制能力，改善阈值特性。因此NWFET可以很好地抑制短沟道效应，使场效应晶体管尺寸可以进一步减小；此外，由于NWFET的围栅结构改善了栅极调控能力，从而缓解了减薄栅介质厚度的需求，进而可以减小栅极的漏电流。
然而，如何进一步优化NWFET的性能仍是本领域技术人员亟待解决的技术问题之一。
发明内容
本发明解决的技术问题是提供一种纳米线的制造方法、纳米线场效应晶体管的制造方法，以优化用作沟道的纳米线的性能以及纳米线场效应晶体管的性能。
为解决上述问题，本发明提出了一种纳米线的制造方法，包括：形成横截面呈长方形的第一纳米线；在所述第一纳米线的表面上形成半导体层，形成包括所述第一纳米线和所述半导体层的第二纳米线，所述第二纳米线横截面为边长数大于或等于五的多边形；对所述第二纳米线进行退火，以形成纳米线。所述方案中通过先形成一横截面为多边形的第二纳米线，再进行退火，由于所述第二纳米线的表面相对于第一纳米线的表面更接近圆弧形状，可以减小退火步骤的时间，还可以提高纳米线表面光滑度从而提高纳米线场效应晶体管的性能。
可选方案中，所述第一纳米线包括两个(100)晶面的表面和两个(110)晶面的表面。所述(100)、(110)晶面的表面便于进行外延生长，从而可以抑制缺陷的产生。
可选方案中，所述半导体层的材料与所述第一纳米线的材料相同。一方面便于进行外延生长，抑制缺陷的产生；另一方面可减少材料的种类，节约成本。
可选方案中，在退火的步骤之后，还包括：对所述纳米线进行至少一次氧化和湿法刻蚀的步骤。所述氧化和湿法刻蚀使纳米线具有更接光滑的表面，所述纳米线用作晶体管的沟道时可提高纳米线场效应晶体管的性能。
相应地，本发明还提供一种纳米线场效应晶体管的制造方法，包括：提供基底，所述基底包括第一半导体层；图形化所述第一半导体层，形成源极区域、漏极区域以及位于所述源极区域、漏极区域之间具有长方形横截面的第一纳米线；在所述第一纳米线的表面上形成半导体层，形成包括所述第一纳米线和所述半导体层的第二纳米线，所述第二纳米线横截面为边长数大于或等于五的多边形；对所述第二纳米线进行退火，以形成纳米线；在所述纳米线上形成栅极；对所述源极区域、漏极区域进行掺杂，分别形成源极、漏极。本方案形成的纳米线场效应晶体管中具有表面光滑的纳米线，可减小漏电流，从而提高纳米线场效应晶体管的性能。此外，通过先形成一横截面接近圆弧的多边形的第二纳米线，可以减小退火步骤的时间，从而在提高纳米线场效应晶体管性能的同时简化了制程。
相应地，本发明还提供一种纳米线场效应晶体管的制造方法，包括：提供基底，所述基底包括第一硅衬底、位于所述第一硅衬底上的氧化埋层以及位于所述氧化埋层上的表面为(100)晶面的第二硅衬底；干刻所述第二硅衬底，形成“H”型结构，所述“H”型结构中相互平行的条状部分为源极区域、漏极区域，位于所述源极区域、漏极区域之间的为具有方形横截面的第一纳米线，所述第一纳米线包括两个对应于(100)晶面的表面和两个对应于(110)晶面的表面；去除与所述第一纳米线相接触的部分氧化埋层，使所述第一纳米线处于悬空状态；通过选择性外延生长的方式形成包围所述第一纳米线的半导体层，所述纳米线和所述半导体层构成横截面呈八边形的第二纳米线，所述第二纳米线包括两个(100)晶面的表面、两个(110)晶面的表面和四个(111)晶面的表面；对所述第二纳米线进行退火，形成横截面呈圆形的纳米线；在所述纳米线上形成围栅；对所述源极区域、漏极区域进行掺杂，以分别形成源极、漏极。本方案形成的纳米线场效应晶体管中具有表面光滑的纳米线，从而提高纳米线场效应晶体管的性能；此外，可以减小退火步骤的时间，从而简化了制程；更进一步地，制造方法形成的围栅结构可以从多个方向对具有光滑表面的纳米线进行控制，提高了栅极结构的控制能力，进一步优化了纳米线场效应晶体管的性能。
附图说明
图1为现有技术中的一种纳米线场效应晶体管的立体结构示意图；
图2是本发明纳米线制造方法第一实施例的示意图；
图3是本发明纳米线制造方法第二实施例的示意图；
图4是本发明纳米线制造方法第三实施例的示意图；
图5至图11是本发明纳米线场效应晶体管制造方法一实施例的示意图；
图12是图11沿剖线OO’的剖面示意图。
具体实施方式
为了解决现有技术的问题，发明人对现有的纳米线场效应晶体管进行了大量研究，发现通过对纳米线表面进行光滑处理，可以降低漏电流；而通过先形成一横截面接近圆弧的多边形的纳米线，之后再进行退火，可以减小退火步骤的时间，从而在优化纳米线场效应晶体管性能的同时简化制程。
相应地，本发明提供一种纳米线的制造方法，大致包括以下步骤：
执行步骤S1，形成横截面呈长方形的第一纳米线；
执行步骤S2，在所述第一纳米线的表面上形成半导体层，形成包括所述第一纳米线和所述半导体层的第二纳米线，所述第二纳米线横截面为边长数大于或等于五的多边形；
执行步骤S3，对所述第二纳米线进行退火，以形成纳米线。
本发明中由于第一纳米线的横截面呈长方形，是一种四边形结构。而通过在第一纳米线的横截面上形成半导体层，使第二纳米线的横截面为边长数大于或等于五的多边形，所述多边形相对于所述四边形更接近圆弧的形状，因而可以减少后续通过退火进行圆化处理(rounding process)的时间。
下面结合具体实施例对本发明技术方案做详细说明。
参考图2，示出了本发明纳米线制造方法第一实施例的示意图。所述纳米线制造方法大致包括以下步骤：
执行步骤S1，形成横截面呈正方形的第一纳米线100，所述第一纳米线100用作后续形成的半导体层的形成基底。本步骤的制造工艺与现有技术相同，可以先形成第一半导体层，之后通过光刻和刻蚀对所述第一半导体层进行图形化，以形成一立方柱型的第一纳米线100，所述立方柱型的第一纳米线100具有正方形横截面。
需要说明的是，本实施例中所述第一纳米线100的横截面为正方形，以形成圆形纳米线。由于后续步骤形成半导体层采用的是在第一纳米线100表面进行选择性外延生长方式，具体地，第一纳米线100包括两个(100)晶面的表面AD、BC，以及两个(110)晶面的表面AB、CD，通过提供外延生长的表面，可抑制半导体层生长过程可能产生的缺陷。
所述第一纳米线100的材料为硅、硅锗、碳化硅、锗或其他Ⅲ-V族元素的材料。但是本发明对第一纳米线100的材料并不做限制。
执行步骤S2，在所述第一纳米线100的表面上形成包围所述第一纳米线100的半导体层101，所述半导体层101的轮廓为八边形，从而使最终形成的第二纳米线102的横截面为八边形。
本实施例中，通过选择性外延生长的方式形成所述半导体层101，具体地，在所述(100)晶面的表面AD、BC沉积半导体材料，以形成半导体层101中具有(100)晶面的表面ah、de；在(110)晶面的表面AB、CD上沉积半导体材料，以形成半导体层101中具有(110)晶面的表面bc、fg；此外，还在(100)晶面、(110)晶面之间形成(111)晶面的表面ab、gh、ef、cd。
具体地，可以在选择性外延生长的过程中通过控制不同晶面的生长速度，使(110)晶面、(100)晶面的生长速度大于(111)晶面的生长速度，以形成图2所示的八边形的第二纳米线102。
此处所述半导体层101的材料可以是硅、硅锗、碳化硅、锗或其他Ⅲ-V族元素的材料。但是，本发明对所述半导体层101的材料并不做限制。
优选地，所述半导体层101的材料可以与第一纳米线100的材料相同，从而使所述半导体层101与所述第一纳米线100具有良好的晶格匹配，防止产生缺陷；此外，还可以减少材料的种类，以降低成本。但是本发明对此不做限制，在其他实施例中，所述半导体层101的材料可以与第一纳米线100的材料不相同。
执行步骤S3，对所述第二纳米线102进行退火，以形成纳米线103。通过退火工艺可以提高第二纳米线102表面的光滑度，从而形成的纳米线103具有接近圆弧面的表面，进而完成圆化处理。
具体地，所述退火步骤包括：在氦气、氢气或氘气的气体环境中，温度超过900℃的条件下进行退火，对具有八边形横截面的第二纳米线102的表面进行圆化处理，以形成圆柱形的纳米线103，圆柱形的纳米线103具有圆形的横截面。所述圆柱形的纳米线103用作沟道时一方面可以减小漏电流，另一方面还可以提高电子迁移率。
所述八边形的第二纳米线102相对于所述四边形的第一纳米线100更接近圆弧的形状，因而所述退火时间较短，从而简化了制程。
需要说明的是，在退火步骤之后还可以对所述纳米线103进行至少一次氧化和湿法刻蚀的步骤，以进一步获得横截面接近理想圆形的纳米线103。
氧化和湿法刻蚀可以获得圆形横截面的原因是，在氧化过程中，所述八边形的顶角与氧气的接触角α大于八边形的边与氧气的接触角β，因而顶角位置处暴露于氧气中的面积较大，那么顶角被氧化的厚度较大，而在湿法刻蚀过程中被氧化的部分会被去除，因而，顶角位置在刻蚀时被去除的较多，从而使原来的八边形的顶角位置处逐渐圆化，进而使纳米线103横截面更加接近圆形。
具体地，所述半导体层101的材料为硅，对所述硅材料的半导体层101进行热氧化后形成氧化硅。之后，采用稀释的氢氟酸进行湿法刻蚀，稀释的氢氟酸对所述氧化硅的去除速率远大于对硅材料的去除速率，从而使纳米线103的横截面趋近圆形。
参考图3，示出了本发明纳米线制造方法第二实施例的示意图。本实施例纳米线制造方法与第一实施例的相同之处不再赘述，本实施例与第一实施例的不同之处在于：
执行步骤S1，形成横截面呈长方形的第一纳米线120。本实施例第一纳米线120的边长不相同，具体地，与(110)晶面对应的AB、CD长度大于(100)晶面对应的AD、BC的长度。
执行步骤S2，形成包围所述长方形的第一纳米线120的半导体层121，形成第二纳米线122。本步骤制作工艺与第一实施例的步骤S2相同，在此不再赘述。只是本实施例中，由于AB、CD的长度大于AD、BC的长度，从而使第二纳米线122的横截面为沿竖直方向延伸的八边形。
执行步骤S3，由于第一纳米线120为边长不同的长方形，通过退火工艺形成的纳米线123为一椭圆形。所述具有椭圆形截面的纳米线123具有光滑表面，在用作沟道时也可以减小漏电流、提高电子迁移率。
参考图4，示出了本发明纳米线制造方法第三实施例的示意图。本实施例纳米线制造方法与第一实施例的相同之处不再赘述，本实施例与第一实施例的不同之处在于：
执行步骤S2，形成半包围所述正方形的第一纳米线130的半导体层131，以形成具有八边形截面的第二纳米线132。具体地，所述半导体层131仅包围所述第一纳米线130的三个面：顶面BC、两个侧面AB、CD。第一纳米线130的底面AD上并未形成半导体层131。具体地，可以通过选择性外延生长的方式，在所述第一纳米线130的部分表面上生长半导体材料，以形成半包围所述第一纳米线130的半导体层131。
执行步骤S3，由于所述半导体层131并不覆盖所述正方形的第一纳米线130的底面，通过退火进行圆化处理时，形成横截面为Ω形的纳米线133。所述具有Ω形截面的纳米线133具有部分圆弧形光滑表面，用作沟道时可以减小漏电流、提高电子迁移率。
在上述实施例中，第二纳米线的横截面为八边形，但是本发明对此不作限制，基于半导体层材料的不同或者通过控制不同晶面的生长速率，形成横截面为五边形、六边形、十边形或十六边形等的多边形形状，本领域技术人员可以根据上述实施例对本发明进行相应地修改、变形和替换。
相应地，本发明还提供一种纳米线场效应晶体管的制造方法，所述制造方法大致包括以下步骤：
步骤S21，提供基底，所述基底包括第一半导体层；
步骤S22，图形化所述第一半导体层，形成源极区域、漏极区域以及位于所述源极区域、漏极区域之间具有长方形横截面的第一纳米线；
步骤S23，在所述第一纳米线的表面上形成半导体层，形成包括所述第一纳米线和所述半导体层的第二纳米线，所述第二纳米线横截面为边长数大于或等于五的多边形；
步骤S24，对所述第二纳米线进行退火，以形成纳米线；
步骤S25，在所述纳米线上形成栅极；
步骤S26，对所述源极区域、漏极区域进行掺杂，分别形成源极、漏极。
本发明制造方法形成的纳米线场效应晶体管具有表面光滑的纳米线，可减小漏电流，从而提高纳米线场效应晶体管的性能。此外，通过先形成一横截面为多边形的纳米线，所述多边形相对于四边形更接近于圆弧的形状，可以减小退火步骤的时间，从而在提高纳米线场效应晶体管性能的同时，简化了制程。
下面结合具体实施例和附图对本发明纳米线场效应晶体管的制造方法做详细说明。
参考图5至图12，示出了本发明纳米线场效应晶体管制造方法第一实施例的立体结构示意图。
如图5所示，执行步骤S21，提供基底。本实施例中，所述基底包括第一硅衬底200、位于所述第一硅衬底上200的氧化埋层201以及位于所述氧化埋层201上的表面为(100)晶面的第二硅衬底202。
所述氧化埋层201与所述第二硅衬底202材料不同，具有不同的刻蚀选择比，有利于第一纳米线的形成。但是本发明对基底的结构和材料不作限制，例如：所述基底还可以包括：第一硅衬底、位于所述第一硅衬底上的硅锗层以及位于所述硅锗层上的表面为(100)晶面的第二硅衬底。所述硅锗层与所述第二硅衬底也具有不同的刻蚀选择比，从而可以形成第一纳米线。
如图6所示，执行步骤S22，图形化图5中所述第二硅衬底202，形成“H”型结构203，所述“H”型结构203中相互平行的条状部分为源极区域2031、漏极区域2032，位于相互平行条状部分之间的为具有方形横截面的第一纳米线2033，所述第一纳米线2033包括两个对应于(100)晶面的表面(顶面和底面)和两个对应于(110)晶面的表面(两个侧面)。
具体地，可以通过干刻的方式图形化所述第二硅衬底202。
需要说明的是，“H”型结构203还可以是图7所示的形状，图7所示的“H”型结构203中除了相互平行的条状部分，源极区域2031、漏极区域2032还包括靠近第一纳米线2033的梯形延伸部分210。本发明对“H”型结构203的形状不作限制，“H”型结构203还可以有其他变形。
如图8所示，本实施例还包括去除与所述第一纳米线2033相接触的部分氧化埋层201，使原本位于第一纳米线2033下方的氧化埋层201被去除，而形成贯穿孔205。
本步骤使所述第一纳米线2033处于悬空状态，以便于后续形成包围所述第一纳米线2033的半导体层、还便于形成围栅结构(即为在第一纳米线2033下表面形成半导体层以及形成围栅预留出空间)。
如图9所示，执行步骤S23，在图8所述第一纳米线2033的表面上形成半导体层，并形成包括所述第一纳米线2033和所述半导体层的第二纳米线2034。本实施例中所述第二纳米线2034横截面为八边形。
可以通过选择性外延生长的方式形成所述半导体层，具体地，通过选择性外延生长在所述(100)晶面的表面、(110)晶面上沉积半导体材料，以形成包括两个(100)晶面的表面、两个(110)晶面的表面和四个(111)晶面的表面的横截面为八边形的第二纳米线2034。具体工艺可参考纳米线的制造方法第一实施例的相关描述，在此不再赘述。
如图10所示，执行步骤S24，对图9所述第二纳米线2034进行退火，以形成纳米线2035，所述退火工艺可以提高纳米线2035的光滑度，以形成接近圆弧面的表面，进而形成具有圆形截面的圆柱形纳米线2035。
优选地，在退火步骤之后还可以进行至少一次氧化和湿法刻蚀的步骤，以获得横截面更接近理想圆形的圆柱形纳米线2035。
如图11所示，执行步骤S25，在所述纳米线2035上形成栅极204。本实施例中所述栅极204为围栅结构。请结合参考图12示出的沿图11所示剖线OO’的剖面示意图，所述栅极204包括覆盖于所述纳米线2035上的、全包围所述纳米线2035的栅极介质层2041，以及覆盖于所述栅极介质层2041上的、全包围所述栅极介质层2041的栅极层2042。
具体地，所述栅极介质层2041为高k介质层，所述高k介质层的材料可以是氧化铪、氧化锆、氧化镧、氧化铝、氧化钛、钛酸锶、氧化铝镧、氧化钇、氮氧化铪、氮氧化锆、氮氧化镧、氮氧化铝、氮氧化钛、氮氧化锶钛、氮氧化镧铝、氮氧化钇中的一种或多种，可以通过化学气相沉积或原子层沉积的方式形成所述高k介质层。
所述栅极层2042为金属栅极层，所述金属栅极层的材料可以是氧化铪、氧化锆、氧化镧、氧化铝、氧化钛、钛酸锶、氧化铝镧、氧化钇、氮氧化铪、氮氧化锆、氮氧化镧、氮氧化铝、氮氧化钛、氮氧化锶钛、氮氧化镧铝、氮氧化钇中的一种或多种。可以通过物理气相沉积、原子层沉积或金属有机化合物化学气相沉积的方式形成所述金属栅极层。
需要说明的是，在形成栅极层2042之后，还包括通过平坦化工艺去除多余的栅极层材料，使栅极层2042与所述源极区域2031和漏极区域2032表面相齐平。
继续参考图11，执行步骤S26，对所述源极区域2031、漏极区域2032进行掺杂，分别形成源极、漏极。具体方法和工艺条件与现有技术相同，在此不再赘述。
本实施例形成的纳米线场效应晶体管，具有横截面为圆形的纳米线2035作为沟道可减小漏电流、提高电子迁移率；
此外，本实施例纳米线场效应晶体管退火步骤的时间较短，从而简化了制程。
需要说明的是，上述实施例中形成的是横截面为圆形的纳米线2035，在其他实施例中还可以形成横截面为椭圆形的纳米线，之后在横截面为椭圆形的纳米线上形成围栅结构。
还需要说明的是，在上述实施例中还包括去除与所述第一纳米线2033相接触的部分氧化埋层201，形成贯穿孔205的步骤。在其他实施例中还可以不设置该步骤，从而使第一纳米线2033与氧化埋层201相接触的表面上不形成半导体层，以形成Ω形的纳米线。具体可参考本发明纳米线的制造方法第三实施例形成Ω形的纳米线的相关描述，此处不再赘述。在所述Ω形的纳米线上可形成Ω形的栅极。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (20)

1.一种纳米线的制造方法，其特征在于，包括：
形成横截面呈长方形的第一纳米线；
在所述第一纳米线的表面上形成半导体层，形成包括所述第一纳米线和所述半导体层的第二纳米线，所述第二纳米线横截面为边长数大于或等于五的多边形；
对所述第二纳米线进行退火，以形成纳米线。
2.如权利要求1所述纳米线的制造方法，其特征在于，形成半导体层的步骤包括：形成包围所述第一纳米线的半导体层。
3.如权利要求2所述纳米线的制造方法，其特征在于，所述第一纳米线的横截面为正方形。
4.如权利要求3所述纳米线的制造方法，其特征在于，所述半导体层的横截面为八边形。
5.如权利要求3所述纳米线的制造方法，其特征在于，所述第一纳米线包括两个(100)晶面的表面和两个(110)晶面的表面。
6.如权利要求5所述纳米线的制造方法，其特征在于，所述第二纳米线包括两个(100)晶面的表面、两个(110)晶面的表面和四个(111)晶面的表面。
7.如权利要求1所述纳米线的制造方法，其特征在于，所述纳米线的横截面的形状为圆形或椭圆形。
8.如权利要求1所述纳米线的制造方法，其特征在于，形成半导体层的步骤包括：形成半包围所述第一纳米线的半导体层。
9.如权利要求8所述纳米线的制造方法，其特征在于，
所述第一纳米线的横截面为正方形，所述半导体层仅包围所述第一纳米线的三个面；
形成纳米线的步骤包括：形成横截面为Ω形的纳米线。
10.如权利要求1所述纳米线的制造方法，其特征在于，形成半导体层的步骤包括：通过选择性外延生长的方式在所述第一纳米线表面形成所述半导体层。
11.如权利要求1所述纳米线的制造方法，其特征在于，所述半导体层的材料与所述第一纳米线的材料相同。
12.如权利要求1所述纳米线的制造方法，其特征在于，所述半导体层的材料与所述第一纳米线的材料不同。
13.如权利要求1所述纳米线的制造方法，其特征在于，所述半导体层的材料、所述第一纳米线的材料为硅、硅锗、碳化硅、锗或其他III-V族元素的材料。
14.如权利要求1所述纳米线的制造方法，其特征在于，所述退火的步骤包括：在氦气、氢气或氘气的气体环境中，在温度超过900℃的条件下进行退火。
15.如权利要求1所述纳米线的制造方法，其特征在于，在退火的步骤之后，还包括：对纳米线进行至少一次氧化和湿法刻蚀的步骤。
16.一种纳米线场效应晶体管的制造方法，其特征在于，包括：
提供基底，所述基底包括第一半导体层；
图形化所述第一半导体层，形成源极区域、漏极区域以及位于所述源极区域、漏极区域之间具有长方形横截面的第一纳米线；
在所述第一纳米线的表面上形成半导体层，形成包括所述第一纳米线和所述半导体层的第二纳米线，所述第二纳米线横截面为边长数大于或等于五的多边形；
对所述第二纳米线进行退火，以形成纳米线；
在所述纳米线上形成栅极；
对所述源极区域、漏极区域进行掺杂，分别形成源极、漏极。
17.如权利要求16所述纳米线场效应晶体管的制造方法，其特征在于，所述纳米线的横截面形状为圆形或椭圆形，形成栅极的步骤包括：在所述纳米线上形成围栅。
18.如权利要求16所述纳米线场效应晶体管的制造方法，其特征在于，所述纳米线的横截面形状为Ω形，形成栅极的步骤包括：在所述纳米线上形成Ω形的栅极。
19.一种纳米线场效应晶体管的制造方法，其特征在于，包括：
提供基底，所述基底包括第一硅衬底、位于所述第一硅衬底上的氧化埋层以及位于所述氧化埋层上的表面为(100)晶面的第二硅衬底；
干刻所述第二硅衬底，形成H型结构，所述H型结构中相互平行的条状部分为源极区域、漏极区域，位于所述源极区域、漏极区域之间的为具有方形横截面的第一纳米线，所述第一纳米线包括两个对应于(100)晶面的表面和两个对应于(110)晶面的表面；
去除与所述第一纳米线相接触的部分氧化埋层，使所述第一纳米线处于悬空状态；
通过选择性外延生长的方式形成包围所述第一纳米线的半导体层，所述纳米线和所述半导体层构成横截面呈八边形的第二纳米线，所述第二纳米线包括两个(100)晶面的表面、两个(110)晶面的表面和四个(111)晶面的表面；
对所述第二纳米线进行退火，形成横截面呈圆形的纳米线；
在所述纳米线上形成围栅；
对所述源极区域、漏极区域进行掺杂，以分别形成源极、漏极。
20.如权利要求19所述的纳米线场效应晶体管的制造方法，其特征在于，所述形成围栅的步骤包括：通过化学气相沉积或原子层沉积的方式形成包围所述纳米线的栅极介质层，通过物理气相沉积、原子层沉积或金属有机化合物化学气相沉积的方式形成包围所述栅极介质层的栅极层。
CN201210513894.5A 2012-12-04 2012-12-04 纳米线的制造方法、纳米线场效应晶体管的制造方法 Active CN103854971B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201210513894.5A CN103854971B (zh) 2012-12-04 2012-12-04 纳米线的制造方法、纳米线场效应晶体管的制造方法
US13/832,648 US8912545B2 (en) 2012-12-04 2013-03-15 Nanowires, nanowire fielde-effect transistors and fabrication method
US14/536,953 US20150060767A1 (en) 2012-12-04 2014-11-10 Nanowires and nanowire fielde-effect transistors

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210513894.5A CN103854971B (zh) 2012-12-04 2012-12-04 纳米线的制造方法、纳米线场效应晶体管的制造方法

Publications (2)

Publication Number Publication Date
CN103854971A CN103854971A (zh) 2014-06-11
CN103854971B true CN103854971B (zh) 2016-10-05

Family

ID=50824586

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210513894.5A Active CN103854971B (zh) 2012-12-04 2012-12-04 纳米线的制造方法、纳米线场效应晶体管的制造方法

Country Status (2)

Country Link
US (2) US8912545B2 (zh)
CN (1) CN103854971B (zh)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9501738B1 (en) 2012-08-16 2016-11-22 Sandia Corporation Cellular computational platform and neurally inspired elements thereof
CN104143513B (zh) 2013-05-09 2016-12-28 中芯国际集成电路制造(上海)有限公司 纳米真空场效应电子管及其形成方法
US8901715B1 (en) * 2013-07-05 2014-12-02 Infineon Technologies Ag Method for manufacturing a marked single-crystalline substrate and semiconductor device with marking
US9627375B2 (en) * 2014-02-07 2017-04-18 Taiwan Semiconductor Manufacturing Company Ltd. Indented gate end of non-planar transistor
US10553718B2 (en) * 2014-03-14 2020-02-04 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices with core-shell structures
US9543440B2 (en) * 2014-06-20 2017-01-10 International Business Machines Corporation High density vertical nanowire stack for field effect transistor
CN105374679B (zh) 2014-08-26 2019-03-26 中芯国际集成电路制造(上海)有限公司 半导体装置及其制造方法
US9343529B2 (en) 2014-09-05 2016-05-17 International Business Machines Corporation Method of formation of germanium nanowires on bulk substrates
CN105513944B (zh) 2014-09-26 2018-11-13 中芯国际集成电路制造(北京)有限公司 半导体装置及其制造方法
KR102309342B1 (ko) * 2014-12-24 2021-10-07 인텔 코포레이션 게르마늄 나노와이어들을 사용하는 전계 효과 트랜지스터 구조체들
CN105810730B (zh) * 2014-12-29 2018-12-07 中芯国际集成电路制造(上海)有限公司 半导体装置及其制造方法
US9496338B2 (en) * 2015-03-17 2016-11-15 International Business Machines Corporation Wire-last gate-all-around nanowire FET
KR102343223B1 (ko) 2015-07-16 2021-12-23 삼성전자주식회사 반도체 장치 및 이의 제조 방법
CN106571367A (zh) * 2015-10-12 2017-04-19 上海新昇半导体科技有限公司 真空管闪存结构及其制造方法
US9496263B1 (en) 2015-10-23 2016-11-15 International Business Machines Corporation Stacked strained and strain-relaxed hexagonal nanowires
US9564317B1 (en) * 2015-12-02 2017-02-07 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming a nanowire
CN106856208B (zh) * 2015-12-08 2019-09-27 中芯国际集成电路制造(北京)有限公司 纳米线半导体器件及其形成方法
CN107204311A (zh) * 2016-03-16 2017-09-26 上海新昇半导体科技有限公司 纳米线半导体器件及其制造方法
CN107331611B (zh) * 2017-06-23 2021-06-04 江苏鲁汶仪器有限公司 一种三维自限制精确制造硅纳米线柱的方法
CN109244072B (zh) * 2018-09-03 2021-05-18 芯恩（青岛）集成电路有限公司 半导体器件结构及其制作方法
CN109309096B (zh) * 2018-09-27 2020-11-13 上海华力微电子有限公司 闪存结构及其控制方法
US10804266B2 (en) 2018-11-16 2020-10-13 International Business Machines Corporation Microelectronic device utilizing stacked vertical devices
US10833089B2 (en) 2018-11-16 2020-11-10 International Business Machines Corporation Buried conductive layer supplying digital circuits
US11171142B2 (en) 2018-11-16 2021-11-09 International Business Machines Corporation Integrated circuit with vertical structures on nodes of a grid
US11164879B2 (en) 2018-11-16 2021-11-02 International Business Machines Corporation Microelectronic device with a memory element utilizing stacked vertical devices
CN111128748A (zh) * 2019-12-17 2020-05-08 西交利物浦大学 基于自燃烧法的双元高介电常数绝缘层的制备方法
CN113391384B (zh) * 2021-06-04 2022-05-17 武汉大学 基于级联纳米微结构的片上定向整流超表面及其设计方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1855390A (zh) * 2005-03-24 2006-11-01 三星电子株式会社 具有圆形形状的纳米线晶体管沟道的半导体器件及其制造方法
CN101573778A (zh) * 2006-11-07 2009-11-04 奈米***股份有限公司 用于纳米线生长的***与方法
US8030108B1 (en) * 2008-06-30 2011-10-04 Stc.Unm Epitaxial growth of in-plane nanowires and nanowire devices

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62257761A (ja) * 1986-05-01 1987-11-10 Oki Electric Ind Co Ltd 半導体集積回路の製造方法
KR101132076B1 (ko) * 2003-08-04 2012-04-02 나노시스, 인크. 나노선 복합체 및 나노선 복합체로부터 전자 기판을제조하기 위한 시스템 및 프로세스
KR100585157B1 (ko) * 2004-09-07 2006-05-30 삼성전자주식회사 다수의 와이어 브릿지 채널을 구비한 모스 트랜지스터 및그 제조방법
TWI283066B (en) * 2004-09-07 2007-06-21 Samsung Electronics Co Ltd Field effect transistor (FET) having wire channels and method of fabricating the same
US7999251B2 (en) * 2006-09-11 2011-08-16 International Business Machines Corporation Nanowire MOSFET with doped epitaxial contacts for source and drain
US8368125B2 (en) * 2009-07-20 2013-02-05 International Business Machines Corporation Multiple orientation nanowires with gate stack stressors
US8384065B2 (en) * 2009-12-04 2013-02-26 International Business Machines Corporation Gate-all-around nanowire field effect transistors
US8173993B2 (en) * 2009-12-04 2012-05-08 International Business Machines Corporation Gate-all-around nanowire tunnel field effect transistors

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1855390A (zh) * 2005-03-24 2006-11-01 三星电子株式会社 具有圆形形状的纳米线晶体管沟道的半导体器件及其制造方法
CN101573778A (zh) * 2006-11-07 2009-11-04 奈米***股份有限公司 用于纳米线生长的***与方法
US8030108B1 (en) * 2008-06-30 2011-10-04 Stc.Unm Epitaxial growth of in-plane nanowires and nanowire devices

Also Published As

Publication number Publication date
US8912545B2 (en) 2014-12-16
US20150060767A1 (en) 2015-03-05
CN103854971A (zh) 2014-06-11
US20140151705A1 (en) 2014-06-05

Similar Documents

Publication Publication Date Title
CN103854971B (zh) 纳米线的制造方法、纳米线场效应晶体管的制造方法
US11245033B2 (en) Semiconductor devices with core-shell structures
CN104733531A (zh) 使用氧化物填充沟槽的双氧化物沟槽栅极功率mosfet
CN104299905B (zh) 无结晶体管及其制造方法
CN102623321B (zh) 基于体硅的纵向堆叠式后栅型SiNWFET制备方法
CN102983171B (zh) 垂直无结环栅mosfet器件的结构及其制造方法
CN108198855A (zh) 半导体元件、半导体基底及其形成方法
CN103594512A (zh) 半导体器件及其制造方法
TW201133641A (en) Method for forming a thick bottom oxide (TBO) in a trench MOSFET
CN106158636A (zh) 晶体管及其形成方法
CN102623384A (zh) 基于SOI纵向堆叠式后栅型Si-NWFET制造方法
CN102623322B (zh) 基于体硅的纵向堆叠式SiNWFET制备方法
CN102623382B (zh) 基于soi的三维阵列式硅纳米线场效应晶体管制备方法
CN102623385A (zh) 基于SOI三维阵列式后栅型Si-NWFET制造方法
CN102683293B (zh) 双层SOI混合晶向后栅型反型模式SiNWFET的制备方法
WO2023098343A1 (zh) 一种全环绕多通道漂移区横向功率器件及其制造方法
CN102623347B (zh) 基于体硅的三维阵列式SiNWFET制备方法
CN102280454B (zh) 半导体晶体管结构及其制造方法
CN104637814A (zh) 一种鳍式场效应晶体管及其制备方法
CN102623338B (zh) 基于soi的纵向堆叠式硅纳米线场效应晶体管制备方法
TWI686949B (zh) 半導體元件結構及其製作方法
TW202220059A (zh) 增加溝槽式閘極功率金氧半場效電晶體之溝槽轉角氧化層厚度的製造方法
CN102683213A (zh) SOI上双层隔离混合晶向后栅型反型模式SiNWFET的制备方法
CN102646624B (zh) 基于SOI的三维阵列式后栅型Si-NWFET制造方法
CN107424994A (zh) 环栅iii-v量子阱晶体管及锗无结晶体管及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant