CN103843063A - 包括多比特单元的磁性随机存取存储装置 - Google Patents

包括多比特单元的磁性随机存取存储装置 Download PDF

Info

Publication number
CN103843063A
CN103843063A CN201280039204.5A CN201280039204A CN103843063A CN 103843063 A CN103843063 A CN 103843063A CN 201280039204 A CN201280039204 A CN 201280039204A CN 103843063 A CN103843063 A CN 103843063A
Authority
CN
China
Prior art keywords
magnetization
magnetic field
storage
mram cell
magnetic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201280039204.5A
Other languages
English (en)
Inventor
M·埃尔巴拉吉
N·伯格
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Crocus Technology Inc
Original Assignee
Crocus Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Crocus Technology Inc filed Critical Crocus Technology Inc
Publication of CN103843063A publication Critical patent/CN103843063A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1673Reading or sensing circuits or methods
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1675Writing or programming circuits or methods
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5607Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using magnetic storage elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

一种磁性随机存取存储(MRAM)单元,包括存储层、感测层和位于所述存储层和所述感测层之间的间隔层。场力线磁耦合到MRAM单元以沿着磁场轴感生磁场,并且存储层和感测层中的至少一个具有相对于磁场轴倾斜的磁各向异性轴。在写入操作期间,存储磁化方向可在m个方向之间切换以便存储对应于m个逻辑状态之一的数据,其中m>2,其中m个方向中的至少一个相对于磁各向异性轴对准,并且m个方向中的至少另一个相对于磁场轴对准。在读取操作期间,相对于存储磁化方向改变感测磁化方向以确定存储层存储的数据。

Description

包括多比特单元的磁性随机存取存储装置
技术领域
本发明总体上涉及磁性随机存取存储(“MRAM)装置。具体来讲,本发明涉及包括多比特单元的MRAM装置。
背景技术
考虑到在环境温度下具有强磁阻的磁隧道结的发现,MRAM装置已经变为越来越令人感兴趣的主题。MRAM装置提供了多种好处,诸如快速读写、非易失性以及对电离辐射不敏感。从而,MRAM装置逐渐地代替基于电容器电荷状态的存储装置,诸如动态随机存取存储装置和闪速存储装置。
在常规的实现方式中,MRAM装置包括MRAM单元阵列,每个MRAM单元被实现为用于存储二进制数据值的单比特单元。特别地,每个MRAM单元包括一对由薄绝缘层隔离的铁磁层形成的磁隧道结。一个铁磁层,所谓的参考层,特征在于具有固定方向的磁化,而另一铁磁层,所谓的存储层,特征在于具有相对于装置写入时的方向改变了方向的磁化,诸如通过施加磁场。当参考层和存储层的各自磁化反向平行时,磁隧道结的电阻为高,即具有对应于高逻辑状态“1”的电阻值Rmax。另一方面,当各自的磁化平行时,磁隧道结的电阻为低,即具有对应于低逻辑状态“0”的电阻值Rmin。通过将MRAM单元的电阻值与参考电阻值Rref相比较来读取该MRAM单元的逻辑状态,所述参考电阻值Rref表示高逻辑状态“1”的电阻值和低逻辑状态“0”得电阻值之间的中间电阻值。
虽然常规的MRAM装置提供了许多好处,不过,希望增大存储密度,超出单比特单元阵列提供的存储密度。特别地,希望在平衡与功率消耗和制造成本相关的其它考虑因素的同时增大存储密度。
在此背景下需要开发本文描述的MRAM装置及相关方法。
发明内容
本发明的一个方面涉及存储装置。在一个实施例中,存储装置包括至少一个MRAM单元,该MRAM单元包括(1)具有存储磁化方向的存储层,(2)具有感测磁化方向的感测层,和(3)在所述存储层和所述感测层之间处置的间隔层。存储装置还包括磁性耦合到MRAM单元并且被配置为沿着磁场轴感生磁场的磁力线。存储层和感测层中的至少一个具有磁各向异性轴,并且所述磁各向异性轴相对于磁场轴倾斜。在写操作期间,存储磁化方向可在m个方向之间切换以便存储对应于m个逻辑状态之一的数据,其中m>2,m个方向中的至少一个相对于磁各向异性轴对准,并且m个方向中的至少另一个相对于磁场轴对准。在读取操作期间,相对于存储磁化方向改变感测磁化方向以便确定存储层存储的数据。
本发明的另一方面涉及一种操作存储装置的方法。在一个实施例中,所述方法包括:(1)提供具有存储磁化方向、感测磁化方向和磁各向异性轴的MRAM单元;并且(2)在读取操作期间,(a)沿着磁场轴感生读取磁场,以致相对于所述磁场轴对准所述感测磁化方向,其中所述磁各向异性轴相对于所述磁场轴以角度θ倾斜,其中0°<θ<90°;(b)确定所述MRAM单元的第一电阻值,所述第一电阻值表示当相对于所述磁场轴对准所述感测磁化方向时所述存储磁化方向和所述感测磁化方向之间的对准度;(c)去活(deactivating)所述读取磁场,以致相对于所述磁各向异性轴对准所述感测磁化方向;并且(d)确定所述MRAM单元的第二电阻值,所述第二电阻值表示当相对于所述磁各向异性轴对准所述感测磁化方向时所述存储磁化方向和所述感测磁化方向之间的对准度。
还预期本发明的其它方面和实施例。上文概要和下文详细描述并不意在将本发明限制为任何特定的实施例,而仅在于描述本发明的一些实施例。
附图说明
为了更好地理解本发明一些实施例的本质和目的,应当参考结合附图进行以下详细描述。在附图中,同样的附图标记标示同样的特征,除非上下文另外清楚地指示。
图1图示了根据本发明实施例实现的MRAM装置。
图2示出了包括在根据本发明实施例在图1的MRAM装置的MRAM单元。
图3A和图3B是根据本发明实施例的磁隧道结的两个实现方式的剖面图。
图4A到图4D图示了根据本发明实施例的图3A的实现方式的写入操作序列。
图5A到图5D图示了根据本发明实施例图3A的实现方式的读取周期序列。
图6图示了根据本发明另一实施例实现的MRAM装置。
具体实施方式
定义
以下定义适用于相对于本发明一些实施例描述的一些方面。这些定义同样可以在本文中扩展。
如本文所用,单数术语“一”、“一种”和“该”意在也包括复数术语,除非在上下文中另外清楚地规定。从而例如对一个对象的引用可以包括多个对象,除非在上下文中另外清楚地规定。
如本文所用,术语“组”指的是一个或多个对象的集合。从而例如对象组可以包括单个对象或多个对象。一个组的对象也可以被认为是组的成员。组的对象可为相同或不同。在某些情况下,组的对象可以共享一个或多个共有特征。
如本文所用,术语“大体上”和“基本上”指的是相当的度或程度。当结合事件或环境使用时,术语可以指代其中正好出现该事件或环境的情况以及近似出现所述事件或环境的情况,诸如解决典型的制造公差或这里描述的实施例的差异。
如本文所用,术语“邻近”指的是靠近或邻接。邻近对象可以相互间隔或者彼此实际上或直接接触。在一些情况下,邻近对象可以彼此耦合或者可以彼此整体地形成。
如本文所用,术语“耦合”、“被耦合”和“正耦合”指的是操作连接或链接。耦合对象可以彼此直接连接或者可以彼此间接地连接,诸如经由另一对象集。
如本文所用,术语“长宽比”指的是对象的最长尺寸或广度与对象的其余尺寸或广度的比值,其中其余尺寸相对于最长尺寸正交。例如,椭圆的长宽比指的是椭圆的长轴和短轴的比值。
如本文所用,术语“主族元素”指的是在IA族(或1族)、IIA族(或2族)、IIIA族(或13族)、IVA族(或14族)、VA族(或15族)、VIA族(或16族)、VIIA族(或17族)和VIIIA族(或18族)中任何一族中的化学元素。主族元素有时也被称为s区元素或p区元素。
如本文所用,术语“过渡金属”指的是在IVB族(或4族)、VB族(或5族)、VIB族(或6族)、VIIB族(或7族)、VIIIB族(或8、9和10族)、IB族(或11族)和IIB族(或12族)中任何一族中的化学元素。过渡金属有时也被称为d区元素。
如本文所用,术语“稀土元素”指的是Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb和Lu中的任何一种。
MRAM装置
首先关注图1,图1是根据本发明实施例实现的存储装置的透视图。在图示的实施例中,存储装置是包括一组MRAM单元102a、102b、102c和102d的MRAM装置100。MRAM单元102a、102b、102c和102d中的每一个均包括磁隧道结和选择晶体管,诸如在MRAM单元102a中包括的磁隧道结104和选择晶体管106。参照图1,MRAM单元102a、102b、102c和102d沿着正方形阵列或矩形阵列的实质上正交的方向成行成列地布置,尽管可预期其它二维阵列和三维阵列。虽然在图1中图示了四个MRAM单元102a、102b、102c和102d,也预期在MRAM装置100中可以包括更多或更少的MRAM单元。
在图示的实施例中,MRAM单元102a、102b、102c和102d中的每一个均被实现为存储对应于三个或更多逻辑状态中的任何一个的数据。换句话说,MRAM单元102a、102b、102c和102d中的每一个均是存储多比特数据值的多比特单元。这种多比特单元的实现方式相对于单比特或二进制单元的实现方式增加了MRAM装置100的存储密度。如下文进一步解释,MRAM单元102a、102b、102c和102d中的每一个的特征在于磁各向异性,其根据磁各向异性轴给予了一组优选的磁化方向。通过MRAM单元102a、102b、102c和102d的磁各向异性,可以每个MRAM单元编码三个或更多个逻辑状态,同时平衡与功率消耗和制造成本相关的因素。还预期MRAM单元102a、102b、102c和102d中的某些可以被实现为多比特单元,而MRAM单元102a、102b、102c和102d中的另一些可以被实现为单比特单元。
参照图1,MRAM装置100包括提供写入和读取功能的一组迹线或带状导线。特别地,一组场力线110a和110b依照相对彼此大体上平行的方式穿过MRAM单元102a、102b、102c和102d的阵列延伸,场力线110a沿着阵列的一个列磁耦合到MRAM单元102a和102c,并且场力线110b沿着阵列的另一列磁耦合到MRAM单元102b和102d。在写入操作期间,通过场力线110a和110b施加的电流感生磁场,该磁场可以改变MRAM单元102a、102b、102c和102d的一组磁化,即MRAM单元102a、102b、102c和102d中各自MRAM单元的存储磁化。在读取操作期间,通过场力线110a和110b施加的电流感生磁场,该磁场可以改变MRAM单元102a、102b、102c和102d的另一组磁化,即MRAM单元102a、102b、102c和102d中各自MRAM单元的感测磁化。
在图示的实施例中,场力线110a和110b沿着场力线轴即j轴延伸,并且通过场力线110a和110b施加的电流感生磁场,该磁场沿着磁场轴即x轴定向,所述磁场轴相对于场力线轴大体上正交。如下文进一步解释,MRAM单元102a、102b、102c和102d中的每一个的磁各向异性轴相对于磁场轴旋转或倾斜,以致可以使用不超过一对由单个场力线110a或110b感生的磁场方向在每个MRAM单元中编码三个或更多逻辑状态。相对于采用在每个MRAM单元中采用多个场力线的实施方式,采用单个场力线110a或110b实现在每个MRAM单元中编码三个或更多逻辑状态的实施方式,减少了在写入和读取操作期间的功耗,节约了宝贵的芯片面积,并且降低了成本。
MRAM装置100还包括一组位线108a和108b,其以彼此大体上平行的方式以及相对于场力线110a和110b大体上正交的方式穿过阵列延伸。特别地,位线108a沿着阵列的一行被电耦合到MRAM单元102a和102b,并且位线108b沿着阵列的另一行被电耦合到MRAM单元102c和102d。在图示的实施例中,MRAM单元102a、102b、102c和102d被实现用于热辅助切换(Thermally Assisted Switching,TAS),并且在写入操作期间,通过位线108a和108b并且通过MRAM单元102a、102b、102c和102d施加电流产生热,该热使得MRAM单元102a、102b、102c和102d的存储磁化改变。在读取操作期间,通过位线108a和108b以及通过MRAM单元102a、102b、102c和102d施加的电流使得可以确定电阻值,所述电阻值表示在MRAM单元102a、102b、102c和102d的存储磁化和感测磁化之间的对准度。
仍然参照图1,MRAM装置100进一步包括一组控制线112a和112b,其通过选择晶体管电耦合到MRAM单元102a、102b、102c和102d。特别地,控制线112a沿着阵列的一列被电耦合到MRAM单元102a和102b的选择晶体管,并且控制线112b沿着阵列的另一列被电耦合到MRAM单元102b和102d的选择晶体管。在写入和读取操作期间,控制线112a和112b在闭锁模式(OFF)和饱和模式(ON)之间切换选择晶体管。场力线110a和110b、位线108a和108b以及控制线112a和112b的协调操作使得可以在写入和读取操作期间有选择地寻址MRAM单元102a、102b、102c和102d中的特定子集。例如,当将写入MRAM单元102a时,可以激活场力线110a和位线108a,并且还可以激活控制线112a以将选择晶体管106切换为饱和模式,从而在MRAM单元102a附近感生磁场并且允许电流流过MRAM单元102a。依照这种方式,可以分别寻址被布置在场力线110a、位线108a和控制线112a的交接点处的MRAM单元102a。
预期场力线110a和110b、位线108a和108b以及控制线112a和112b的其它实现方式。特别地,这些迹线的定向和数量可以不同于图1中图示的定向和数量。例如,场力线110a和110b可以被组合到通用的场力线中,所述通用的场力线磁耦合到在不同列中的MRAM单元102a和102c以及MRAM单元102b和102d并且被其共享。作为另一例子,通过位线108a和108b施加电流可以用来在写入和读取操作期间感生用于改变MRAM单元102a、102b、102c和102d的磁化的磁场。换句话说,位线108a和108b也可以用作一组场力线,使得可以省略场力线110a和110b。这种双重功能的位线/场力线的实现方式进一步节约了宝贵的芯片面积并且进一步降低了制造成本。同样,由于这种双重功能位线/场力线相对于MRAM单元102a、102b、102c和102d的紧密间隔,可以改进感生磁场的切换效率,从而允许低强度磁场和减小功耗。作为更进一步的例子并且如下文参考图6解释,场力线110a和110b可以被布置得位于位线108a和108b之上,而不是如图1中所图示的位于位线108a和108b下方。
接下来关注图2,图2是根据本发明实施例的包含在图1的MRAM装置100中的MRAM单元102a的放大视图。MRAM单元102a包括磁隧道结104,该磁隧道结104包括对应于存储层200和感测层202的一对磁性层。磁隧道结104还包括被布置在存储层200和感测层202之间的间隔层204。如图2中所图示,位线108a在存储层200的一侧电耦合到磁隧道结104,并且大体上正交于场力线110a,所述场力线110a布置在所述位线108a的下方并且在感测层202一侧磁耦合到所述磁隧道结104。MRAM单元102a还包括选择晶体管106,所述选择晶体管106在感测层202一侧通过带状线(strap)206电耦合到磁隧道结104。预期MRAM单元102a的其它实现方式。例如,存储层200和感测层202的相对定位可以在磁隧道结104中反转,所述感测层202布置在存储层200上方。
存储层200和感测层202中的每一个均包括磁性材料或由磁性材料制成,并且特别地,包括铁磁类型的磁性材料或由铁磁类型的磁性材料制成。铁磁材料可以由具有特定矫顽性的大致平面磁化来表征,矫顽性表示在一个方向上被驱动到饱和之后使磁化反向的磁场幅度。在所图示的实施例中,存储层200和感测层202中的每个包括具有磁各向异性的铁磁材料,磁各向异性可以由形状各向异性、固有各向异性或二者导出。
通常,存储层200和感测层202可以包括相同的铁磁材料或不同的铁磁材料。如图2中所图示,感测层202包括软铁磁材料,即具有相对较低矫顽性(例如不大于大约0.01奥斯特)的铁磁材料,而存储层200包括硬铁磁材料,即具有相对较高矫顽性(例如大于大约0.01奥斯特)的铁磁材料。依照这种方式,在读取操作期间可以在低强度磁场下容易地改变感测层202的磁化,而存储层200的磁化保持稳定。适当的铁磁材料包括过渡金属、稀土元素及其与主族元素或非主族元素的合金。例如,适当的铁磁材料包括铁(“Fe”)、钴(“Co”)、镍(“Ni”)及其合金,诸如坡莫合金(或Ni80Fe20);基于Ni、Fe和硼(“B”)的合金;Co90Fe10;和基于Co、Fe和B的合金。在一些情况下,基于Ni和Fe(并且选择性的B)的合金可以比基于Co和Fe(并且选择性地还有B)的合金具有更小的矫顽性。存储层200和感测层202中的每一个的厚度可以处于纳米(“nm”)范围,诸如从大约1nm到大约20nm或者从大约1nm到大约10nm。预期存储层200和感测层202的其它实现方式。例如,存储层200和感测层202中的任一个或两个可以依照与所谓的合成反铁磁层类似的方式包括多个子层。
间隔层204作为隧穿屏障并且包括绝缘材料或由绝缘材料形成。适当的绝缘材料包括氧化物,诸如氧化铝(例如,A1203)和氧化镁(例如MgO)。间隔层204的厚度可以处于nm范围,例如从大约1nm到大约10nm。
在所图示的实施例中,MRAM单元102a被实现为存储多比特数据值的多比特单元。根据MRAM单元102a的多比特实现方式,存储层200具有可在对应于m个逻辑状态的m个方向之间切换的存储磁化方向,其中m>2。参照图2,磁隧道结104还包括钉扎层208,所述钉扎层布置得邻近于存储层200并且特征在于阈值温度TBS,该阈值温度可以对应于闭锁温度、尼耳(Neel)温度或另一阈值温度。通过交换偏置,当钉扎层208内或附近的温度低于阈值温度TBS时,钉扎层208还使沿着m个方向中的一个特定方向的存储磁化稳定。当温度在阈值温度TBS以上时,钉扎层208释放或去耦存储磁化,从而使得存储磁化被切换到m个方向中的另一个方向。相比之下,邻近于感测层202省略这种钉扎层,并且因此,在基本上不存在交换偏置的情况下,感测层202具有被释放并容易改变的感测磁化方向。
钉扎层208包括磁性材料或由磁性材料制成,并且特别地包括反铁磁类型的磁性材料或由反铁磁类型的磁性材料制成。适当的反铁磁材料包括过渡金属及其合金,包括基于锰(“Mn”)的合金,诸如基于铱(“Ir”)和Mn的合金(例如,IrMn);基于Fe和Mn的合金(例如,FeMn);基于铂(“Pt”)和Mn的合金(例如,PtMn);和基于Ni和Mn的合金(例如,NiMn)。在一些情况下,基于Ir和Mn(或基于Fe和Mn)的合金的阈值温度TBS可以处于大约120℃到大约220℃或大约150℃到大约200℃的范围内,并且可以小于基于Pt和Mn(或基于Ni和Mn)的合金的阈值温度TBS,其可以处于大约300℃到大约350℃的范围内。因为感测磁化方向被释放,在没有或不考虑另外被设为操作温度窗口的上限的另一阈值温度的情况下,所以阈值温度TBS可以被选择为适应想要的应用,诸如高温应用。
在MRAM单元102a的TAS型写入操作期间,经由位线108a通过磁隧道结104施加加热电流来加热磁隧道结104,其中选择晶体管106处于饱和模式。磁隧道结104被加热到高于阈值温度TBS的温度,以致存储磁化方向被释放。同时或短时间延迟之后,场力线110a被激活以感生写入磁场以将存储磁化方向从m个方向中的一个初始方向切换到m个方向中的另一个方向。特别地,通过场力线110a施加写入电流以感生写入磁场以相应地切换存储磁化方向。
根据本发明的一个实施例,参考图3A和图3B可以进一步理解MRAM单元102a的写入操作,所述图3A和图3B是沿着平面(这里为x-y平面)投影的磁隧道结104的两种实现方式的剖面图,其中存储磁化方向和感测磁化方向是可切换的。特别地,图3A图示了(沿着x-y平面投影的)磁隧道结104的旋转不对称的实现方式,其中存储层200和感测层202中的每一个均具有由形状各向异性导出的磁各向异性轴300,而图3B图示了(沿着x-y平面投射的)磁隧道结104的旋转对称的实现方式,其中存储层200和感测层202中的每一个均具有由固有各向异性导出的磁各向异性轴302。预期存储层200和感测层202的其它实现方式。例如,存储层200和感测层202中的每一个均可以具有多个各向异性轴。作为另一例子,存储层200和感测层202可以具有相对彼此旋转或倾斜的各自的各向异性轴。
首先参照图3A,存储层200和感测层202中的每一个的横截面形状大体上是椭圆的,其中,磁各向异性轴300(或易磁化轴)对应于磁隧道结104的最长尺寸轴(或长轴)并且沿着易磁化轴施加一对在能量方面有利的方向,并且难磁化轴对应于磁隧道结104的最短尺寸轴(或短轴)并且沿着难磁化轴施加一对在能量方面不利的方向。可以在制造期间通过适当的图案化技术(诸如光刻)来实现磁隧道结104的椭圆形。预期其它横截面形状,包括其它拉长的形状,诸如大体上矩形形状,及其他长宽比大于1的形状,诸如至少大约1.1,至少大约1.5或至少大约2。
在图3B的情况下,存储层200和感测层202中的每一个的横截面形状大体上是圆形的,磁各向异性轴302(或易磁化轴)由固有各向异性导出并且沿着所述易磁化轴施加一对在能量方面有利的方向。可以通过固有材料特性实现磁隧道结104的固有各向异性,诸如其中晶体的原子结构或朝向给予用于磁化的方向依赖性的磁晶各向异性;在诸如存在磁场的情况下进行退火之类的制造过程中引入的各向异性;或由材料特性和制造条件的组合所获得的各向异性。
参照图3A和图3B,场力线110a沿着场力线轴304(这里,为y轴)延伸,并且通过场力线110a施加电流感生了沿着磁场轴306(这里,为x轴)定向的磁场。如图3A和图3B中所图示,磁各向异性轴300或302相对于磁场轴306以角度θ倾斜,并且相对于场力线轴304以角度(90°-θ)倾斜,其中0°<θ<90°,诸如10°≤θ≤80°,20°≤θ≤70°,30°≤θ≤60°,35°≤θ≤55°,或θ≈45°。通过实现这种倾斜,可以依照m个不同的方向编码m个逻辑状态,m个方向中的至少一个方向沿着磁各向异性轴300或302对准,并且m个方向中的至少另一个沿着磁场轴306对准。
对于某些实现方式来说,m被表示为m=2n,其中n≥2。这里,MRAM单元102a是用于存储n比特数据值的n比特单元。在m=4并且n=2的情况下,在图3A和图3B中图示了一种可行的向四个不同的方向分配四个逻辑状态的写入编码方案。特别地,逻辑状态“00”被分配给沿着磁场轴306的“负”方向,逻辑状态“01”被分配给沿着磁各向异性轴300或302的“负”方向,逻辑状态“10”被分配给沿着磁各向异性轴300或302的“正”方向,并且逻辑状态“11”被分配给沿着磁场轴306的“正”方向。应当理解,预期其它写入编码方案。例如,可以变更m个逻辑状态和m个方向之间的分配,以致逻辑状态“00”被分配给沿着磁场轴306的“正”方向,逻辑状态“01”被分配给沿着磁各向异性轴300或302的“正”方向等。作为另一例子,可以省略m个逻辑状态中的某些逻辑状态和m个不同方向中的某些方向。
图4A到图4D图示了根据本发明实施例的图3A的椭圆实现方式的写入操作序列。这里,Hx表示写入磁场沿着x-y平面投影的x分量。应当理解,对于图3B的圆形实现方式,可以执行类似的写入操作序列。
参照图4A和图4B,(在图1和图2中图示的)位线108a施加用于把磁隧道结104加热到阈值温度TBS以上的加热电流,以致存储磁化方向被临时释放。另外,场力线110a施加写入电流,该写入电流感生写入磁场Hx,所述写入磁场Hx在“负”方向上沿着磁场轴306定向。一旦根据写入磁场Hx切换存储磁化方向,(在图1和图2中图示的)选择晶体管106就切换到禁止电流流过磁隧道结104的闭锁模式,由此把磁隧道结104冷却到阈值温度TBS以下。在图4A的情况下,在磁隧道结104冷却期间保持写入磁场Hx,并且一旦磁隧道结104已经冷却到了阈值温度TBS以下就去活(deactivate)所述写入磁场Hx。依照这种方式,沿着磁场轴306在“负”方向上切换并保持存储磁化方向。在图4B的情况下,在磁隧道结104冷却到低于阈值温度TBS之前并且当存储磁化方向维持被释放时,去活(deactivate)写入磁场Hx。作为磁各向异性的结果,存储磁化方向向磁各向异性轴300旋转并且一旦磁隧道结104已经冷却到低于阈值温度TBS就保持此定向。依照这种方式,沿着磁各向异性轴300在“负”方向上切换并保持存储磁化方向。
接下来参照图4C和图4D,(在图1和图2中图示的)位线108a施加用于把磁隧道结104加热到高于阈值温度TBS的加热电流,以致存储磁化方向被临时释放。另外,场力线110a施加用于感生写入磁场Hx的写入电流,所述写入磁场Hx沿着磁场轴306在“正”方向上定向。一旦根据写入磁场Hx切换存储磁化方向,(在图1和图2中图示的)选择晶体管106就切换到禁止电流流过磁隧道结104的闭锁模式,由此把磁隧道结104冷却到低于阈值温度TBS。在图4C的情况下,在磁隧道结104冷却期间保持写入磁场Hx,并且一旦磁隧道结104已经冷却到低于阈值温度TBS就去活(deactivate)所述写入磁场Hx。按照这种方式,沿着磁场轴306在“正”方向上切换并保持存储磁化方向。在图4D的情况下,在磁隧道结104冷却到低于阈值温度TBS之前并且当存储磁化方向维持被释放时,去活(deactivate)写入磁场Hx。作为磁各向异性的结果,存储磁化方向向磁各向异性轴300旋转并且一旦磁隧道结104已经冷却到低于阈值温度TBs就保持该定向。根据这种方式,沿着磁性异向轴300在“正”方向上切换并保持存储磁化方向。
预期写入操作的其它实现方式。例如并且返回参照图2,位线108a可以用作双重功能位/场力线以施加写入电流,来把磁隧道结104加热到高于阈值温度TBS并感生写入磁场以切换存储磁化方向。一旦根据写入磁场切换存储磁化方向,流过双重功能位/场力线的电流可以被减小或者调节到足以能够冷却磁隧道结104同时在这种冷却过程中维持写入磁场的水平。在这种方式中,可以沿着磁场轴切换并保持存储磁化方向。流过双重功能位/场力线的电流也可以被禁止以在冷却期间去活(deactivate)写入磁场,以致存储磁化方向向磁各向异性轴旋转。依照这种方式,可以沿着磁各向异性轴切换并保持存储磁化方向。
在图2的MRAM单元102a的读取操作期间,场力线110a被激活以感生读取磁场来改变感测层202的感测磁化方向。特别地,通过场力线110a施加读取电流以感生读取磁场,以相应地改变感测磁化方向。因为感测层202不受或很少受到交换偏置的影响,所以可以在低强度磁场下并且在低于阈值温度TBS的温度下轻易地改变感测磁化方向,同时存储磁化方向在写入方向上维持稳定。对于某些实现方式来说,在多个读取周期内执行MRAM单元102a的读取操作,在这些读取周期内,以与写入编码机制兼容的方式激活并去活场力线110a。因为可以根据读取磁场并且根据感测层202的磁各向异性对准感测磁化方向,所以可以根据写入编码机制在m个不同的方向之间连续地切换感测磁化方向。
图5A到图5D图示了根据本发明实施例的图3A的椭圆实现方式的读取周期序列。这里,Hx表示读取磁场沿着x-y平面投影的x分量。应当理解,对于图3B的圆形实现方式,可以执行类似的读取周期序列。
在图5A的第一读取周期中,场力线110a施加用于感生读取磁场Hx的读取电流,所述读取磁场Hx沿着磁场轴306在“负”方向上定向。由于与读取磁场Hx对准,感测磁化方向被切换到对应于逻辑状态“00”的方向。
接下来,在图5B的第二读取周期中去活读取磁场Hx。由于磁各向异性,感测磁化方向向磁各向异性轴300旋转并且被切换到对应于逻辑状态“01”的方向。
在图5C的第三读取周期中,场力线110a施加感生读取磁场Hx的读取电流,所述读取磁场Hx沿着磁场轴306在“正”方向上定向。由于与读取磁场Hx对准,感测磁化方向被切换到对应于逻辑状态“11”的方向。
接下来,在图5D的第四读取周期中去活读取磁场Hx。由于磁各向异性,感测磁化方向向磁各向异性轴300旋转并且被切换到对应于逻辑状态“10”的方向。
作为每个读取周期的一部分,经由位线108a通过磁隧道结104施加感测电流来确定在存储磁化方向和感测磁化方向之间的对准度,其中,选择晶体管106处于饱和模式。对于特定的读取周期和m个不同方向中特定的一个来说,当施加感测电流时测量跨磁隧道结104得到电压导致磁隧道结104的电阻值。作为选择,可以通过施加跨磁隧道结104的电压并且测量产生的电流来确定电阻值。当存储层200和感测层202各自的磁化反向平行时,磁隧道结104的电阻值通常对应于最大值,并且当各自的磁化平行时,磁隧道结104的电阻值通常对应于最小值。当各自的磁化在反向平行和平行之间时,磁隧道结104的电阻值通常在最大值和最小值之间。处理多个读取周期的电阻值以确定m个不同方向中的哪个方向产生最小电阻值,从而根据m个逻辑状态中的哪一个被分配到该方向来产生存储的多比特数据值。例如可以采用与采样/保持电路结合的适当控制器来执行电阻值的处理。
以上解释的MRAM单元102a的读取操作是自引用的(self-referenced),这是由于该读取操作基于在MRAM单元102a内磁化的相对对准来执行,而不需要与一个参考单元或一组参考单元的参考电阻值比较。MRAM单元102a的自引用实现方式允许省略具有固定磁化的参考层,并且因此允许在没有或不考虑上阈值温度的情况下操作MRAM单元102a。依照这种方式,可以极大地扩展MRAM单元102a的操作温度窗口,使得温度高达约400℃或更高。此外,考虑到扩展的操作温度窗口,可以在写入期间施加高强度加热电流,诸如采用持续时间小于大约10纳秒的脉冲的形式,由此允许更快速的写入速度。
预期自引用读取操作的其它实现方式。例如,通过跳过m个逻辑状态中的某些可以实现更快的读取速度,其中电阻值对应于通过与邻近逻辑状态的内插所确定的跳过的逻辑状态。还可以通过跳过m个逻辑状态中的某些并且使用适当的搜索技术定位最小电阻值来实现更快的读取速度,所述搜索技术诸如通过利用(1everaging)与m个逻辑状态的子集的电阻值相关的对称性、递增量或曲率。作为另一例子并且参照图2,位线108a可以充当双重功能位/场力线来施加读取电流以确定磁隧道结104的电阻值以及在特定的读取周期内感生读取磁场。可以把流过双重功能位/场力线的电流控制到足以感生读取磁场同时维持低于阈值温度TBS的温度的水平。依照这种方式,可以切换感测磁化方向以便沿着磁场轴定向。在下一读取周期中,流过双重功能位/场力线的电流可以被进一步减小或向下节流以便极大地去活读取磁场。依照这种方式,可以切换感测磁化方向以便沿着磁各向异性轴定向。
图6图示了依照本发明另一实施例实现的MRAM装置600。MRAM装置600的某些方面按照与参考图1到图5D解释的MRAM装置100类似的方式来实现,并且下面不再重复那些方面。参照图6,MRAM装置600包括位线108a,位线108a电耦合到磁隧道结104并且专用于在写入期间施加加热电流并且在读取期间施加感测电流。除位线108a之外,MRAM装置600包括场力线602,场力线602设置在位线108a以上并且大体上相对于位线108a平行。在写入操作期间,通过场力线602施加写入电流以感生写入磁场来相应地切换存储磁化方向。在读取操作期间,通过场力线602施加读取电流以感生读取磁场来相应地切换感测磁化方向。场力线602和位线108a的定向可以不同于在图6中图示的定向,诸如在大体上正交的定向上。
虽然已经参考这里的具体实施例描述了本发明,但是本领域技术人员应当理解,在不脱离如所附权利要求限定的本发明的真正精神和范围的情况下可以进行各种改变并且替代等效物。另外,可以进行许多改进以使特定的情况、材料、物质组成、方法或过程适应本发明的目的、精神和范围。所有这些改进意在处于这里所附的权利要求的范围内。特别地,虽然本文已经参考按特定顺序执行的特定操作描述了本文公开的方法,不过应当理解的是,在不脱离本发明教导的情况下可以组合、细分或重新排列这些操作以形成等效方法。因此,除非本文特地表明,操作的次序和集合并非是限制本发明。

Claims (20)

1.一种存储装置,包括:
至少一个磁性随机存取存储(MRAM)单元,所述MRAM单元包括
存储层,具有存储磁化方向;
感测层,具有感测磁化方向;以及
间隔层,布置在所述存储层和所述感测层之间;和
场力线,磁耦合到所述MRAM单元并且被配置为沿磁场轴感生磁场,
其中所述存储层和所述感测层中的至少一个具有磁各向异性轴,
其中所述磁各向异性轴相对于所述磁场轴倾斜,
其中,在写入操作期间,所述存储磁化方向可在m个方向之间切换以便存储对应于m个逻辑状态之一的数据,其中m>2,所述m个方向中的至少一个方向相对于所述磁各向异性轴对准,并且所述m个方向中的至少另一个方向相对于所述磁场轴对准,并且
其中,在读取操作期间,相对于所述存储磁化方向改变所述感测磁化方向,以确定所述存储层存储的数据。
2.如权利要求1所述的存储装置,其中,m=4。
3.如权利要求2所述的存储装置,其中,所述MRAM单元是2比特单元。
4.如权利要求1所述的存储装置,其中,所述磁各向异性轴相对于所述磁场轴以角度θ倾斜,其中0°<θ<90°。
5.如权利要求4所述的存储装置,其中,35°≤θ≤55°。
6.如权利要求4所述的存储装置,其中,所述场力线沿着场力线轴延伸,并且所述磁各向异性轴相对于所述场力线轴以角度(90°-θ)倾斜。
7.如权利要求1所述的存储装置,其中,所述存储层和所述感测层中的至少一个的横截面形状具有大于1的长宽比。
8.如权利要求7所述的存储装置,其中,所述横截面形状具有最长尺寸轴,并且所述磁各向异性轴对应于该最长尺寸轴。
9.如权利要求1所述的存储装置,其中,所述感测层包括软铁磁材料,并且所述存储层包括硬铁磁材料。
10.如权利要求9所述的存储装置,其中,所述软铁磁材料的矫顽性小于所述硬铁磁材料的矫顽性。
11.如权利要求1所述的存储装置,其中,所述MRAM单元进一步包括邻近于所述存储层的钉扎层,并且所述钉扎层被配置为相对于阈值温度稳定所述存储磁化方向。
12.如权利要求11所述的存储装置,进一步包括电耦合到所述MRAM单元的位线,并且其中在所述写入操作期间,所述位线配置为施加加热电流以把所述MRAM单元加热到高于所述阈值温度,使得在所述MRAM单元冷却到低于所述阈值温度之前临时释放所述存储磁化方向。
13.如权利要求12所述的存储装置,其中,在所述MRAM单元冷却到低于所述阈值温度之前,所述场力线配置为保持所述磁场,使得相对于所述磁场轴对准所述存储磁化方向。
14.如权利要求12所述的存储装置,其中,在所述MRAM单元冷却到低于所述阈值温度之前,所述场力线被去活,使得相对于所述磁各向异性轴对准所述存储磁化方向。
15.如权利要求12所述的存储装置,其中,在所述读取操作期间,所述位线配置为施加感测电流以确定所述MRAM单元的电阻,并且所述电阻表示在所述存储磁化方向和所述感测磁化方向之间的对准度。
16.如权利要求15所述的存储装置,其中,在所述读取操作期间,改变所述感测磁化方向以确定所述电阻的最小值。
17.如权利要求1所述的存储装置,其中,在所述读取操作期间,在m个方向的至少一子集之间切换所述感测磁化方向。
18.一种用于操作存储装置的方法,包括:
提供磁性随机存取存储(MRAM)单元,所述MRAM单元具有存储磁化方向、感测磁化方向和磁各向异性轴;并且
在读取操作期间,
沿着磁场轴感生读取磁场,使得相对于所述磁场轴对准所述感测磁化方向,其中所述磁各向异性轴相对于所述磁场轴以角度θ倾斜,其中0°<θ<90°;
确定所述MRAM单元的第一电阻值,所述第一电阻值表示当相对于所述磁场轴对准所述感测磁化方向时所述存储磁化方向和所述感测磁化方向之间的对准度;
去活所述读取磁场,使得相对于所述磁各向异性轴对准所述感测磁化方向;并且
确定所述MRAM单元的第二电阻值,所述第二电阻值表示当相对于所述磁各向异性轴对准所述感测磁化方向时所述存储磁化方向和所述感测磁化方向之间的对准度。
19.如权利要求18所述的方法,其中35°≤θ≤55°。
20.如权利要求18所述的方法,进一步包括:
在写入操作期间,相对于所述磁场轴和所述磁各向异性轴中的一个对准所述存储磁化方向。
CN201280039204.5A 2011-06-10 2012-06-08 包括多比特单元的磁性随机存取存储装置 Pending CN103843063A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/158,316 2011-06-10
US13/158,316 US8488372B2 (en) 2011-06-10 2011-06-10 Magnetic random access memory devices including multi-bit cells
PCT/US2012/041562 WO2012170823A1 (en) 2011-06-10 2012-06-08 Magnetic random access memory devices including multi-bit cells

Publications (1)

Publication Number Publication Date
CN103843063A true CN103843063A (zh) 2014-06-04

Family

ID=47293089

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280039204.5A Pending CN103843063A (zh) 2011-06-10 2012-06-08 包括多比特单元的磁性随机存取存储装置

Country Status (5)

Country Link
US (1) US8488372B2 (zh)
EP (1) EP2718927B1 (zh)
CN (1) CN103843063A (zh)
TW (1) TW201308323A (zh)
WO (1) WO2012170823A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6982892B2 (en) 2003-05-08 2006-01-03 Micron Technology, Inc. Apparatus and methods for a physical layout of simultaneously sub-accessible memory modules
US8467234B2 (en) 2011-02-08 2013-06-18 Crocus Technology Inc. Magnetic random access memory devices configured for self-referenced read operation
US8576615B2 (en) 2011-06-10 2013-11-05 Crocus Technology Inc. Magnetic random access memory devices including multi-bit cells
US8611141B2 (en) * 2011-09-21 2013-12-17 Crocus Technology Inc. Magnetic random access memory devices including heating straps
US8611140B2 (en) 2011-09-21 2013-12-17 Crocus Technology Inc. Magnetic random access memory devices including shared heating straps
EP2775480B1 (en) 2013-03-07 2018-11-14 Crocus Technology S.A. Self-referenced TAS-MRAM cell that can be read with reduced power consumption
EP2851903B1 (en) * 2013-09-19 2017-03-01 Crocus Technology S.A. Self-referenced memory device and method for operating the memory device
US9406870B2 (en) * 2014-04-09 2016-08-02 International Business Machines Corporation Multibit self-reference thermally assisted MRAM
EP3736812A1 (en) * 2019-05-06 2020-11-11 Antaios Magnetic memory cell having deterministic switching and high data retention

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040012994A1 (en) * 2002-07-17 2004-01-22 Slaughter Jon M. Multi-state magnetoresistance random access cell with improved memory storage density
US7133309B2 (en) * 2005-01-10 2006-11-07 International Business Machines Corporation Method and structure for generating offset fields for use in MRAM devices
US20070297219A1 (en) * 2006-06-23 2007-12-27 Rok Dittrich Magnetoresistive memory cell, methods of programming a magnetoresistive memory cell and methods of reading a magnetoresistive memory cell
EP2270812A1 (en) * 2009-07-02 2011-01-05 CROCUS Technology Ultimate magnetic random access memory-based ternay CAM
US20110007561A1 (en) * 2009-07-13 2011-01-13 Crocus Technology S.A. Self-referenced magnetic random access memory cells

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5917749A (en) 1997-05-23 1999-06-29 Motorola, Inc. MRAM cell requiring low switching field
US5959880A (en) 1997-12-18 1999-09-28 Motorola, Inc. Low aspect ratio magnetoresistive tunneling junction
US5982660A (en) 1998-08-27 1999-11-09 Hewlett-Packard Company Magnetic memory cell with off-axis reference layer orientation for improved response
US6545906B1 (en) 2001-10-16 2003-04-08 Motorola, Inc. Method of writing to scalable magnetoresistance random access memory element
US6657889B1 (en) 2002-06-28 2003-12-02 Motorola, Inc. Memory having write current ramp rate control
US6577529B1 (en) 2002-09-03 2003-06-10 Hewlett-Packard Development Company, L.P. Multi-bit magnetic memory device
US7190611B2 (en) * 2003-01-07 2007-03-13 Grandis, Inc. Spin-transfer multilayer stack containing magnetic layers with resettable magnetization
US6714442B1 (en) 2003-01-17 2004-03-30 Motorola, Inc. MRAM architecture with a grounded write bit line and electrically isolated read bit line
WO2004097809A1 (en) * 2003-05-02 2004-11-11 Fujitsu Limited Magnetic recording medium, magnetic storage apparatus and method of producing magnetic recording medium
US6956764B2 (en) 2003-08-25 2005-10-18 Freescale Semiconductor, Inc. Method of writing to a multi-state magnetic random access memory cell
US6794697B1 (en) 2003-10-01 2004-09-21 Hewlett-Packard Development Company, L.P. Asymmetric patterned magnetic memory
US7053430B2 (en) * 2003-11-12 2006-05-30 Honeywell International Inc. Antiferromagnetic stabilized storage layers in GMRAM storage devices
US7502248B2 (en) 2004-05-21 2009-03-10 Samsung Electronics Co., Ltd. Multi-bit magnetic random access memory device
WO2006017367A2 (en) 2004-07-13 2006-02-16 The Regents Of The University Of California Exchange-bias based multi-state magnetic memory and logic devices and magnetically stabilized magnetic storage
KR100590563B1 (ko) 2004-10-27 2006-06-19 삼성전자주식회사 멀티 비트 자기 메모리 소자와 그 동작 및 제조 방법
US6937497B1 (en) 2004-11-18 2005-08-30 Maglabs, Inc. Magnetic random access memory with stacked toggle memory cells
US7443639B2 (en) * 2005-04-04 2008-10-28 International Business Machines Corporation Magnetic tunnel junctions including crystalline and amorphous tunnel barrier materials
KR100657956B1 (ko) 2005-04-06 2006-12-14 삼성전자주식회사 다치 저항체 메모리 소자와 그 제조 및 동작 방법
US8058696B2 (en) 2006-02-25 2011-11-15 Avalanche Technology, Inc. High capacity low cost multi-state magnetic memory
US8018011B2 (en) 2007-02-12 2011-09-13 Avalanche Technology, Inc. Low cost multi-state magnetic memory
US7548452B2 (en) 2006-03-15 2009-06-16 Honeywell International Inc. MRAM read bit with askew fixed layer
KR100885184B1 (ko) 2007-01-30 2009-02-23 삼성전자주식회사 전기장 및 자기장에 의해 독립적으로 제어될 수 있는 저항특성을 갖는 메모리 장치 및 그 동작 방법
FR2914482B1 (fr) 2007-03-29 2009-05-29 Commissariat Energie Atomique Memoire magnetique a jonction tunnel magnetique
KR100862183B1 (ko) 2007-06-29 2008-10-09 고려대학교 산학협력단 강자성 물질의 도메인 구조 및 다중 상태를 이용한 자기기억 소자
US20090027948A1 (en) 2007-07-24 2009-01-29 Manfred Ruehrig Integrated Circuits, Method of Programming a Cell, Thermal Select Magnetoresistive Element, Memory Module
KR101425958B1 (ko) 2007-09-06 2014-08-04 삼성전자주식회사 멀티-비트 데이터를 저장하는 메모리 시스템 및 그것의읽기 방법
US7706176B2 (en) 2008-01-07 2010-04-27 Qimonda Ag Integrated circuit, cell arrangement, method for manufacturing an integrated circuit and for reading a memory cell status, memory module
KR20090096294A (ko) 2008-03-07 2009-09-10 삼성전자주식회사 저항체를 이용한 멀티 레벨 비휘발성 메모리 장치
KR101095079B1 (ko) 2008-04-23 2011-12-20 주식회사 하이닉스반도체 자기 저항 소자를 이용한 멀티 비트 기록 방법 및 이를이용한 mram
US7746687B2 (en) 2008-09-30 2010-06-29 Seagate Technology, Llc Thermally assisted multi-bit MRAM
WO2010064476A1 (ja) 2008-12-02 2010-06-10 富士電機ホールディングス株式会社 磁気メモリー素子及び不揮発性記憶装置
US8331141B2 (en) 2009-08-05 2012-12-11 Alexander Mikhailovich Shukh Multibit cell of magnetic random access memory with perpendicular magnetization
US8279662B2 (en) 2010-11-11 2012-10-02 Seagate Technology Llc Multi-bit magnetic memory with independently programmable free layer domains
US8467234B2 (en) 2011-02-08 2013-06-18 Crocus Technology Inc. Magnetic random access memory devices configured for self-referenced read operation
US8625336B2 (en) 2011-02-08 2014-01-07 Crocus Technology Inc. Memory devices with series-interconnected magnetic random access memory cells
US8576615B2 (en) 2011-06-10 2013-11-05 Crocus Technology Inc. Magnetic random access memory devices including multi-bit cells

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040012994A1 (en) * 2002-07-17 2004-01-22 Slaughter Jon M. Multi-state magnetoresistance random access cell with improved memory storage density
US7133309B2 (en) * 2005-01-10 2006-11-07 International Business Machines Corporation Method and structure for generating offset fields for use in MRAM devices
US20070297219A1 (en) * 2006-06-23 2007-12-27 Rok Dittrich Magnetoresistive memory cell, methods of programming a magnetoresistive memory cell and methods of reading a magnetoresistive memory cell
EP2270812A1 (en) * 2009-07-02 2011-01-05 CROCUS Technology Ultimate magnetic random access memory-based ternay CAM
US20110007561A1 (en) * 2009-07-13 2011-01-13 Crocus Technology S.A. Self-referenced magnetic random access memory cells

Also Published As

Publication number Publication date
WO2012170823A1 (en) 2012-12-13
TW201308323A (zh) 2013-02-16
US8488372B2 (en) 2013-07-16
EP2718927A4 (en) 2014-11-26
US20120314488A1 (en) 2012-12-13
EP2718927B1 (en) 2019-07-31
EP2718927A1 (en) 2014-04-16

Similar Documents

Publication Publication Date Title
EP2232495B1 (en) Magnetic memory with a thermally assisted writing procedure
CN103843063A (zh) 包括多比特单元的磁性随机存取存储装置
US8576615B2 (en) Magnetic random access memory devices including multi-bit cells
US8625336B2 (en) Memory devices with series-interconnected magnetic random access memory cells
EP2673779B1 (en) Magnetic random access memory devices configured for self-referenced read operation
US8611140B2 (en) Magnetic random access memory devices including shared heating straps
EP2605246B1 (en) Self-referenced magnetic random access memory element comprising a synthetic storage layer
CN102544353A (zh) 磁性结、磁存储器及其方法
EP2758960B1 (en) Magnetic random access memory devices including heating straps
EP2942780B1 (en) Multi-bit MRAM cell and method for writing and reading to such MRAM cell
US8503225B2 (en) Multibit cell with synthetic storage layer
US9054029B2 (en) Memory devices with magnetic random access memory (MRAM) cells and associated structures for connecting the MRAM cells
CN106463169B (zh) 具有合成反铁磁存储层的自引用多位mram单元

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned

Effective date of abandoning: 20180309

AD01 Patent right deemed abandoned